CN105989892B - 调节器电路及具有其的半导体存储装置 - Google Patents

调节器电路及具有其的半导体存储装置 Download PDF

Info

Publication number
CN105989892B
CN105989892B CN201510627565.7A CN201510627565A CN105989892B CN 105989892 B CN105989892 B CN 105989892B CN 201510627565 A CN201510627565 A CN 201510627565A CN 105989892 B CN105989892 B CN 105989892B
Authority
CN
China
Prior art keywords
voltage
level
switching signal
control
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510627565.7A
Other languages
English (en)
Other versions
CN105989892A (zh
Inventor
李银真
权利玹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150064844A external-priority patent/KR20160112894A/ko
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN105989892A publication Critical patent/CN105989892A/zh
Application granted granted Critical
Publication of CN105989892B publication Critical patent/CN105989892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

一种调节器电路，可以包括：比较单元，被配置为将参考电压与反馈电压相比较并产生第一开关信号。调节器电路可以包括：电流供应单元，被配置为接收泵升电压，并响应于第一开关信号来确定第二开关信号的电平。调节器电路可以包括：输出驱动器，被配置为响应于输出电压来控制第二开关信号的电平，接收泵升电压，以及响应于第二开关信号来产生输出电压。调节器电路可以包括：反馈信号发生单元，被配置为检测输出电压的电平并产生反馈电压。

Description

调节器电路及具有其的半导体存储装置
相关申请的交叉引用
本申请要求于2015年3月19日向韩国知识产权局提交的申请号为10-2015-0038195以及2015年5月8日向韩国知识产权局提交的申请号为10-2015-0064844的韩国专利申请的优先权，其全部公开内容通过引用整体合并于此。
技术领域
各种实施例总体而言涉及一种半导体集成电路，更具体地，涉及一种调节器电路及具有其的半导体装置。
背景技术
半导体集成电路是包括安装在衬底上的大量电子元件的复杂电子器件。半导体集成电路也具有超小型结构。半导体集成电路需要用于操作的电源。电压供应单元是用于将外部电压转变为内部电压的电路。电压供应单元供应预设电平的电压到衬底上的各个元件。
通常，低电平电压被供应给半导体集成电路。然而，在很多情形下，半导体集成电路可以需要用于内部操作的高电压。因此，电压供应单元可以包括能够产生高电压的泵。高电压可以通过泵升以低电平输入到电压供应单元的外部电压来产生。再者，用于确定半导体集成电路的操作速度的因素之一为泵能够多快地将电压上升到目标电平。
例如，快闪存储装置在编程操作或擦除操作期间需要高电压。电压供应单元必须能够根据快闪存储装置的操作模式来产生预设电平的编程电压或擦除电压。再者，随着用于产生及提供预设电平的编程电压或擦除电压所需要的时间减少，快闪存储装置能够减少用于执行编程操作或擦除操作所需要的总体时间。
必须将电压供应单元的输出电压时刻维持在目标电平。为了将电压供应单元的输出电压时刻维持在目标电平，可以使用调节器电路。
调节器电路检测泵升电压，并根据检测到的电压与参考电压之间的比较结果来判定是否操作泵。
半导体集成电路根据操作模式而需要不同的电压电平。因此，根据操作模式，泵产生预设电平的高电压。产生的高电压必须能够在调节器电路中维持对应的电平。再者，当需要的电压电平改变时，可以改变泵的输出电压。在这种情形下，需要调节器电路以将高电压维持在改变的电平处。
这样的高电压供应操作可以充当确定半导体集成电路的操作可靠性以及操作速度的因素。
发明内容
根据一个实施例，可以提供有调节器电路。调节器电路可以包括：比较单元，被配置为将参考电压与反馈电压相比较并产生第一开关信号。调节器电路可以包括：电流供应单元，被配置为接收泵升电压，并响应于第一开关信号来确定第二开关信号的电平。调节器电路可以包括：输出驱动器，被配置为响应于输出电压来控制第二开关信号的电平，接收泵升电压，以及响应于第二开关信号来产生输出电压。调节器电路可以包括：反馈信号发生单元，被配置为检测输出电压的电平并产生反馈电压。
根据一个实施例，可以提供有调节器电路。调节器电路可以包括输出驱动器，输出驱动器可以包括：输出单元，被配置为接收泵升电压并根据开关信号来产生输出电压。输出驱动器可以包括：控制单元，被配置为基于输出电压的电平来控制开关信号的电平。
根据一个实施例，可以提供有半导体装置。半导体装置可以包括控制器和由控制器控制的存储电路。半导体装置可以包括：电压供应单元，被配置为根据控制器的控制来提供输出电压给存储电路。半导体装置可以包括调节器电路，调节器电路可以包括：比较单元，被配置为将参考电压与反馈电压相比较并产生第一开关信号。调节器电路可以包括：电流供应单元，被配置为接收泵升电压，并响应于第一开关信号来确定第二开关信号的电平。调节器电路可以包括：输出驱动器，被配置为响应于输出电压来控制第二开关信号的电平，接收泵升电压，以及响应于第二开关信号来产生输出电压。调节器电路可以包括：反馈信号发生单元，被配置为检测输出电压的电平并产生反馈电压。
附图说明
图1是图示根据一个实施例的调节器电路的例示的配置图。
图2是图示根据一个实施例的输出驱动器的例示的配置图。
图3是图示根据一个实施例的比较单元的例示的配置图。
图4是图示根据一个实施例的电流供应单元的例示的配置图。
图5是图示根据一个实施例的反馈信号发生单元的例示的配置图。
图6是图示根据一个实施例的半导体装置的例示的配置图。
图7是用于描述根据一个实施例的调节器电路的操作的示例的图示。
图8是图示根据一个实施例的电子系统的例示的配置图。
具体实施方式
在下文中，将通过各种实施例的示例而参照附图来在下面描述根据本公开的调节器电路及具有其的半导体装置。
图1是图示根据一个实施例的调节器电路的例示的配置图。
参见图1，调节器电路10可以包括比较单元110、电流供应单元120、输出驱动器130和反馈信号发生单元140。
比较单元110可以比较参考电压VREF与反馈电压VFB。在一个实施例中，比较单元110可以被配置为产生第一开关信号SW1。当例如反馈电压VFB的电平比参考电压VREF的电平高时，第一开关信号SW1可以被使能。当例如反馈电压VFB的电平比参考电压VREF的电平低时，第一开关信号SW1可以被禁止。
电流供应单元120可以被配置为接收泵升电压PMP_SOURCE。电流供应单元120可以被配置为响应于第一开关信号SW1来确定第二开关信号SW2的电压电平。在一个实施例中，当第一开关信号SW1被使能时，电流供应单元120可以通过将泵升电压PMP_SOURCE放电来降低第二开关信号SW2的电压电平。当例如第一开关信号SW1被禁止时，电流供应单元120可以基于泵升电压PMP_SOURCE而通过电流量来升高第二开关信号SW2的电压电平。
输出驱动器130可以被配置为接收泵升电压PMP_SOURCE并产生输出电压VTARGET。输出驱动器130可以被配置为接收泵升电压PMP_SOURCE并响应于第二开关信号SW2和输出电压VTARGET来产生输出电压VTARGET。
例如，输出驱动器130可以包括输出单元132和控制单元134。输出单元132可以接收泵升电压PMP_SOURCE并产生输出电压VTARGET。输出单元132可以接收泵升电压PMP_SOURCE并响应于第二开关信号SW2来产生输出电压VTARGET。控制单元134可以同步于输出电压VTARGET来控制输出单元132的电势电平。在一个实施例中，控制单元134可以通过根据输出电压VTARGET的电平而控制第二开关信号SW2的电势电平来控制输出单元132的电势电平。
反馈信号发生单元140可以检测输出电压VTARGET的电平并产生反馈电压VFB。可以将反馈电压VFB提供到比较单元110。
在一个实施例中，输出驱动器130可以基于输出电压VTARGET的电平以及通过电流供应单元120而产生的第二开关信号SW2来确定输出电压VTARGET的电平。
在下面的描述中，例如，假设为被应用了调节器电路的半导体装置的操作模式从第一操作模式(其中半导体装置在具有第一电平的第一高电压下操作)改变为第二操作模式(其中半导体装置在具有比第一电平低的电平的第二高电压下操作)。在第一操作模式中，调节器电路10可以将输出电压VTARGET维持在第一高电压。然而，当操作模式改变为第二操作模式时，调节器电路10需要将输出电压VTARGET改变为比第一高电压低的第二高电压，并维持第二高电压。当输出电压VTARGET从第一高电压改变为第二高电压时，输出驱动器130能够同步于改变的输出电压VTARGET来确定输出电压VTARGET的电平，由此将用于产生目标电平的输出电压VTARGET所需要的响应时间最小化。
在一个实施例中，当输出驱动器130同步于改变的输出电压VTARGET而确定输出电压VTARGET的电平时，可以表明控制单元134基于输出电压VTARGET来产生控制信号，以及输出单元132基于控制信号来产生目标电平的输出电压VTARGET。然而，实施例不局限于此。
图2是图示根据一个实施例的输出驱动器的例示的配置图。
参见图2，根据一个实施例的输出驱动器20可以包括输出单元200和控制单元250。
输出单元200可以包括第一放电单元210、源电流供应单元220、第二放电单元230和反馈放电单元240。
第一放电单元210可以被配置为将第二开关信号SW2供应端子放电。第一放电单元210可以响应于放电信号REG_DISCH来将第二开关信号SW2供应端子放电。在一个实施例中，第一放电单元210可以包括开关元件N11。开关元件N11可以耦接在第二开关信号SW2供应端子与接地端子之间。开关元件N11可以响应于放电信号REG_DISCH来被驱动，但不局限于此。在放电操作期间，放电信号REG_DISCH可以被使能以降低第二开关信号SW2供应端子的电势电平。
源电流供应单元220可以被配置为接收泵升电压PMP_SOURCE。源电流供应单元220可以被配置为响应于第二开关信号SW2来产生输出电压VTARGET。在一个实施例中，源电流供应单元220可以包括开关元件N12。开关元件N12可以耦接在泵升电压PMP_SOURCE供应端子与输出电压VTARGET施加端子之间。开关元件N12可以响应于第二开关信号SW2来被驱动，但不局限于此。
第二放电单元230可以被配置为将输出电压VTARGET施加端子放电。第二放电单元230可以响应于放电使能信号DISCH_N和放电信号REG_DISCH来将输出电压VTARGET施加端子放电。在一个实施例中，第二放电单元230可以包括：开关元件N13，耦接到电源VCCE供应端子；以及开关元件N14。开关元件N13可以响应于放电使能信号DISCH_N来被驱动，但不局限于此。开关元件N14可以耦接在开关元件N13与接地端子之间。开关元件N14可以响应于放电信号REG_DISCH来被驱动，但不局限于此。在放电操作期间，例如，放电使能信号DISCH_N可以被禁止而放电信号REG_DISCH可以被使能。因此，可以降低输出电压VTARGET施加端子的电势电平。
反馈放电单元240可以被配置为基于控制电压FBD来控制第二开关信号SW2的电平。控制电压FBD可以根据输出电压VTARGET的电平来产生。在一个实施例中，当输出电压VTARGET产生为异常高电平时，反馈放电单元240可以经由第二放电单元230来将第二开关信号SW2供应端子放电。例如，反馈放电单元240可以包括开关元件N15。开关元件N15可以耦接在第二开关信号SW2供应端子与接地端子之间。开关元件N15可以响应于控制电压FBD来被驱动，但不局限于此。
控制单元250可以被配置为基于输出电压VTARGET的电平来产生控制电压FBD。在一个实施例中，控制单元250可以包括开关元件N16。开关元件N16可以二极管式耦接(diode-coupled)到输出电压VTARGET施加端子。开关元件N16可以产生控制电压FBD，但不局限于此。
图2中图示的控制单元250可以通过从输出电压VTARGET的电平减去开关元件N16的阈值电压VTH1来产生控制电压FBD。例如，控制电压FBD可以具有电平VTARGET-VTH1。
当调节器电路10的输出电压VTARGET维持在目标电平不变时，可以将开关元件N16的阈值电压VTH1确定为使形成反馈放电单元240的开关元件N15能够被关断的电平。在一个实施例中，目标电平可以是预设的。
当输出电压VTARGET维持在目标电平时，开关元件N15可以关断，因为源电流供应单元220的输出电平与控制电压FBD的电平之间的电势差低于开关元件N15的阈值电压VTH2。再者，源电流供应单元220可以产生输出电压VTARGET作为被维持不变的输出电压。
另一方面，当输出电压VTARGET异常上升时，即出现跳跃时，可以使能放电信号REG_DISCH以执行放电操作。再者，通过控制单元250而产生的控制电压FBD可以上升以将形成反馈放电单元240的开关元件N15导通。因此，通过第二放电单元230可以将第二开关信号SW2供应端子快速放电，且通过源电流供应单元220而产生的输出电压VTARGET的电平可以快速下降。
即，在一个实施例中，调节器电路能够控制同步于输出电压VTARGET的电平来控制为源电流供应单元220的驱动电压的第二开关信号SW2的电平。因此，当出现跳跃时，调节器电路能够高速地控制输出电压VTARGET的电平。
图3是图示根据一个实施例的比较单元的例示的配置图。
根据一个实施例的比较单元30可以包括比较电路310。比较电路310可以比较参考电压VREF与反馈电压VFB。比较电路310可以输出第一开关信号SW1。在一个实施例中，比较电路310可以被配置为产生在例如反馈电压VFB的电平比参考电压VREF的电平高时被使能的第一开关信号SW1。在一个实施例中，比较电路310可以被配置为产生在例如反馈电压VFB的电平比参考电压VREF的电平低时被禁止的第一开关信号SW1。
图4是图示根据一个实施例的电流供应单元的例示的配置图。
根据一个实施例的电流供应单元40可以被配置为接收泵升电压PMP_SOURCE。电流供应单元40可以被配置为确定第二开关信号SW2的电压电平。电流供应单元40可以被配置为响应于第一开关信号SW1来确定第二开关信号SW2的电压电平。在一个实施例中，电流供应单元40可以包括电阻元件410。电阻元件可以耦接在泵升电压PMP_SOURCE供应端子与第二开关信号SW2供应端子之间。电流供应单元40可以包括耦接在电阻元件410与接地端子之间的开关元件420。开关元件420可以响应于第一开关信号SW1来被驱动，但不局限于此。
例如，当第一开关信号SW1被使能时，开关元件420可以导通。然后，泵升电压PMP_SOURCE可以被放电以降低第二开关信号SW2的电压电平。在一个实施例中，当例如第一开关信号SW1被禁止时，开关元件420可以关断以基于泵升电压PMP_SOURCE而通过电流量来升高第二开关信号SW2的电压电平。
图5是图示根据一个实施例的反馈信号发生单元的例示的配置图。
根据一个实施例的反馈信号发生单元50可以检测输出电压VTARGET的电平并产生反馈电压VFB。为了该操作，反馈信号发生单元50可以包括例如(但不局限于)串联地耦接在输出电压VTARGET施加端子与接地端子之间的电阻器链510。反馈电压VFB可以被提供到以上描述过的比较单元110。
分别在图3到图5中图示的比较单元30、电流供应单元40和反馈信号发生单元50的配置仅为示例。比较单元30、电流供应单元40和反馈信号发生单元50能够被设计为包括能够执行相应的功能的其他部件。
如论各个单元是如何配置的，当配置有输出驱动器130或20时，根据一个实施例的调节器电路10可以根据输出电压VTARGET的电平来控制输出电压VTARGET的电平。因此，当由于输出电压VTARGET的电平的异常上升而执行放电操作时，输出电压VTARGET可以快速恢复到正常电平。
图6是图示根据一个实施例的半导体装置的例示的配置图。
根据一个实施例的半导体装置60可以包括存储电路610、控制器620和电压供应单元630。
存储电路610可以包括列控制单元和行控制单元。存储电路610可以包括耦接在多个字线与多个位线之间的多个存储单元。
控制器620可以控制存储电路610的操作，例如，编程操作、擦除操作或读取操作。
电压供应单元630可以泵升外部电压VEXT并将被维持在预定电平的输出电压VTARGET提供给存储电路610。
电压供应单元630可以包括高电压发生电路631和调节器电路633。高电压发生电路631可以通过泵升外部电压VEXT来产生泵升电压PMP_SOURCE。调节器电路633可以使用泵升电压PMP_SOURCE来产生预定电平的输出电压VTARGET。
调节器电路633可以包括参照图1到图5描述的调节器电路。
图7是用于描述根据一个实施例的调节器电路的操作的示例的图示。
通过调节器电路10而产生的输出电压VTARGET可以维持恒定的电平。然而，当出现跳跃时，输出电压VTARGET可以异常上升。在该示例中，如图a所表示的，调节器电路10可以通过使能放电信号REG_DISCH来执行放电操作。然而，可能需要若干微秒的时间T1输出电压才恢复到正常电平VTARGET。再者，由于半导体装置在时间T1之后才能够正常地操作，故操作速度可降低。
另一方面，在一个实施例中，输出电压VTARGET的电平可以根据输出电压VTARGET的电平来控制。例如，如图2中所图示的，第二开关信号SW2供应端子可以通过根据输出电压VTARGET而产生的控制电压FBD来放电。因此，源电流供应单元220可以快速反应。
因此，在跳跃之后T2时，输出电压VTARGET施加端子可以立即恢复到正常电平VTARGET，且半导体装置可以高速地执行正常操作。
图8是图示根据一个实施例的电子系统的例示的配置图。
根据一个实施例的电子系统70可以包括处理器710、存储控制器720和存储器件721。电子系统70可以包括IO控制器730、IO设备731、盘控制器740和盘驱动器741。
电子系统70可以包括能够独立操作或与其他处理器一起操作的一个或更多个处理器710。处理器710可以通过总线(控制总线、地址总线和数据总线)来与其他元件(例如，存储控制器720、IO控制器730和盘控制器740)通信。
存储控制器720可以耦接到一个或更多个存储器件721。存储控制器720可以接收从处理器710提供的请求，并基于该请求来控制一个或更多个存储器件721。
存储器件721可以包括图6中图示的半导体装置。
IO控制器730可以耦接在处理器710与IO设备731之间，并将来自IO设备731的输入传送到处理器710或将处理器710的处理结果提供给IO设备731。IO设备731可以包括诸如键盘、鼠标、触摸屏或麦克风的输入设备以及诸如显示器或扬声器的输出设备。
盘控制器740可以根据处理器710的控制来控制一个或更多个盘驱动器741。
在这样的电子系统70中，当存储器件721在处理器710的控制下操作时，提供在存储器件721中的电压供应单元可以包括例如参照图1到图5描述的调节器电路。因此，可以同步于输出电压VTARGET的电平来控制输出电压VTARGET施加端子的电势电平。因此，当出现跳跃使得输出电压VTARGET的电平异常上升时，调节器电路能够将输出电压VTARGET的电平快速地恢复到正常电平。
虽然以上已经描述了特定实施例，但本领域技术人员将理解，描述的实施例仅作为示例。相应地，本文中描述的调节器电路不应基于描述的实施例而被限制。相反，本文中描述的调节器应当仅根据结合以上的描述和附图的所附权利要求书来限制。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种调节器电路，包括：
比较单元，被配置为将参考电压与反馈电压相比较并产生第一开关信号；
电流供应单元，被配置为接收泵升电压并响应于第一开关信号来确定第二开关信号的电平；
输出驱动器，被配置为：响应于输出电压来控制第二开关信号的电平，接收泵升电压，以及响应于第二开关信号来产生输出电压；以及
反馈信号发生单元，被配置为检测输出电压的电平并产生反馈电压。
技术方案2.如技术方案1所述的调节器电路，其中，输出驱动器包括：
输出单元，被配置为接收泵升电压并响应于第二开关信号来产生输出电压；以及
控制单元，被配置为基于输出电压的电平来控制第二开关信号的电平。
技术方案3.如技术方案1所述的调节器电路，其中，输出驱动器包括：
输出单元，被配置为接收泵升电压并响应于第二开关信号来产生输出电压；以及
控制单元，被配置为同步于输出电压来控制输出单元的电势电平。
技术方案4.如技术方案1所述的调节器电路，其中，输出驱动器包括：
输出单元，被配置为接收泵升电压并响应于第二开关信号来产生输出电压；以及
控制单元，被配置为通过根据输出电压的电平而控制第二开关信号的电势电平来控制输出单元的电势电平。
技术方案5.如技术方案1所述的调节器电路，其中，输出驱动器包括：
第一放电单元，被配置为响应于放电信号来控制第二开关信号供应端子的电势电平；
源电流供应单元，被配置接收泵升电压并响应于第二开关信号来产生输出电压；
第二放电单元，被配置为响应于放电信号来控制输出电压施加端子的电势电平；以及
反馈放电单元，被配置为响应于基于输出电压的电平而产生的控制电压来控制第二开关信号的电势电平。
技术方案6.如技术方案5所述的调节器电路，还包括：
控制单元，包括被配置为产生控制电压的开关元件，
其中，控制单元二极管式耦接到输出电压施加端子。
技术方案7.如技术方案6所述的调节器电路，其中，当输出电压维持预设目标电平时，开关元件的阈值电压被确定为将反馈放电单元禁止。
技术方案8.如技术方案6所述的调节器电路，其中，控制单元被配置为通过从输出电压的电平减去开关元件的阈值电压来产生控制电压。
技术方案9.如技术方案1所述的调节器电路，其中，当第一开关信号被使能时，电流供应单元通过将泵升电压放电来降低第二开关信号的电平，以及当第一开关信号被禁止时，电流供应单元基于泵升电压来升高第二开关信号的电平。
技术方案10.如技术方案9所述的调节器电路，
其中，第一开关信号在反馈电压的电平比参考电压的电平高时被使能，以及
其中，第一开关信号在反馈电压的电平比参考电压的电平低时被禁止。
技术方案11.一种包括输出驱动器的调节器电路，输出驱动器包括：
输出单元，被配置为接收泵升电压并根据开关信号来产生输出电压；以及
控制单元，被配置为基于输出电压的电平来控制开关信号的电平。
技术方案12.如技术方案11所述的调节器电路，其中，控制单元包括开关元件，开关元件二极管式耦接到输出电压施加端子且开关元件被配置为产生控制信号。
技术方案13.如技术方案12所述的调节器电路，其中，输出单元包括反馈放电单元，反馈放电单元响应于控制信号来被驱动且反馈放电单元被配置为控制开关信号的电平。
技术方案14.如技术方案13所述的调节器电路，其中，当输出电压维持预设目标电平时，开关元件的阈值电压被确定为将反馈放电单元禁止。
技术方案15.如技术方案14所述的调节器电路，其中，控制单元被配置为通过从输出电压的电平减去开关元件的阈值电压来产生控制电压。
技术方案16.一种半导体装置，包括：
存储电路；
控制器，被配置为控制存储电路；以及
电压供应单元，被配置为根据控制器的控制来提供输出电压给存储电路，
其中，电压供应单元包括调节器电路，调节器电路包括：
比较单元，被配置为将参考电压与反馈电压相比较并产生第一开关信号；
电流供应单元，被配置为接收泵升电压，并响应于第一开关信号来确定第二开关信号的电平；
输出驱动器，被配置为响应于输出电压来控制第二开关信号的电平，接收泵升电压，以及响应于第二开关信号来产生输出电压；以及
反馈信号发生单元，被配置为检测输出电压的电平并产生反馈电压。
技术方案17.如技术方案16所述的半导体装置，其中，输出驱动器包括：
输出单元，被配置为接收泵升电压并响应于第二开关信号来产生输出电压；以及
控制单元，被配置为基于输出电压的电平来控制第二开关信号的电平。
技术方案18.如技术方案16所述的半导体装置，其中，输出驱动器包括：
第一放电单元，被配置为响应于放电信号来控制第二开关信号供应端子的电势电平；
源电流供应单元，被配置为接收泵升电压并响应于第二开关信号来产生输出电压；
第二放电单元，被配置为响应于放电信号来控制输出电压施加端子的电势电平；以及
反馈放电单元，被配置为响应于基于输出电压的电平而产生的控制电压来控制第二开关信号的电势电平。
技术方案19.如技术方案18所述的半导体装置，还包括：
控制单元，包括被配置为产生控制电压的开关元件，
其中，控制单元二极管式耦接到输出电压施加端子。
技术方案20.如技术方案19所述的半导体装置，其中，当输出电压维持预设目标电平时，开关元件的阈值电压被确定为将反馈放电单元禁止。

Claims (19)

1.一种调节器电路，包括：
比较单元，被配置为将参考电压与反馈电压相比较并产生第一开关信号；
电流供应单元，被配置为接收泵升电压并响应于第一开关信号来确定第二开关信号的电平；
输出驱动器，被配置为：响应于输出电压来控制第二开关信号的电平，接收泵升电压，以及响应于第二开关信号来产生输出电压；以及
反馈信号发生单元，被配置为检测输出电压的电平并产生反馈电压。
2.如权利要求1所述的调节器电路，其中，输出驱动器包括：
输出单元，被配置为接收泵升电压并响应于第二开关信号来产生输出电压；以及
控制单元，被配置为基于输出电压的电平来控制第二开关信号的电平。
3.如权利要求1所述的调节器电路，其中，输出驱动器包括：
输出单元，被配置为接收泵升电压并响应于第二开关信号来产生输出电压；以及
控制单元，被配置为同步于输出电压来控制输出单元的电势电平。
4.如权利要求1所述的调节器电路，其中，输出驱动器包括：
输出单元，被配置为接收泵升电压并响应于第二开关信号来产生输出电压；以及
控制单元，被配置为通过根据输出电压的电平而控制第二开关信号的电势电平来控制输出单元的电势电平。
5.如权利要求1所述的调节器电路，其中，输出驱动器包括：
第一放电单元，被配置为响应于放电信号来控制第二开关信号供应端子的电势电平；
源电流供应单元，被配置接收泵升电压并响应于第二开关信号来产生输出电压；
第二放电单元，被配置为响应于放电信号来控制输出电压施加端子的电势电平；以及
反馈放电单元，被配置为响应于基于输出电压的电平而产生的控制电压来控制第二开关信号的电势电平。
6.如权利要求5所述的调节器电路，还包括：
控制单元，包括被配置为产生控制电压的开关元件，
其中，控制单元二极管式耦接到输出电压施加端子。
7.如权利要求6所述的调节器电路，其中，当输出电压维持预设目标电平时，开关元件的阈值电压被确定为将反馈放电单元禁止。
8.如权利要求6所述的调节器电路，其中，控制单元被配置为通过从输出电压的电平减去开关元件的阈值电压来产生控制电压。
9.如权利要求1所述的调节器电路，其中，当第一开关信号被使能时，电流供应单元通过将泵升电压放电来降低第二开关信号的电平，以及当第一开关信号被禁止时，电流供应单元基于泵升电压来升高第二开关信号的电平。
10.如权利要求9所述的调节器电路，
其中，第一开关信号在反馈电压的电平比参考电压的电平高时被使能，以及
其中，第一开关信号在反馈电压的电平比参考电压的电平低时被禁止。
11.一种包括输出驱动器的调节器电路，输出驱动器包括：
输出单元，被配置为接收泵升电压并根据开关信号来产生输出电压；以及
控制单元，被配置为基于输出电压的电平来控制开关信号的电平，
其中，输出单元包括反馈放电单元，反馈放电单元响应于控制电压来被驱动且被配置为控制开关信号的电平。
12.如权利要求11所述的调节器电路，其中，控制单元包括开关元件，开关元件二极管式耦接到输出电压施加端子且开关元件被配置为产生所述控制电压。
13.如权利要求12所述的调节器电路，其中，当输出电压维持预设目标电平时，所述开关元件的阈值电压被确定为将反馈放电单元禁止。
14.如权利要求13所述的调节器电路，其中，控制单元被配置为通过从输出电压的电平减去开关元件的阈值电压来产生所述控制电压。
15.一种半导体装置，包括：
存储电路；
控制器，被配置为控制存储电路；以及
电压供应单元，被配置为根据控制器的控制来提供输出电压给存储电路，
其中，电压供应单元包括调节器电路，调节器电路包括：
比较单元，被配置为将参考电压与反馈电压相比较并产生第一开关信号；
电流供应单元，被配置为接收泵升电压，并响应于第一开关信号来确定第二开关信号的电平；
输出驱动器，被配置为响应于输出电压来控制第二开关信号的电平，接收泵升电压，以及响应于第二开关信号来产生输出电压；以及
反馈信号发生单元，被配置为检测输出电压的电平并产生反馈电压。
16.如权利要求15所述的半导体装置，其中，输出驱动器包括：
输出单元，被配置为接收泵升电压并响应于第二开关信号来产生输出电压；以及
控制单元，被配置为基于输出电压的电平来控制第二开关信号的电平。
17.如权利要求15所述的半导体装置，其中，输出驱动器包括：
第一放电单元，被配置为响应于放电信号来控制第二开关信号供应端子的电势电平；
源电流供应单元，被配置为接收泵升电压并响应于第二开关信号来产生输出电压；
第二放电单元，被配置为响应于放电信号来控制输出电压施加端子的电势电平；以及
反馈放电单元，被配置为响应于基于输出电压的电平而产生的控制电压来控制第二开关信号的电势电平。
18.如权利要求17所述的半导体装置，还包括：
控制单元，包括被配置为产生控制电压的开关元件，
其中，控制单元二极管式耦接到输出电压施加端子。
19.如权利要求18所述的半导体装置，其中，当输出电压维持预设目标电平时，开关元件的阈值电压被确定为将反馈放电单元禁止。
CN201510627565.7A 2015-03-19 2015-09-28 调节器电路及具有其的半导体存储装置 Active CN105989892B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2015-0038195 2015-03-19
KR20150038195 2015-03-19
KR1020150064844A KR20160112894A (ko) 2015-03-19 2015-05-08 레귤레이터 회로 및 이를 구비한 반도체 장치
KR10-2015-0064844 2015-05-08

Publications (2)

Publication Number Publication Date
CN105989892A CN105989892A (zh) 2016-10-05
CN105989892B true CN105989892B (zh) 2020-10-16

Family

ID=56923913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510627565.7A Active CN105989892B (zh) 2015-03-19 2015-09-28 调节器电路及具有其的半导体存储装置

Country Status (2)

Country Link
US (1) US9520163B2 (zh)
CN (1) CN105989892B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180042645A (ko) * 2016-10-18 2018-04-26 에스케이하이닉스 주식회사 전압 레귤레이터 및 이를 포함하는 저항성 메모리 장치
TWI603336B (zh) * 2017-01-25 2017-10-21 新唐科技股份有限公司 電源電路及其記憶體裝置
KR102398570B1 (ko) * 2017-12-14 2022-05-17 에스케이하이닉스 주식회사 레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법
CN111739576B (zh) * 2020-06-30 2022-06-03 西安易朴通讯技术有限公司 电源偏压调整装置、供电装置及电子设备
KR20220124499A (ko) * 2021-03-03 2022-09-14 에스케이하이닉스 주식회사 레귤레이터

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101354923A (zh) * 2007-07-25 2009-01-28 海力士半导体有限公司 电压转换器电路和具有该电路的快闪存储器件
KR20090066039A (ko) * 2007-12-18 2009-06-23 주식회사 하이닉스반도체 내부전압 발생 회로

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3637904B2 (ja) * 2002-07-24 2005-04-13 セイコーエプソン株式会社 電源回路
JP4199706B2 (ja) * 2004-07-13 2008-12-17 富士通マイクロエレクトロニクス株式会社 降圧回路
JP4811852B2 (ja) * 2005-08-29 2011-11-09 ルネサスエレクトロニクス株式会社 スイッチング電源と半導体集積回路
KR100933846B1 (ko) * 2008-05-30 2009-12-24 주식회사 하이닉스반도체 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자
US7876079B2 (en) * 2009-03-24 2011-01-25 Infineon Technologies Ag System and method for regulating a power supply
TWI397248B (zh) * 2009-06-22 2013-05-21 Richtek Technology Corp 多輸入電荷幫浦，其控制電路與操作方法
KR101621543B1 (ko) 2009-10-22 2016-05-17 한양대학교 산학협력단 레귤레이터 및 이를 포함하는 멀티 레벨 셀 메모리 장치의 전압 발생 회로
KR101139102B1 (ko) * 2010-12-03 2012-04-30 에스케이하이닉스 주식회사 전압 공급 회로 및 이를 구비한 집적 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101354923A (zh) * 2007-07-25 2009-01-28 海力士半导体有限公司 电压转换器电路和具有该电路的快闪存储器件
KR20090066039A (ko) * 2007-12-18 2009-06-23 주식회사 하이닉스반도체 내부전압 발생 회로

Also Published As

Publication number Publication date
US20160275998A1 (en) 2016-09-22
US9520163B2 (en) 2016-12-13
CN105989892A (zh) 2016-10-05

Similar Documents

Publication Publication Date Title
CN105989892B (zh) 调节器电路及具有其的半导体存储装置
US10235312B2 (en) Memory system and host device that maintain compatibility with memory devices under previous standards and/or versions of standards
US10008274B2 (en) Low voltage detection circuit, nonvolatile memory apparatus including the same, and operating method thereof
US9329210B1 (en) Voltage monitoring circuit
KR20170028096A (ko) 보조 전원 검사 방법 및 이를 적용한 전자 장치
US20160111169A1 (en) Memory test apparatus
KR100763331B1 (ko) 반도체 메모리 장치
KR20170022413A (ko) 내부 전압 트리밍 장치와 이를 구비하는 반도체 집적 회로
TWI773358B (zh) 具有需求驅動電源管理之直流電壓調節器及其操作方法
US11404906B1 (en) Power failure protection system for solid state drives
KR102438167B1 (ko) 타이밍 컨트롤러 리셋 회로 및 이를 포함하는 표시 장치
JP6638068B2 (ja) システム電源回路および電子機器、電子機器の保護方法
US8599636B2 (en) Boosting memory module performance
CN111063308B (zh) 显示设备
US10782719B2 (en) Capacitor-less voltage regulator, semiconductor device including the same and method of generating power supply voltage
US8503263B2 (en) Memory module and power supply system
US9484071B2 (en) Voltage generation circuit, semiconductor memory apparatus having the same, and operating method thereof
US11302401B2 (en) Flash memory system
US11482259B2 (en) Power down detection circuit and semiconductor memory device
US10180693B1 (en) Processing circuit and method thereof
US20150055423A1 (en) Semiconductor memory apparatus
KR101867509B1 (ko) 비휘발성 메모리 장치
KR20160112894A (ko) 레귤레이터 회로 및 이를 구비한 반도체 장치
KR20160074248A (ko) 고전압 스위칭 회로 및 이를 구비하는 비휘발성 메모리 장치
CN112394769B (zh) 支持不同种类存储器的主机板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant