KR20220124499A

KR20220124499A - 레귤레이터

Info

Publication number: KR20220124499A
Application number: KR1020210028212A
Authority: KR
Inventors: 오주원; 장근진
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2021-03-03
Filing date: 2021-03-03
Publication date: 2022-09-14
Also published as: US20220283599A1; US11747847B2; CN115016579A

Abstract

본 발명은 레귤레이터 및 이를 포함하는 메모리 장치에 관한 것으로서, 기준 전압과 피드백되는 전압을 비교하여 비교결과에 따라 출력전압을 조절하는 레귤레이터 및 이를 포함하는 메모리 장치에 관한 것이다.

Description

레귤레이터 {REGULATOR}

본 발명은 레귤레이터에 관한 것으로서, 보다 구체적으로는 기준 전압과 피드백되는 전압을 비교하여 비교결과에 따라 출력전압을 조절하는 레귤레이터에 관한 것이다.

최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.

비휘발성 메모리 장치를 이용한 데이터 저장 장치는 하드 디스크와 달리 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.

본 발명의 실시예들은, 마스터 전압 조절부 및 슬레이브 전압 조절부를 구성하여 마스터 전압 조절부에서 생성되는 전압과 동일하거나 근접하는 전압을 슬레이브 전압 조절부에서 출력하도록 마스터 전압 조절부가 슬레이브 전압 조절부를 제어하는 레귤레이터를 제공하기 위한 것이다.

또한 본 발명의 실시예들은, 복수의 슬레이브 전압 조절부가 서로 분리되어 동작함으로써 슬레이브 전압 조절부 간의 간섭 노이즈를 감소시키는 레귤레이터를 제공하기 위한 것이다.

또한 본 발명의 실시예들은, 마스터 전압 조절부 및 슬레이브 전압 조절부 각각에서 복수의 트랜지스터를 직렬로 연결하고 복수의 트랜지스터 각각에 제어신호를 인가하여 전류량을 조절함으로써 출력 전압을 정밀하게 조절하는 레귤레이터를 제공하기 위한 것이다.

또한 본 발명의 실시예들은, 직렬로 연결된 복수의 트랜지스터 각각에 커패시터가 연결되어 외부에서 공급받는 전압 손실을 줄일 수 있는 레귤레이터를 제공하기 위한 것이다.

또한, 본 발명의 실시예들은, 제어신호 전송부에 급속 충전 스위치가 부착되어 슬레이브 전압 조절부에 빠르게 제어신호를 전달할 수 있는 레귤레이터를 제공하기 위한 것이다.

본 발명의 실시예에 따른 레귤레이터는, 기준 전압과 피드백 전압을 비교하여 비교 전압을 생성하고, 상기 비교 전압에 기반하여 제 1 전압 제어 신호 및 제 2 전압 제어 신호를 출력하는 제 1 전압 조절부; 상기 제 1 전압 제어 신호 및 상기 제 2 전압 제어 신호를 수신하고 상기 제 1 전압 제어 신호 및 상기 제 2 전압 제어 신호에 기반한 전압을 생성하여 출력하는 복수의 제 2 전압 조절부; 상기 제 1 전압 제어 신호 및 상기 제 2 전압 제어 신호를 상기 제 1 전압 조절부로부터 수신하여 상기 복수의 제 2 전압 조절부로 전달하는 복수의 제어 신호 전송부; 를 포함할 수 있다.

본 발명의 실시예에 따른 컨트롤러는, 호스트로부터 데이터를 수신하는 수신회로, 호스트로 데이터를 송신하는 송신회로 및 상기 수신회로와 상기 송신회로에 전력을 공급하는 레귤레이터를 포함하는 호스트 인터페이스; 를 포함하고, 상기 레귤레이터는, 기준 전압과 피드백 전압을 비교하여 비교 전압을 생성하고, 상기 비교 전압에 기반하여 제 1 전압 제어 신호 및 제 2 전압 제어 신호를 출력하는 제 1 전압 조절부; 상기 제 1 전압 제어 신호 및 상기 제 2 전압 제어 신호를 수신하고 상기 제 1 전압 제어 신호 및 상기 제 2 전압 제어 신호에 기반한 전압을 생성하여 출력하는 복수의 제 2 전압 조절부; 상기 제 1 전압 제어 신호 및 상기 제 2 전압 제어 신호를 상기 제 1 전압 조절부로부터 수신하여 상기 복수의 제 2 전압 조절부로 전달하는 제어 신호 전송부; 를 포함할 수 있다.

본 발명에서는 마스터 전압 조절부 및 슬레이브 전압 조절부를 구성하여 마스터 전압 조절부에서 생성되는 전압과 동일하거나 근접하는 전압을 슬레이브 전압 조절부에서 출력하도록 마스터 전압 조절부가 슬레이브 전압 조절부를 제어할 수 있다.

또한 본 발명에서는 복수의 슬레이브 전압 조절부가 서로 분리되어 동작함으로써 슬레이브 전압 조절부 간의 간섭 노이즈를 감소시킬 수 있다.

또한 본 발명에서는 마스터 전압 조절부 및 슬레이브 전압 조절부 각각에서 복수의 트랜지스터를 직렬로 연결하고 복수의 트랜지스터 각각에 제어신호를 인가하여 전류량을 조절함으로써 출력 전압을 정밀하게 조절할 수 있다.

또한 본 발명에서는 직렬로 연결된 복수의 트랜지스터 각각에 커패시터가 연결되어 외부에서 공급받는 전압 손실을 줄일 수 있다.

또한, 본 발명에서는 제어신호 전송부에 급속 충전 스위치가 부착되어 슬레이브 전압 조절부에 빠르게 제어신호를 전달할 수 있다.

도 1은 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 레귤레이터의 구성을 나타내는 도면이다.
도 3은 도 2의 마스터 전압 조절부를 구체적으로 도시한 도면이다.
도 4는 도 2의 제어신호 전송부를 구체적으로 도시한 도면이다.
도 5는 도 2의 슬레이브 전압 조절부를 구체적으로 도시한 도면이다.

이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.

이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.

도 1은 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.

도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.

그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.

또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다, 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.

또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.

아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.

그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.

여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.

또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.

한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플레인들(plane)을 포함하며, 특히 복수의 플레인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.

그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.

보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 플래시 변환 계층(FTL) 유닛(40), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.

호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있으며, 링크 계층(135) 및 물리 계층(136)을 포함할 수 있다. 물리 계층(136)은 호스트(102)로 전기 신호를 제공하고, 호스트(102)로부터 전기 신호를 수신할 수 있다. 일 실시예에서, 물리 계층(136)은 MIPI(Mobile Industry Processor Interface) M-PHY 프로토콜을 지원할 수 있다.

링크 계층(135)은 물리 계층(136)의 상위 계층으로서, 호스트(102)로 송신할 메시지를 전기 신호로 변환하여 물리 계층(136)으로 제공하고, 물리 계층(136)으로부터 입력되는 전기 신호

의 유효 여부를 검사하고 메시지로 변환할 수 있다. 일 실시예에서, 링크 계층(135)은 MIPI UNIPRO 프로토콜을 지원할 수 있다.

물리 계층(136)은 호스트(102)로부터 전기 신호를 수신하기 위한 수신회로(미도시), 호스트(102)로 전기 신호를 송신하기 위한 송신회로(미도시), 수신회로 및 송신회로에 공급되는 위상을 제어하기 위한 위상제어회로(미도시) 및 수신회로, 송신회로 및 위상제어회로에 전력을 공급해주기 위한 레귤레이터(200)를 포함할 수 있다.

레귤레이터(200)는 마스터 전압 조절부 및 복수의 슬레이브 전압 조절부를 포함할 수 있다. 마스터 전압 조절부는 마스터 전압 조절부 외부로부터 공급받는 기준전압과 마스터 전압 조절부의 내부에서 피드백되는 전압을 비교하여 슬레이브 전압 조절부가 생성하는 전압을 제어하기 위한 제어신호를 생성하여 슬레이브 전압 조절부로 전송할 수 있다. 복수의 슬레이브 전압 조절부는 수신회로, 송신회로 및 위상제어회로에 대응하여 수신회로, 송신회로 및 위상제어회로 각각에 전력을 공급할 수 있다. 레귤레이터(200)의 상세한 구성에 대해서는 후술한다.

한편, 플래시 변환 계층(FTL) 유닛(40)은 ECC 유닛(138)을 포함할 수 있다. ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.

여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다. 본 실시예에서는 ECC 유닛(138)이 플래시 변환 계층(FTL) 유닛(40)에 포함되는 것으로 설명되었으나 실시예에 따라, ECC 유닛(138)은 컨트롤러(130)내 별도의 모듈, 회로 또는 펌웨어 등으로 구현될 수도 있다.

PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.

또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.

아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.

여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 1에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스 유닛(142)을 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.

또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.

그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.

컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.

그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152,154,156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152, 154, 156) 간 또는 메모리 블록들(152, 154, 156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152, 154, 156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다.

또한, 본 발명의 실시 예에 따른 메모리 시스템에서는, 일 예로, 컨트롤러(130)가, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 복수의 커맨드 동작들, 예컨대 복수의 라이트 커맨드들에 해당하는 복수의 프로그램 동작들, 복수의 리드 커맨드들에 해당하는 복수의 리드 동작들, 및 복수의 이레이즈 커맨드들에 해당하는 복수의 이레이즈 동작들을 메모리 장치(150)에서 수행할 경우, 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널(channel)들(또는 웨이(way)들)에서, 최상(best)의 채널들(또는 웨이들)을 결정한 후, 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 커맨드들 해당하는 메모리 다이들로 전송하며, 또한 커맨드들에 해당하는 커맨드 동작들을 수행한 메모리 다이들로부터 커맨드 동작들의 수행 결과들을, 최상의 채널들(또는 웨이들)을 통해, 수신한 후, 커맨드 동작들의 수행 결과들을 호스트(120)로 제공한다. 특히, 본 발명의 실시 예에 따른 메모리 시스템에서는, 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 메모리 장치(150)의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여 최상의 전송 채널들(또는 전송 웨이들)을 결정하며, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들을 해당하는 메모리 다이들로 전송한다. 또한, 본 발명의 실시 예에 따른 메모리 시스템에서는, 호스트(102)로부터 수신된 복수의 커맨드들을 해당하는 커맨드 동작들을 메모리 장치(150)의 메모리 다이들에서 수행한 후, 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)에서, 채널들(또는 웨이들)의 상태에 상응한 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들에 대한 수행 결과들을, 메모리 장치(150)의 메모리 다이들로부터 수신하며, 메모리 장치(150)의 메모리 다이들로부터 수신된 수행 결과들을, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 응답으로, 호스트(102)로 제공한다.

여기서, 컨트롤러(130)는, 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인, 예컨대 채널들(또는 웨이들)의 비지(busy) 상태, 레디(ready) 상태, 액티브(active) 상태, 아이들(idle) 상태, 정상(normal) 상태, 비정상(abnormal) 상태 등을 확인한 후, 채널들(또는 웨이들)의 상태에 따라 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들을, 해당하는 메모리 다이들로 전송, 다시 말해 최상의 전송 채널들(또는 전송 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들의 수행을, 해당하는 메모리 다이들로 요청한다. 또한, 컨트롤러(130)는, 최상의 전송 채널들(또는 전송 웨이들)을 통한 커맨드 동작들의 수행 요청에 상응하여, 해당하는 메모리 다이들로부터 커맨드 동작들의 수행 결과들을 수신하며, 이때 채널들(또는 웨이들)의 상태에 따라 최상의 채널들(또는 웨이들), 다시 말해 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들의 수행 결과들을 수신한다. 그리고, 컨트롤러(130)는, 최상의 전송 채널들(또는 전송 웨이들)을 통해 전송되는 커맨드들의 디스크립터(descriptor)와, 최상의 수신 채널들(또는 수신 웨이들)을 통해 수신되는 수행 결과들의 디스크립터 간을, 매칭(matching)한 후, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 호스트(102)로 제공한다.

여기서, 커맨드들의 디스크립터에는, 커맨드들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 라이트 커맨드들 또는 리드 커맨드들에 해당하는 데이터의 어드레스(일 예로, 데이터의 논리적 페이지 번호) 또는 데이터가 저장된 위치의 어드레스(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 또한, 수행 결과들의 디스크립터에는, 수행 결과들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 라이트 커맨드들에 해당하는 프로그램 동작들의 데이터 또는 리드 커맨드들에 해당하는 리드 동작들의 데이터에 대한 어드레스(일 예로, 데이터에 대한 논리적 페이지 번호) 또는 프로그램 동작들 또는 리드 동작들이 수행된 위치의 어드레스(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드 동작들이 요청된 채널들(또는 웨이들), 다시 말해 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 아울러, 커맨드들의 디스크립터 및 수행 결과들의 디스크립터에 포함된 정보들, 예컨대 데이터 정보, 위치 정보, 또는 채널들(또는 웨이들)의 지시 정보는, 컨텍스트(context) 형태 또는 태그(tag) 형태로, 디스크립터에 포함될 수 있다.

도 2는 본 발명의 일 실시예에 따른 레귤레이터의 구성을 나타내는 도면이다. 도 2를 참조하면, 레귤레이터(200)는 마스터 전압 조절부(220), 제어신호 전송부(240) 및 슬레이브 전압 조절부(260)를 포함한다. 본 도면에서는 레귤레이터(200)가 하나의 마스터 전압 조절부(220), 하나의 제어신호 전송부(240) 및 하나의 슬레이브 전압 조절부(260)를 포함하는 것으로 도시되었으나 본 발명의 일 실시예에 따른 레귤레이터(200)는 하나의 마스터 전압 조절부(220)와 연결되는 복수의 제어신호 전송부(240) 및 복수의 전압 조절부(260)를 포함할 수 있다. 즉, 레귤레이터(200)는 전력을 공급받을 회로의 수에 상응하는 제어신호 전송부(240) 및 슬레이브 전압 조절부(260)를 포함할 수 있다.

마스터 전압 조절부(220)는 슬레이브 전압 조절부(260)가 전압을 생성하여 출력하기 위한 제어신호를 생성하여 제어신호 전송부(240)로 전달할 수 있다.

마스터 전압 조절부(220)는 마스터 전압 조절부(220) 외부로부터 공급받는 기준전압과 마스터 전압 조절부(220)의 내부에서 피드백되는 전압을 비교하여 슬레이브 전압 조절부(260)가 생성하는 전압을 제어하기 위한 제어신호(231, 232)를 생성하여 제어신호 전송부로 전달할 수 있다.

여기서 제어신호(231, 232)는 슬레이브 전압 조절부(260)가 생성하는 전압의 크기를 제어하는 신호를 의미하는 것으로서 제어신호(231, 232)를 수신한 슬레이브 전압 조절부(260)는 제어신호에 상응하는 전압을 생성하여 호스트 인터페이스(132)의 각 회로에 전달할 수 있다.

구체적으로, 기준전압이 피드백되는 전압보다 크면 슬레이브 전압 조절부(260)에서 출력되는 전압이 커지도록 제어신호(231, 232)를 조절하고 기준전압이 피드백되는 전압보다 작으면 슬레이브 전압 조절부(260)에서 출력되는 전압이 작아지도록 제어신호(231, 232)를 조절할 수 있다. 제어신호(231, 232)는 슬레이브 전압 조절부(260)에 인가될 전압으로서 마스터 전압 조절부(220)는 기준전압이 피드백되는 전압보다 크면 제어신호(231, 232)의 전압을 높여서 출력하고 기준전압이 피드백되는 전압보다 작으면 제어신호(231, 232)의 전압을 낮춰서 출력할 수 있다.

제어신호 전송부(240)는 마스터 전압 조절부(220) 및 슬레이브 전압 조절부(260) 사이에 위치하며 마스터 전압 조절부(220)로부터 제어신호(231,232)를 수신하여 슬레이브 전압 조절부(260)로 전달할 수 있다. 제어신호 전송부(240)는 노멀 모드(Normal Mode) 또는 패스트 모드(Fast Mode)로 제어신호(231, 232)를 슬레이브 전압 조절부(260)로 전달할 수 있다. 제어신호 전송부(240)가 패스트 모드로 동작하는 경우, 제어신호 전송부(240)는 마스터 전압 조절부(220)로부터 수신한 제어신호(231, 232)를 노멀모드보다 빠르게 슬레이브 전압 조절부(260)로 전달할 수 있다.

슬레이브 전압 조절부(260)는 제어신호 전송부(240)로부터 제어신호(231,232)를 전달받아 제어신호(231,232)에 상응하는 크기의 전압을 생성하고, 생성된 전압을 호스트 인터페이스(120)의 각 회로에 전달할 수 있다.

마스터 전압 조절부(220)와 슬레이브 전압 조절부(260)는 동일하거나 유사한 구조로 구성될 수 있다. 마스터 전압 조절부(220)는 슬레이브 전압 조절부(260)에서 출력할 전압과 동일하거나 근접한 전압을 생성하며, 생성된 전압은 피드백되는 전압으로서 기준전압과 비교될 수 있다.

즉, 슬레이브 전압 조절부(260)는 마스터 전압 조절부(220)가 전송하는 제어신호(231, 232)에 따라 마스터 전압 조절부(220)에서 생성하는 피드백 전압과 동일하거나 근접하는 전압을 생성할 수 있다.

도 3은 도 2의 마스터 전압 조절부(220)를 구체적으로 도시한 도면이다. 도 3을 참조하면, 마스터 전압 조절부(220)는 비교기(201), 제어 트랜지스터(202), 접지 연결 트랜지스터(203), 제 1 마스터 트랜지스터(207), 제 1 마스터 트랜지스터(207)과 직렬로 연결된 제 2 마스터 트랜지스터(208), 마스터 구동 트랜지스터(206), 제 1 마스터 커패시터(204), 제 2 마스터 커패시터(205), 제 1 저항(209) 및 제 2 저항(210)을 포함할 수 있다.

비교기(201)는 OP-AMP로 구성될 수 있다. 비교기(201)는 제 1 구동전압 및 접지 전압을 입력받아 구동될 수 있으며 +단에 비교할 기준전압을, -단에 제 1 저항(209) 및 제 2 저항(210) 사이의 전압이 피드백되는 전압으로서 입력될 수 있다.

비교기(201)의 출력은 제어 트랜지스터(202)의 게이트 및 제 1 마스터 트랜지스터(207)의 게이트 및 제 1 마스터 커패시터(204)의 일단과 연결되며 제 1 마스터 커패시터(204)의 타단은 접지와 연결될 수 있다.

제어 트랜지스터(202)의 드레인에는 제 1 구동전압이 인가되며 제어 트랜지스터(202)의 소스와 접지 연결 트랜지스터(203)의 드레인이 서로 연결될 수 있다.

제 1 제어 트랜지스터(202)의 소스와 접지 연결 트랜지스터(203)의 드레인은 제 2 마스터 트랜지스터(208)의 게이트와 연결될 수 있으며 제 2 마스터 커패시터(205)의 일단은 제 1 제어 트랜지스터(202)의 소스, 접지 연결 트랜지스터(203)의 드레인 및 제 2 마스터 트랜지스터(208)의 게이트와 연결되고 제 2 마스터 커패시터(205)의 타단은 접지와 연결될 수 있다. 접지 연결 트랜지스터(203)의 소스는 접지와 연결될 수 있다.

여기서 제 1 제어 트랜지스터(202)와 접지 연결 트랜지스터(203)가 N-MOS 형 트랜지스터로 도시되었으나 제 1 제어 트랜지스터(202)와 접지 연결 트랜지스터(203)는 P-MOS형 트랜지스터일 수 있고, N-MOS형 트랜지스터와 P-MOS형 트랜지스터가 혼용되어 사용될 수도 있다.

제 2 구동전압은 마스터 구동 트랜지스터(206)의 소스에 인가될 수 있다. 마스터 구동 트랜지스터(206)의 드레인은 제 1 마스터 트랜지스터(207)의 드레인과 연결되며 제 1 마스터 트랜지스터(207)의 소스는 제 2 마스터 트랜지스터(208)의 드레인과 연결될 수 있다. 제 1 마스터 트랜지스터(207)과 제 2 마스터 트랜지스터(208)이 직렬로 연결됨으로써 제 2 구동전압으로부터 전달되는 외부 전압이 감쇄되는 비율(PSRR)을 줄일 수 있다.

마스터 구동 트랜지스터(206)는 제 1 마스터 트랜지스터(207)와 제 2 마스터 트랜지스터(208)에 전류가 흐르거나 흐르지 않도록 제어할 수 있다.

즉, 마스터 구동 트랜지스터(206)의 게이트에 음전압이 인가되면 마스터 구동 트랜지스터(206)는 턴온(turn-on)되고 마스터 구동 트랜지스터(206)와 연결된 제 1 마스터 트랜지스터(207)와 제 2 마스터 트랜지스터(208)에 전류가 흐르게 되며 제 1 저항(209) 및 제 2 저항(210) 사이에 분배되는 전압이 발생한다.

한편, 마스터 구동 트랜지스터(206)의 게이트에 0 이상의 전압이 인가되면 마스터 구동 트랜지스터(206)는 턴오프(turn-off)되고 마스터 구동 트랜지스터(206)와 연결된 제 1 마스터 트랜지스터(207)와 제 2 마스터 트랜지스터(208)에 전류가 흐르지 않게 된다.

또한 제 2 마스터 트랜지스터(208)의 소스는 제 1 저항(209)과 연결될 수 있다. 제 1 전저항(209)은 제 2 저항(210)의 일단과 직렬로 연결되며 제 2 저항(210)의 타단은 접지와 연결된다. 한편, 제 1 저항(209)과 제 2 저항(210) 사이에 발생하는 전압은 피드백되어 비교기(201)의 음극에 인가되며 기준전압과 비교될 수 있다.

마스터 전압 조절부(220)의 동작을 설명하기 위해 기준전압, 제 1 구동전압 및 제 2 구동전압을 각각 0.75V, 2V 및 1.2V로 예시하며 이 때 마스터 구동 트랜지스터(206)는 턴온 상태, 즉 게이트에 음의 전압이 인가된 상태라고 가정한다.

비교기(201)의 음극으로 피드백 되는 전압이 기준전압인 0.75V보다 작은 경우 비교기(201)에서 출력되는 전압은 제 1 구동전압인 2V에 가까운 전압이 출력되어 제 1 제어 트랜지스터(202) 및 접지 연결 트랜지스터(203)의 게이트에 인가된다.

제 1 제어 트랜지스터(202)와 접지 연결 트랜지스터(203)는 턴온되며 제 1 마스터 커패시터(204) 및 제 2 마스터 커패시터(205)에도 전류가 충전된다.

제 1 마스터 커패시터(204)에 전류가 충전되어 제 1 마스터 커패시터(204)의 전압이 제 1 마스터 트랜지스터(207)를 구동할 수 있는 전압에 이르면 제 1 마스터 트랜지스터(207)가 턴온되며 마찬가지로 제 2 마스터 커패시터(205)에 전류가 충전되어 제 2 마스터 커패시터(205)의 전압이 제 2 마스터 트랜스터(208)를 구동할 수 있는 전압에 이르면 제 2 마스터 트랜지스터(208)이 턴온된다. 따라서 제 1 저항(209) 및 제 2 저항(210)에 전류가 흐르게 되어 제 1 저항(209) 및 제 2 저항(210) 사이에 분배되는 전압이 발생되고 발생된 전압은 비교기(201)의 음극에 피드백되어 기준전압과 비교된다.

또한, 제 1 마스터 트랜지스터(207) 및 제 2 마스터 트랜지스터(208)의 게이트에 연결된 제 1 마스터 커패시터(204) 및 제 2 마스터 커패시터(205)는 외부 전압이 감쇄되는 비율(W, Power Supply Rejection Ratio)을 줄여서 제 1 마스터 트랜지스터(207) 및 제 2 마스터 트랜지스터(208)의 게이트에 전압이 안정적으로 공급되도록 할 수 있다.

비교기(201)의 음극으로 피드백되는 전압보다 기준전압이 크면 클수록 비교기(201)에서 출력되는 전압은 제 1 구동전압에 더 가까운 전압이 출력되며 제 1 마스터 트랜지스터(207) 및 제 2 마스터 트랜지스터(208)에 더 높은 전압이 인가되고 결과적으로 더 많은 전류가 제 1 저항(209) 및 제 2 저항(210)으로 흐르게 되므로 제 1 저항(209) 및 제 2 저항(210) 사이에서 발생하여 피드백되는 전압, 즉 슬레이브 전압 조절부(260)에서 출력되는 전압도 높아지게 된다.

한편, 비교기(201)의 음극으로 피드백 되는 전압이 기준전압인 0.75V보다 큰 경우 비교기(201)에서 출력되는 전압은 낮아지며, 낮아진 전압이 제 1 제어 트랜지스터(202) 및 접지 연결 트랜지스터(203)의 게이트에 인가된다.

이 경우, 제 1 마스터 트랜지스터(207) 및 제 2 마스터 트랜지스터(208)에는 낮아진 전압이 인가되고 제 1 마스터 트랜지스터(207) 및 제 2 마스터 트랜지스터(208)를 통하여 흐류는 전류량이 적어지므로, 제 1 저항(209) 및 제 2 저항(210) 사이에서 발생하여 피드백되는 전압, 즉 슬레이브 전압 조절부(260)에서 출력되는 전압도 낮아지게 된다.

한편, 마스터 전압 조절부(220)는 제 1 마스터 트랜지스터(207)의 게이트에 인가되는 전압과 제 2 마스터 트랜지스터(208)의 게이트에 인가되는 전압을 슬레이브 전압 조절부(260)가 출력전압을 조절하기 위한 제어신호(231, 232)로서 제어신호 전송부(240)에 전달할 수 있다.

도 4는 도 2의 제어신호 전송부(240)를 구체적으로 도시한 도면이다. 도 4를 참조하면, 제어신호 전송부(240)는 제 1 제어신호 전송부(254)와 제 2 제어신호 전송부(255)를 포함한다. 제 1 제어신호 전송부(254) 및 제 2 제어신호 전송부(255)는 각각 제어신호 입력단자(249, 250), 제어신호 출력단자(251, 252), 급속 충전 스위치(242, 244), 동작 스위치(241, 243), 저항(245, 246) 및 커패시터(247, 248)를 포함한다.

제어신호 입력단자(249, 250)는 마스터 전압 조절부(220)의 제 1 마스터 제어신호 출력 단자(211) 및 제 2 마스터 제어신호 출력단자(212)와 연결될 수 있다. 구체적으로는 제 1 제어신호 전송부(254)의 제 1 제어신호 입력단자(249)는 마스터 전압 조절부(220)의 제 1 마스터 제어신호 출력 단자(211)와 연결될 수 있으며, 제 2 제어신호 전송부(255)의 제 2 제어신호 입력단자(250)는 마스터 전압 조절부(220)의 제 2 마스터 제어신호 출력 단자(212)와 연결될 수 있다.

제 1 제어신호 전송부(254) 및 제 2 제어신호 전송부(255)의 제 1 제어신호 출력단자(251) 및 제 2 제어신호 출력단자(252)는 슬레이브 전압 조절부(260)의 제어신호 입력단자와 연결될 수 있다. 구체적으로는 제 1 제어신호 전송부의 제 1 제어신호 출력단자(251)는 슬레이브 전압 조절부(260)의 제 1 제어신호 입력단자와 연결될 수 있으며, 제 2 제어신호 전송부(255)의 제 2 제어신호 출력단자(252)는 슬레이브 전압 조절부(260)의 제 2 제어신호 입력단자와 연결될 수 있다.

제 1 제어신호 전송부(254) 및 제 2 제어신호 전송부(255)의 동작 스위치(241, 243)는 저항(245, 246)과 직렬로 연결되고, 급속 충전 스위치(242, 244)는 동작 스위치(241, 243) 및 저항(245, 246)과 병렬로 연결되며 병렬로 연결된 동작 스위치(241, 243), 저항(245, 246) 및 급속 충전 스위치(242, 244)는 일단이 마스터 전압 조절부(220)의 제어신호 출력단자와, 타단이 슬레이브 전압 조절부(260)의 제어신호 입력 단자와 연결될 수 있다. 한편 커패시터(247, 248)의 일단은 병렬로 연결된 급속 충전 스위치(242, 244), 동작 스위치(241, 243), 저항(245, 246) 및 슬레이브 전압 조절부(260)의 제어신호 입력단자와 연결되고, 타단이 접지와 연결될 수 있다.

제어신호 전송부(240)의 급속 충전 스위치(242, 244)가 오프(off) 상태이고 동작 스위치가(241, 243) 온(on) 상태일 때 마스터 전압 조절부(220)의 마스터 제어신호 출력단자(211, 212)를 통하여 제어신호 전송부(240)의 제어신호 입력단자(249, 250)에 제어신호가 인가되면 제어신호는 동작 스위치(241, 243)를 통해 저항(245, 246)에 인가되고 커패시터(247, 248)를 충전할 수 있다. 커패시터(247, 248)에 충전된 전압은 제어신호 출력 단자(251, 252)를 통하여 슬레이브 전압 조절부(260)에 전달될 수 있다. 마스터 전압 조절부(220)의 경우와 마찬가지로, 커패시터(247, 248)는 특정 전압, 예를 들어 슬레이브 전압 조절부(260)의 제어신호 입력단자에 연결된 트랜지스터를 턴온(turn-on) 할 수 있는 전압 이상으로 충전될 수 있다.

제어신호 전송부(240)는 급속 충전 스위치(242, 244)를 온(on) 상태로 변경하고 동작 스위치(241, 243)를 오프(off)상태로 변경하여 동작 스위치(241, 243)가 온 상태일 때보다 빠르게 제어신호를 슬레이브 전압 조절부(260)에 전달할 수 있다. 즉, 급속 충전 스위치(242, 244)가 온 상태이고 동작 스위치(241, 243)가 오프 상태인 경우 제어신호는 저항(245, 246)을 통과하지 않으므로 커패시터(247, 248)를 빠르게 충전시킬 수 있어 커패시터(247, 248)는 슬레이브 전압 조절부(260)에 전달될 전압에 더 빠르게 도달할 수 있다.

또한, 커패시터(247, 248)는 마스터 전압 조절부(220)과 마찬가지로 외부 전압이 감쇄되는 비율(PSRR)을 줄여서 슬레이브 전압 조절부(260)에 전압이 안정적으로 공급되도록 할 수 있다.

제어신호 전송부(240)는 2개의 제어신호를 슬레이브 전압 조절부(260)에 전달하여 슬레이브 전압 조절부(260)가 정밀한 전압 제어가 가능하도록 할 수 있다. 즉, 제 1 제어신호 출력단자(251)를 통하여 높은 범위의 전압을 갖는 제어신호를 슬레이브 전압 조절부(260)에 전달하고, 제 2 제어신호 출력단자(252)를 통하여 제 1 제어신호 출력단자(251)에 인가되는 제어신호보다 낮은 범위의 전압을 갖는 제어신호를 슬레이브 전압 조절부(260)에 전달할 수 있다. 슬레이브 전압 조절부(260)는 2개의 서로 다른 범위의 전압을 갖는 제어신호를 통하여 슬레이브 전압 조절부(260)가 최종적으로 출력하는 전압이 마스터 전압 조절부(220)에서 생성되는 전압과 동일하거나 근접하도록 조절할 수 있다.

도 5는 도 2의 슬레이브 전압 조절부(260)를 구체적으로 도시한 도면이다. 도 5를 참조하면, 슬레이브 전압 조절부(260)는 슬레이브 구동 트랜지스터(261), 제 1 슬레이브 트랜지스터(262), 제 2 슬레이브 트랜지스터(263), 출력저항(264), 전압 배분 트랜지스터(265) 및 출력 커패시터(266)를 포함한다.

슬레이브 구동 트랜지스터(261)의 소스에는 제 2 구동전압이 인가되며 슬레이브 구동 트랜지스터(261)의 드레인과 제 1 슬레이브 트랜지스터(262)의 드레인이 연결될 수 있다. 또한 제 1 슬레이브 트랜지스터(262)의 소스와 제 2 슬레이브 트랜지스터(263)의 드레인이 연결되며 제 2 슬레이브 트랜지스터(263)의 드레인은 출력저항(264)의 일단 및 출력 커패시터(266)의 일단과 연결될 수 있다. 출력 커패시터(266)의 타단은 접지와 연결되며 출력 커패시터(266)는 출력전압 단자(269)를 통해 출력전압을 출력할 수 있다. 또한 출력저항(264)의 타단은 전압 배분 트랜지스터(265)의 드레인과 연결되며 전압 배분 트랜지스터(265)의 소소는 접지와 연결될 수 있다.

한편, 제 1 슬레이브 트랜지스터(262)의 게이트는 제 1 제어신호 전송부(254)와 제 1 제어신호 전송부(254)의 제 1 제어신호 출력단자(251)에 대응되는 제 1 슬레이브 제어신호 입력단자(267)를 통해서 연결되고, 제 2 슬레이브 트랜지스터(263)의 게이트는 제 2 제어신호 전송부(255)와 제 2 제어신호 전송부(255)의 제 2 제어신호 출력단자(252)에 대응되는 제 2 슬레이브 제어신호 입력단자(268)를 통해서 연결될 수 있다.

제 1 슬레이브 트랜지스터(262)의 게이트와 제 2 슬레이브 트랜지스터(263)의 게이트에는 각각 제 1 제어신호 전송부(254)로부터 전달되는 제어신호와 제 2 제어신호 전송부(255)로부터 전달되는 제어신호가 인가된다. 여기서 제 1 슬레이브 트랜지스터(262)의 게이트에는 높은 범위의 전압을 갖는 제어신호가 인가될 수 있으며 제 2 슬레이브 트랜지스터(263)의 게이트에는 제 1 슬레이브 트랜지스터(262)의 게이트에 인가되는 제어신호보다 낮은 범위의 전압을 갖는 제어신호가 인가될 수 있다.

제 1 슬레이브 트랜지스터(262)의 게이트에 전압이 인가되면 인가되는 전압의 미리 정해진 범위까지는 제 1 슬레이브 트랜지스터(262)에 흐르는 전류량이 증가할 수 있다. 또한 제 2 슬레이브 트랜지스터(263)의 게이트에 전압이 인가되면 인가되는 전압의 미리 정해진 범위까지는 제 2 슬레이브 트랜지스터(263)에 흐르는 전류량이 증가할 수 있다. 슬레이브 전압 조절부(260)는 제 1 제어신호 전송부(254)와 제 2 제어신호 전송부(255)로부터 각기 다른 전압범위의 제어신호를 인가받아 제 1 슬레이브 트랜지스터(262)의 게이트와 제 2 슬레이브 트랜지스터(263)의 게이트에 인가되는 전압을 다르게 제어함으로써 슬레이브 전압 조절부(260)의 슬레이브 출력 저항(264)에 흐르는 전류량을 조절하고, 출력 전압 단자(269)로 출력되는 전압을 조절할 수 있다.

전압 배분 트랜지스터(265)의 게이트에는 전압 배분 트랜지스터(265)를 턴온시키는 전압이 항상 인가되어 전압 배분 트랜지스터(265)의 턴온상태를 유지시킬 수 있으며, 전압 배분 트랜지스터(265)의 게이트에 높은 전압이 인가되면 출력저항(264)에 많은 전류가 흐르게 되어 출력 전압 단자(269)를 통해 높은 전압이 출력되며, 전압 배분 트랜지스터(265)가 턴온되지 않는 경우 플로팅 상태가 되어 출력 전압 단자(269)를 통해 높은 전압이 출력되므로, 제 2 슬레이브 트랜지스터(263)을 통해 흐르는 전류가 출력저항(264)의 양단에 형성하는 전압과 전압 배분 트랜지스터(265)의 드레인과 소스 사이의 전압의 합이 미리 정해진 값이 되도록 하는 전압이 전압 배분 트랜지스터(265)의 게이트에 인가될 수 있다. 예를 들어, 미리 정해진 값은 0.8V가 될 수 있다.

슬레이브 전압 조절부(260)의 제 1 슬레이브 트랜지스터(262) 및 제 2 슬레이브 트랜지스터(263)를 마스터 전압 조절부(220)의 제 1 마스터 트랜지스터(207) 및 제 2 마스터 트랜지스터(208)과 동일하게 구성하고, 제 1 마스터 트랜지스터(207) 및 제 2 마스터 트랜지스터(208)의 게이트에 인가되는 전압을 제어신호로서 슬레이브 전압 조절부(260)에 그대로 전달함으로써 슬레이브 전압 조절부(260)는 마스터 전압 조절부(220)의 제 2 마스터 트랜지스터(208)의 제 1 저항(209) 및 제 2 저항(210) 사이에서 생성되는 전압과 동일하거나 근접한 전압을 출력할 수 있다.

한편, 슬레이브 전압 조절부(260)의 슬레이브 구동 트랜지스터(261)는 PMOS 트랜지스터로 구성될 수 있으며 PMOS 트랜지스터에 음의 전압이 인가되면 슬레이브 구동 트랜지스터(261)가 구동하며 0 이상의 전압이 인가되면 구동되지 않으므로 제 1 슬레이브 트랜지스터(262)와 제 2 슬레이브 트랜지스터(263)에 전류가 흐르지 않게 되며, 결과적으로 슬레이브 전압 조절부(260)가 동작하지 않게 된다.

본 발명에서는 마스터 전압 조절부(220) 및 슬레이브 전압 조절부(260)를 구성하여 마스터 전압 조절부(220)가 마스터 전압 조절부(220)에서 생성되는 전압과 동일하거나 근접하는 전압을 슬레이브 전압 조절부(260)에서 출력하도록 슬레이브 전압 조절부(260)를 제어할 수 있다.

또한 본 발명에서는 복수의 슬레이브 전압 조절부(260)가 서로 분리되어 동작함으로써 슬레이브 전압 조절부(260)간의 간섭 노이즈를 감소시킬 수 있다.

또한 본 발명에서는 마스터 전압 조절부(220) 및 슬레이브 전압 조절부(260) 각각에서 복수의 트랜지스터를 직렬로 연결하고 복수의 트랜지스터 각각에 제어신호를 인가하여 전류량을 조절함으로써 출력 전압을 정밀하게 조절할 수 있다.

한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims

기준 전압과 피드백 전압을 비교하여 비교 전압을 생성하고, 상기 비교 전압에 기반하여 제 1 전압 제어 신호 및 제 2 전압 제어 신호를 출력하는 제 1 전압 조절부;
상기 제 1 전압 제어 신호 및 상기 제 2 전압 제어 신호를 수신하고 상기 제 1 전압 제어 신호 및 상기 제 2 전압 제어 신호에 기반한 전압을 생성하여 출력하는 복수의 제 2 전압 조절부;
상기 제 1 전압 제어 신호 및 상기 제 2 전압 제어 신호를 상기 제 1 전압 조절부로부터 수신하여 상기 복수의 제 2 전압 조절부로 전달하는 복수의 제어 신호 전송부; 를 포함하는 레귤레이터.
제 1항에 있어서,
상기 제어 신호 전송부는 상기 제 1 전압 제어 신호를 수신하는 제 1 제어 신호 전송부와 상기 제 2 전압 제어 신호를 수신하는 제 2 제어 신호 전송부를 포함하고,
상기 제 1 신호 전송부 및 상기 제 2 신호 전송부 각각은 동작 스위치, 상기 동작 스위치와 직렬로 연결된 저항, 상기 동작 스위치 및 저항과 병렬로 연결된 급속 충전 스위치 및 커패시터를 포함하는 레귤레이터.
제 1 항에 있어서,
상기 제 1 전압 조절부는 상기 제 1 전압 제어신호에 기반하여 전원으로부터 인가되는 전류를 조절하는 제 1 마스터 트랜지스터와 상기 제 1 마스터 트랜지스터와 직렬로 연결되어 상기 제 2 전압 제어신호에 기반하여 상기 제 1 마스터 트랜지스터가 조절한 전류를 2차적으로 조절하는 제 2 마스터 트랜지스터를 더 포함하는 레귤레이터.
제 3 항에 있어서,
상기 제 1 전압 조절부는 상기 제 1 마스터 트랜지스터와 상기 제 2 마스터 트랜지스터 각각에 연결된 복수의 커패시터를 더 포함하는 레귤레이터.
제 4 항에 있어서,
상기 제 1 전압 조절부는 상기 제 1 마스터 트랜지스터 및 상기 제 2 마스터 트랜지스터의 동작을 제어하는 구동 트랜지스터를 더 포함하는 레귤레이터.
제 5 항에 있어서,
상기 제 1 전압 조절부는 상기 제 2 마스터 트랜지스터와 연결되어 상기 제 2 마스터 트랜지스터가 조절한 전류가 인가되며, 상기 인가된 전류에 의해 생성되는 전압을 상기 피드백 전압으로 상기 비교기에 피드백하는 전압 분배 저항을 더 포함하는 레귤레이터.
제 6 항에 있어서,
상기 비교기는 상기 기준전압이 상기 피드백 전압보다 높으면 상기 제 1 마스터 트랜지스터 및 상기 제 2 마스터 트랜지스터를 통해 흐르는 전류가 증가하도록 상기 제어 트랜지스터를 제어하고,
상기 비교기는 상기 기준전압이 상기 피드백 전압보다 낮으면 상기 제 1 마스터 트랜지스터 및 상기 제 2 마스터 트랜지스터를 통해 흐르는 전류가 감소하도록 상기 제어 트랜지스터를 제어하는 레귤레이터.
제 2 항에 있어서,
상기 제 1 전압 제어 신호 및 상기 제 2 전압 제어 신호는 상기 급속 충전 스위치가 온(on)상태이고 상기 동작 스위치가 오프(off)상태이면 상기 저항을 통과하지 않고 상기 커패시터를 충전하고,
상기 제 1 전압 제어 신호 및 상기 제 2 전압 제어 신호는 상기 급속 충전 스위치가 오프(off)상태이고 상기 동작 스위치가 온(on)상태이면 상기 저항을 통과하여 상기 커패시터를 충전하는 레귤레이터.
제 1 항에 있어서,
상기 제 2 전압 조절부는 상기 제 1 전압 제어신호에 기반하여 전원으로부터 인가되는 전류를 조절하는 제 1 슬레이브 트랜지스터와 상기 제 1 슬레이브 트랜지스터와 직렬로 연결되어 상기 제 2 전압 제어신호에 기반하여 상기 제 1 슬레이브 트랜지스터가 조절한 전류를 2차적으로 조절하는 제 2 슬레이브 트랜지스터를 더 포함하는 레귤레이터.
제 9 항에 있어서,
상기 제 2 전압 조절부는 상기 제 1 슬레이브 트랜지스터 및 상기 제 2 슬레이브 트랜지스터의 동작을 제어하는 구동 트랜지스터를 더 포함하는 레귤레이터.
호스트로부터 데이터를 수신하는 수신회로, 호스트로 데이터를 송신하는 송신회로 및 상기 수신회로와 상기 송신회로에 전력을 공급하는 레귤레이터를 포함하는 호스트 인터페이스; 를 포함하고,
상기 레귤레이터는,
기준 전압과 피드백 전압을 비교하여 비교 전압을 생성하고, 상기 비교 전압에 기반하여 제 1 전압 제어 신호 및 제 2 전압 제어 신호를 출력하는 제 1 전압 조절부;
상기 제 1 전압 제어 신호 및 상기 제 2 전압 제어 신호를 수신하고 상기 제 1 전압 제어 신호 및 상기 제 2 전압 제어 신호에 기반한 전압을 생성하여 출력하는 복수의 제 2 전압 조절부;
상기 제 1 전압 제어 신호 및 상기 제 2 전압 제어 신호를 상기 제 1 전압 조절부로부터 수신하여 상기 복수의 제 2 전압 조절부로 전달하는 제어 신호 전송부; 를 포함하는 컨트롤러.
제 11항에 있어서,
상기 제어 신호 전송부는 상기 제 1 전압 제어 신호를 수신하는 제 1 제어 신호 전송부와 상기 제 2 전압 제어 신호를 수신하는 제 2 제어 신호 전송부를 포함하고,
상기 제 1 신호 전송부 및 상기 제 2 신호 전송부 각각은 동작 스위치, 상기 동작 스위치와 직렬로 연결된 저항, 상기 동작 스위치 및 저항과 병렬로 연결된 급속 충전 스위치 및 커패시터를 포함하는 컨트롤러.
제 11 항에 있어서,
상기 제 1 전압 조절부는 상기 제 1 전압 제어신호에 기반하여 전원으로부터 인가되는 전류를 조절하는 제 1 마스터 트랜지스터와 상기 제 1 마스터 트랜지스터와 직렬로 연결되어 상기 제 2 전압 제어신호에 기반하여 상기 제 1 마스터 트랜지스터가 조절한 전류를 2차적으로 조절하는 제 2 마스터 트랜지스터를 더 포함하는 컨트롤러.
제 13 항에 있어서,
상기 제 1 전압 조절부는 상기 제 1 마스터 트랜지스터와 상기 제 2 마스터 트랜지스터 각각에 연결된 복수의 커패시터를 더 포함하는 컨트롤러.
제 14 항에 있어서,
상기 제 1 전압 조절부는 상기 제 1 마스터 트랜지스터 및 상기 제 2 마스터 트랜지스터의 동작을 제어하는 구동 트랜지스터를 더 포함하는 컨트롤러.
제 15 항에 있어서,
상기 제 1 전압 조절부는 상기 제 2 마스터 트랜지스터와 연결되어 상기 제 2 마스터 트랜지스터가 조절한 전류가 인가되며, 상기 인가된 전류에 의해 생성되는 전압을 상기 피드백 전압으로 상기 비교기에 피드백하는 전압 분배 저항을 더 포함하는 컨트롤러.
제 16 항에 있어서,
상기 비교기는 상기 기준전압이 상기 피드백 전압보다 높으면 상기 제 1 마스터 트랜지스터 및 상기 제 2 마스터 트랜지스터를 통해 흐르는 전류가 증가하도록 상기 제어 트랜지스터를 제어하고,
상기 비교기는 상기 기준전압이 상기 피드백 전압보다 낮으면 상기 제 1 마스터 트랜지스터 및 상기 제 2 마스터 트랜지스터를 통해 흐르는 전류가 감소하도록 상기 제어 트랜지스터를 제어하는 컨트롤러.
제 12 항에 있어서,
상기 제 1 전압 제어 신호 및 상기 제 2 전압 제어 신호는 상기 급속 충전 스위치가 온(on)상태이고 상기 동작 스위치가 오프(off)상태이면 상기 저항을 통과하지 않고 상기 커패시터를 충전하고,
상기 제 1 전압 제어 신호 및 상기 제 2 전압 제어 신호는 상기 급속 충전 스위치가 오프(off)상태이고 상기 동작 스위치가 온(on)상태이면 상기 저항을 통과하여 상기 커패시터를 충전하는 컨트롤러.
제 11 항에 있어서,
상기 제 2 전압 조절부는 상기 제 1 전압 제어신호에 기반하여 전원으로부터 인가되는 전류를 조절하는 제 1 슬레이브 트랜지스터와 상기 제 1 슬레이브 트랜지스터와 직렬로 연결되어 상기 제 2 전압 제어신호에 기반하여 상기 제 1 슬레이브 트랜지스터가 조절한 전류를 2차적으로 조절하는 제 2 슬레이브 트랜지스터를 더 포함하는 컨트롤러.
제 19 항에 있어서,
상기 제 2 전압 조절부는 상기 제 1 슬레이브 트랜지스터 및 상기 제 2 슬레이브 트랜지스터의 동작을 제어하는 구동 트랜지스터를 더 포함하는 컨트롤러.