JP2890381B2 - 対数圧縮回路 - Google Patents
対数圧縮回路Info
- Publication number
- JP2890381B2 JP2890381B2 JP36015091A JP36015091A JP2890381B2 JP 2890381 B2 JP2890381 B2 JP 2890381B2 JP 36015091 A JP36015091 A JP 36015091A JP 36015091 A JP36015091 A JP 36015091A JP 2890381 B2 JP2890381 B2 JP 2890381B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- current
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/001—Volume compression or expansion in amplifiers without controlling loop
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、測距用の演算回路等の
ように、入力信号の対数圧縮を行う対数圧縮回路に係
り、より詳細には、予め設定された電圧でもって対数圧
縮時の出力電圧をクランプする対数圧縮回路に関する。
ように、入力信号の対数圧縮を行う対数圧縮回路に係
り、より詳細には、予め設定された電圧でもって対数圧
縮時の出力電圧をクランプする対数圧縮回路に関する。
【０００２】
【従来の技術】オートフォーカスカメラ等の測距回路に
用いられる対数圧縮回路は、出力電圧が予め設定された
クランプ電圧を越える場合、その出力電圧をクランプす
る構成となっており、その具体的回路としては、図２に
よりその電気的接続が示される回路が採用されている。
用いられる対数圧縮回路は、出力電圧が予め設定された
クランプ電圧を越える場合、その出力電圧をクランプす
る構成となっており、その具体的回路としては、図２に
よりその電気的接続が示される回路が採用されている。
【０００３】同回路では、入力電流I80 はトランジスタ
Q91 のベースに導かれることから、圧縮ダイオードQ92
には、トランジスタQ91 によって増幅された電流I81 が
流れる。
Q91 のベースに導かれることから、圧縮ダイオードQ92
には、トランジスタQ91 によって増幅された電流I81 が
流れる。
【０００４】そのため圧縮ダイオードQ92 の端子間電圧
Vbe92 は、圧縮ダイオードQ92 が、そのベースとコレク
タとが互いに接続されたトランジスタにより構成されて
いるため、圧縮ダイオードQ92 のベースエミッタ間の逆
方向飽和電流をIo92により示すとすると Vbe92 ＝kT / q・ln( I81 / Io92) (第91式とする) となり、電流I81 は電圧Vbe92 として対数圧縮される。
Vbe92 は、圧縮ダイオードQ92 が、そのベースとコレク
タとが互いに接続されたトランジスタにより構成されて
いるため、圧縮ダイオードQ92 のベースエミッタ間の逆
方向飽和電流をIo92により示すとすると Vbe92 ＝kT / q・ln( I81 / Io92) (第91式とする) となり、電流I81 は電圧Vbe92 として対数圧縮される。
【０００５】この電圧Vbe92 を、エミッタホロワを構成
するトランジスタQ93 を用いてインピーダンス変換した
後、出力Out9に Out9＝ Vbe92＋Vbe93 (第92式とする） として示される電圧を出力する (電圧値はVcc を基準と
して示しており、Vbe93はトランジスタQ93 のベースエ
ミッタ電圧を示す) 。
するトランジスタQ93 を用いてインピーダンス変換した
後、出力Out9に Out9＝ Vbe92＋Vbe93 (第92式とする） として示される電圧を出力する (電圧値はVcc を基準と
して示しており、Vbe93はトランジスタQ93 のベースエ
ミッタ電圧を示す) 。
【０００６】一方、トランジスタQ94 〜Q99 、Q90 と定
電流I95 〜I97 とによって構成されるクランプ回路部に
おいては、トランジスタQ96 のベース電圧は、ダイオー
ドQ90 とインピーダンス変換用のトランジスタQ99 とに
よって一定の電圧に固定されている。
電流I95 〜I97 とによって構成されるクランプ回路部に
おいては、トランジスタQ96 のベース電圧は、ダイオー
ドQ90 とインピーダンス変換用のトランジスタQ99 とに
よって一定の電圧に固定されている。
【０００７】そのため、入力電流I80 の減少によって圧
縮ダイオードQ92 の端子間電圧が低くなり、トランジス
タQ95 のベース電圧がトランジスタQ96 のベース電圧を
越えようとする場合には、トランジスタQ96 のコレクタ
電流I83 がトランジスタQ95のコレクタ電流I82 より大
きくなる。
縮ダイオードQ92 の端子間電圧が低くなり、トランジス
タQ95 のベース電圧がトランジスタQ96 のベース電圧を
越えようとする場合には、トランジスタQ96 のコレクタ
電流I83 がトランジスタQ95のコレクタ電流I82 より大
きくなる。
【０００８】その結果 I85 ＝I83 −I82 として示される電流がトランジスタQ94 のベースに流れ
ることから、トランジスタQ95 のベースとトランジスタ
Q93 のエミッタとがトランジスタQ94 のエミッタによっ
て引かれ、トランジスタQ95 のベース電圧が下がるとい
う帰還がかかる。そのため、トランジスタQ95 のベース
電圧がトランジスタQ96 のベース電圧に等しい状態で釣
り合うことになり、電圧Out9は、トランジスタQ96 のベ
ース電圧にクランプされる。
ることから、トランジスタQ95 のベースとトランジスタ
Q93 のエミッタとがトランジスタQ94 のエミッタによっ
て引かれ、トランジスタQ95 のベース電圧が下がるとい
う帰還がかかる。そのため、トランジスタQ95 のベース
電圧がトランジスタQ96 のベース電圧に等しい状態で釣
り合うことになり、電圧Out9は、トランジスタQ96 のベ
ース電圧にクランプされる。
【０００９】このクランプ電圧は、ダイオードQ90 、ト
ランジスタQ99 、定電流I96 、I97のそれぞれの電流I86
、I87 によって決定されており、ダイオードQ90の端子
間電圧をVbe90 ( ダイオードQ90 は、そのベースとコレ
クタとが互いに接続されたトランジスタにより構成され
ている) とすると、 Vbe90 ＝kT / q・ln( I87 / Io90) (第93式とする） となる (Io90は、ダイオードQ90 のベースエミッタ間の
逆方向飽和電流を示している) 。そのためトランジスタ
Q96 のベース電圧V96 は、エミッタホロワとして動作す
るトランジスタQ99 のベースエミッタ電圧をVbe99 とす
ると V96 ＝Vbe90 ＋Vbe99 (第94式とする） として示される。
ランジスタQ99 、定電流I96 、I97のそれぞれの電流I86
、I87 によって決定されており、ダイオードQ90の端子
間電圧をVbe90 ( ダイオードQ90 は、そのベースとコレ
クタとが互いに接続されたトランジスタにより構成され
ている) とすると、 Vbe90 ＝kT / q・ln( I87 / Io90) (第93式とする） となる (Io90は、ダイオードQ90 のベースエミッタ間の
逆方向飽和電流を示している) 。そのためトランジスタ
Q96 のベース電圧V96 は、エミッタホロワとして動作す
るトランジスタQ99 のベースエミッタ電圧をVbe99 とす
ると V96 ＝Vbe90 ＋Vbe99 (第94式とする） として示される。
【００１０】一方、クランプがかかり始める電流I81 の
値をIx81として示すとすると、電流I81 が I81 ＝Ix81 となったときには、 Vce93 ＝Vce99 となる (Vce93 はトランジスタQ93 のコレクタエミッタ
電圧を示し、Vce99 はトランジスタQ99 のコレクタエミ
ッタ電圧を示す) 。
値をIx81として示すとすると、電流I81 が I81 ＝Ix81 となったときには、 Vce93 ＝Vce99 となる (Vce93 はトランジスタQ93 のコレクタエミッタ
電圧を示し、Vce99 はトランジスタQ99 のコレクタエミ
ッタ電圧を示す) 。
【００１１】このことを上記第91式〜第94式を用いて示
すと Vbe92 ＋Vbe93 ＝Vbe90 ＋Vbe99 kT / q・ln( Ix81 / Io92)＋Vbe93 ＝kT / q・ln( I87 / Io90) ＋Vbe99 となる。
すと Vbe92 ＋Vbe93 ＝Vbe90 ＋Vbe99 kT / q・ln( Ix81 / Io92)＋Vbe93 ＝kT / q・ln( I87 / Io90) ＋Vbe99 となる。
【００１２】いまダイオードQ92 とQ90 、トランジスタ
Q93 とQ99 、定電流I93 とI96 の組み合わせのそれぞれ
が同一パターンの素子によって構成されているとすると Io92＝ Io90 Vbe93 ＝Vbe99 と考えられることから Ix81＝ I87 となって、ダイオードQ92 に流れる電流I81 におけるク
ランプレベルはI87 として示されることになり、クラン
プレベルIx81は定電流I97 の電流値として設定される。
Q93 とQ99 、定電流I93 とI96 の組み合わせのそれぞれ
が同一パターンの素子によって構成されているとすると Io92＝ Io90 Vbe93 ＝Vbe99 と考えられることから Ix81＝ I87 となって、ダイオードQ92 に流れる電流I81 におけるク
ランプレベルはI87 として示されることになり、クラン
プレベルIx81は定電流I97 の電流値として設定される。
【００１３】
【発明が解決しようとする課題】上記にその動作を説明
した従来技術におけるクランプレベルIx81は、個々のウ
ェハのプロセスの差異によるトランジスタのｈFEのばら
つきには依存しないが、クランプレベルIx81を入力電流
I80 の側から見たときには、クランプが開始される入力
電流の値をIx80として示し、トランジスタQ91 の増幅率
をｈFE91により示すとすると、電流Ix80は Ix80＝ Ix81 / ｈFE91 として示されることになり、プロセスの差異によって生
じるトランジスタQ91 の増幅率の差異が、入力側から見
たときのクランプレベルの差異になって現れるという問
題を生じていた。
した従来技術におけるクランプレベルIx81は、個々のウ
ェハのプロセスの差異によるトランジスタのｈFEのばら
つきには依存しないが、クランプレベルIx81を入力電流
I80 の側から見たときには、クランプが開始される入力
電流の値をIx80として示し、トランジスタQ91 の増幅率
をｈFE91により示すとすると、電流Ix80は Ix80＝ Ix81 / ｈFE91 として示されることになり、プロセスの差異によって生
じるトランジスタQ91 の増幅率の差異が、入力側から見
たときのクランプレベルの差異になって現れるという問
題を生じていた。
【００１４】本発明は上記課題を解決するため創案され
たものであり、その目的は、入力側から見たときのクラ
ンプレベルが、入力電流を増幅するトランジスタの増幅
率のばらつきに影響されない対数圧縮回路を提供するこ
とにある。
たものであり、その目的は、入力側から見たときのクラ
ンプレベルが、入力電流を増幅するトランジスタの増幅
率のばらつきに影響されない対数圧縮回路を提供するこ
とにある。
【００１５】
【課題を解決するための手段】本発明の対数圧縮回路
は、入力端子を介して入力された入力電流を増幅する第
１のトランジスタと、第１のトランジスタにより増幅さ
れた電流を対数圧縮して電圧に変換する第１のダイオー
ドと、第１のダイオードの出力と出力端子との間に設け
られており且つ対数圧縮された電圧を出力電圧として出
力する第１のホロワ回路と、所定の電流を生成する定電
流源と、第１のトランジスタと同一形状のものを用いて
おり且つ定電流源から出力された電流を増輻する第２の
トランジスタと、第２のトランジスタにより増幅された
電流を対数圧縮して電圧に変換する第２のダイオード
と、第２のダイオードから出力された電圧をクランプ電
圧として出力する第２のホロワ回路と、第１のホロワ回
路の出力電圧と第２のホロワ回路のクランプ電圧とが入
力されており且つ第１のホロワ回路の出力電圧と第２の
ホロワ回路のクランプ電圧との電圧差を求める差動回路
と、第１のホロワ回路の出力電圧が第２のホロワ回路の
クランプ電圧より大きいときに第１のホロワ回路の出力
電圧を第２のクランプ電圧に一致させるように差動回路
から出力された電圧差に応じて第１のホロワ回路の電圧
を低下させる帰還回路とを備えた構成にしている。
は、入力端子を介して入力された入力電流を増幅する第
１のトランジスタと、第１のトランジスタにより増幅さ
れた電流を対数圧縮して電圧に変換する第１のダイオー
ドと、第１のダイオードの出力と出力端子との間に設け
られており且つ対数圧縮された電圧を出力電圧として出
力する第１のホロワ回路と、所定の電流を生成する定電
流源と、第１のトランジスタと同一形状のものを用いて
おり且つ定電流源から出力された電流を増輻する第２の
トランジスタと、第２のトランジスタにより増幅された
電流を対数圧縮して電圧に変換する第２のダイオード
と、第２のダイオードから出力された電圧をクランプ電
圧として出力する第２のホロワ回路と、第１のホロワ回
路の出力電圧と第２のホロワ回路のクランプ電圧とが入
力されており且つ第１のホロワ回路の出力電圧と第２の
ホロワ回路のクランプ電圧との電圧差を求める差動回路
と、第１のホロワ回路の出力電圧が第２のホロワ回路の
クランプ電圧より大きいときに第１のホロワ回路の出力
電圧を第２のクランプ電圧に一致させるように差動回路
から出力された電圧差に応じて第１のホロワ回路の電圧
を低下させる帰還回路とを備えた構成にしている。
【００１６】
【作用】入力端子を介して入力された入力電流は第１の
トランジスタにより増幅され、第１のダイオードにより
対数圧縮された電圧に変換され、第１のホロワ回路を介
して出力端子に出力される。一方、定電流源から出力さ
れた電流は第２のトランンジスタにより増幅され、第２
のダイオードにより対数圧縮された電圧に変換され、第
２のホロワ回路によりクランプ電圧が生成される。第１
のホロワ回路の出力電圧と第２のホロワ回路のクランプ
電圧との電圧差が差動回路により求められ、第１のホロ
ワ回路の出力電圧が第２のホロワ回路のクランプ電圧よ
り大きいときには帰還回路により第１のホロワ回路の出
力電圧が第２のクランプ電圧まで低下させられる。その
結果、出力端子に出力される出力電圧がクランプ電圧に
クランプされる。 第２のトランジスタは第１のトランジ
スタと同一形状であることから、第２のダイオードに流
れる電流は第１のトランジスタの電流増幅率に比例する
ことになり、その結果、入力電流に換算したクランプ電
圧は第１のトランジスタの電流増幅率のバラツキの影響
を受けないことになる。
トランジスタにより増幅され、第１のダイオードにより
対数圧縮された電圧に変換され、第１のホロワ回路を介
して出力端子に出力される。一方、定電流源から出力さ
れた電流は第２のトランンジスタにより増幅され、第２
のダイオードにより対数圧縮された電圧に変換され、第
２のホロワ回路によりクランプ電圧が生成される。第１
のホロワ回路の出力電圧と第２のホロワ回路のクランプ
電圧との電圧差が差動回路により求められ、第１のホロ
ワ回路の出力電圧が第２のホロワ回路のクランプ電圧よ
り大きいときには帰還回路により第１のホロワ回路の出
力電圧が第２のクランプ電圧まで低下させられる。その
結果、出力端子に出力される出力電圧がクランプ電圧に
クランプされる。 第２のトランジスタは第１のトランジ
スタと同一形状であることから、第２のダイオードに流
れる電流は第１のトランジスタの電流増幅率に比例する
ことになり、その結果、入力電流に換算したクランプ電
圧は第１のトランジスタの電流増幅率のバラツキの影響
を受けないことになる。
【００１７】
【実施例】以下、本発明の一実施例について、図面を参
照しつつ説明する。
照しつつ説明する。
【００１８】図１は、本発明の一実施例の電気的接続を
示す回路図である。
示す回路図である。
【００１９】図において、圧縮用ダイオードＱ１４およ
びクランプ電圧発生ダイオードＱ２３については、その
双方の各々が、ベースとコレクタとが互いに接続された
トランジスタにより構成されているため、以下の説明に
おける端子名称としては、ダイオードのカソードに相当
する端子をエミッタと称することとし、アノードに相当
する端子をベースと称することとする。なお、圧縮用ダ
イオードＱ１４はクレーム上の第１のダイオードに相当
する一方、クランプ電圧発生ダイオードＱ２３は第２の
ダイオードに相当する。
びクランプ電圧発生ダイオードＱ２３については、その
双方の各々が、ベースとコレクタとが互いに接続された
トランジスタにより構成されているため、以下の説明に
おける端子名称としては、ダイオードのカソードに相当
する端子をエミッタと称することとし、アノードに相当
する端子をベースと称することとする。なお、圧縮用ダ
イオードＱ１４はクレーム上の第１のダイオードに相当
する一方、クランプ電圧発生ダイオードＱ２３は第２の
ダイオードに相当する。
【００２０】入力端子inはトランジスタQ11 のベースと
第１のトランジスタQ15 のベースとに接続されており、
トランジスタQ11 のエミッタはプラス電源Vcc に接続さ
れ、そのコレクタは、トランジスタQ12 のベースに接続
されると共に定電流源CC11を介して接地されている。
第１のトランジスタQ15 のベースとに接続されており、
トランジスタQ11 のエミッタはプラス電源Vcc に接続さ
れ、そのコレクタは、トランジスタQ12 のベースに接続
されると共に定電流源CC11を介して接地されている。
【００２１】そのコレクタが接地されたトランジスタQ1
2 のエミッタには、トランジスタQ13 のベースが接続さ
れると共に定電流源CC12を介してプラス電源Vcc に接続
されている。またそのコレクタがプラス電源Vcc に接続
されたトランジスタQ13 のエミッタは、定電流源CC13を
介して接地されると共に第１のトランジスタQ15 のエミ
ッタに接続されている。
2 のエミッタには、トランジスタQ13 のベースが接続さ
れると共に定電流源CC12を介してプラス電源Vcc に接続
されている。またそのコレクタがプラス電源Vcc に接続
されたトランジスタQ13 のエミッタは、定電流源CC13を
介して接地されると共に第１のトランジスタQ15 のエミ
ッタに接続されている。
【００２２】第１のトランジスタQ15 のコレクタは、そ
のコレクタがプラス電源Vcc に接続されたトランジスタ
Q16 のベースと圧縮用ダイオードQ14 のエミッタとに接
続され、圧縮用ダイオードQ14 のベースはプラス電源Vc
c に接続されている。
のコレクタがプラス電源Vcc に接続されたトランジスタ
Q16 のベースと圧縮用ダイオードQ14 のエミッタとに接
続され、圧縮用ダイオードQ14 のベースはプラス電源Vc
c に接続されている。
【００２３】またトランジスタＱ１６のエミッタは、出
力端子ｏｕｔとトランジスタＱ１７のエミッタとトラン
ジスタＱ１８のベースとに接続されると共に定電流源Ｃ
Ｃ１４を介して接地されている。なお、トランジスタＱ
１６及び定電流源ＣＣ１４はクレーム上の第１のホロワ
回路に相当する。
力端子ｏｕｔとトランジスタＱ１７のエミッタとトラン
ジスタＱ１８のベースとに接続されると共に定電流源Ｃ
Ｃ１４を介して接地されている。なお、トランジスタＱ
１６及び定電流源ＣＣ１４はクレーム上の第１のホロワ
回路に相当する。
【００２４】またトランジスタQ17 のベースは、トラン
ジスタQ18 のコレクタとトランジスタQ19 のコレクタと
に接続され、トランジスタQ18 のエミッタは、定電流源
CC15を介してプラス電源Vcc に接続されると共にトラン
ジスタQ21 のエミッタに接続されている。
ジスタQ18 のコレクタとトランジスタQ19 のコレクタと
に接続され、トランジスタQ18 のエミッタは、定電流源
CC15を介してプラス電源Vcc に接続されると共にトラン
ジスタQ21 のエミッタに接続されている。
【００２５】またそのエミッタが接地されたトランジス
タQ19 のベースは、そのエミッタが接地されたトランジ
スタQ20 のベースおよびコレクタとトランジスタQ21 の
コレクタとに接続されている。
タQ19 のベースは、そのエミッタが接地されたトランジ
スタQ20 のベースおよびコレクタとトランジスタQ21 の
コレクタとに接続されている。
【００２６】またトランジスタＱ２１のベースは、定電
流源ＣＣ１６を介して接地されると共に、トランジスタ
Ｑ２２のエミッタに接続されており、トランジスタＱ２
２のコレクタはプラス電源Ｖｃｃに接続されている。そ
してトランジスタＱ２２のベースは、クランプ電圧発生
ダイオードＱ２３のエミッタと第２のトランジスタＱ２
４のコレクタとに接続されており、クランプ電圧発生ダ
イオードＱ２３のベースはプラス電源Ｖｃｃに接続され
ている。なお、トランジスタＱ２２及び定電流源ＣＣ１
６はクレーム上の第２のホロワ回路に相当する。また、
トランジスタＱ１８〜Ｑ２１及び定電流源ＣＣ１５はク
レーム上の差動回路に相当し、トランジスタＱ１７は帰
還回路に相当する。
流源ＣＣ１６を介して接地されると共に、トランジスタ
Ｑ２２のエミッタに接続されており、トランジスタＱ２
２のコレクタはプラス電源Ｖｃｃに接続されている。そ
してトランジスタＱ２２のベースは、クランプ電圧発生
ダイオードＱ２３のエミッタと第２のトランジスタＱ２
４のコレクタとに接続されており、クランプ電圧発生ダ
イオードＱ２３のベースはプラス電源Ｖｃｃに接続され
ている。なお、トランジスタＱ２２及び定電流源ＣＣ１
６はクレーム上の第２のホロワ回路に相当する。また、
トランジスタＱ１８〜Ｑ２１及び定電流源ＣＣ１５はク
レーム上の差動回路に相当し、トランジスタＱ１７は帰
還回路に相当する。
【００２７】またそのエミッタが接地された第２のトラ
ンジスタQ24 のベースはトランジスタQ25 のコレクタに
接続され、トランジスタQ25 のエミッタは、定電流源CC
17を介して接地されると共に抵抗R11 の一方の端子に接
続されている。そして抵抗R11 の他方の端子は、その一
方の端子がプラス電源Vcc に接続された抵抗R12 の他方
の端子とトランジスタQ26 のエミッタとに接続されてい
る。
ンジスタQ24 のベースはトランジスタQ25 のコレクタに
接続され、トランジスタQ25 のエミッタは、定電流源CC
17を介して接地されると共に抵抗R11 の一方の端子に接
続されている。そして抵抗R11 の他方の端子は、その一
方の端子がプラス電源Vcc に接続された抵抗R12 の他方
の端子とトランジスタQ26 のエミッタとに接続されてい
る。
【００２８】またそのコレクタが接地されたトランジス
タQ26 のベースは、トランジスタQ27 のベースおよびコ
レクタとトランジスタQ25 のベースとに接続され、かつ
定電流源CC18を介して接地されている。そしてトランジ
スタQ27 のエミッタは、その一方の端子がプラス電源Vc
c に接続された抵抗R13 の他方の端子に接続されてい
る。
タQ26 のベースは、トランジスタQ27 のベースおよびコ
レクタとトランジスタQ25 のベースとに接続され、かつ
定電流源CC18を介して接地されている。そしてトランジ
スタQ27 のエミッタは、その一方の端子がプラス電源Vc
c に接続された抵抗R13 の他方の端子に接続されてい
る。
【００２９】なお上記構成において、定電流源11は、３
つのトランジスタQ25 〜Q27 、３つの抵抗R11 〜R13 、
２つの定電流源CC17、CC18による構成となっている。
つのトランジスタQ25 〜Q27 、３つの抵抗R11 〜R13 、
２つの定電流源CC17、CC18による構成となっている。
【００３０】また圧縮用ダイオードQ14 とクランプ電圧
発生ダイオードQ23 、トランジスタQ16 とトランジスタ
Q22 、定電流源CC14と定電流源CC16、第１のトランジス
タQ15 と第２のトランジスタQ24 の各組み合わせは、そ
の組み合わせとなる互いの素子が同一形状となってい
る。
発生ダイオードQ23 、トランジスタQ16 とトランジスタ
Q22 、定電流源CC14と定電流源CC16、第１のトランジス
タQ15 と第２のトランジスタQ24 の各組み合わせは、そ
の組み合わせとなる互いの素子が同一形状となってい
る。
【００３１】以上の構成からなる本発明の一実施例の動
作について以下に説明する。
作について以下に説明する。
【００３２】３つのトランジスタQ11 〜Q13 と３つの定
電流源CC11〜CC13からなる回路は、入力端子inに流れ込
む電流値によらず、入力電圧を一定に保つための回路と
して動作するが、この拡張のための動作については、本
発明の主眼とは関わりがないため、詳細な説明を省略
し、以下に主要部の動作説明を始める。
電流源CC11〜CC13からなる回路は、入力端子inに流れ込
む電流値によらず、入力電圧を一定に保つための回路と
して動作するが、この拡張のための動作については、本
発明の主眼とは関わりがないため、詳細な説明を省略
し、以下に主要部の動作説明を始める。
【００３３】第１のトランジスタQ15 のベース電流の変
化は、入力端子inに流れる電流Iinの変化に等しいこと
から、圧縮用ダイオードQ14 には第１のトランジスタQ1
5 によって増幅された電流I14 が流れる。
化は、入力端子inに流れる電流Iinの変化に等しいこと
から、圧縮用ダイオードQ14 には第１のトランジスタQ1
5 によって増幅された電流I14 が流れる。
【００３４】そのため圧縮用ダイオードQ14 の端子間電
圧Vbe14 は、圧縮用ダイオードQ14のベースエミッタ間
の逆方向飽和電流をIo14とすると、 Vbe14 ＝kT / q・ln( I14 / Io14) (第１式とする) として示され、電流I14 は電圧Vbe14 として対数圧縮さ
れる。この電圧Vbe14 を、エミッタホロワを構成するト
ランジスタQ16 を用いてインピーダンス変換した後、出
力端子out に Vout＝ Vbe14＋Vbe16 (第２式とする） として示される電圧を出力する (電圧値はVcc を基準と
して示しており、Vbe16はトランジスタQ16 のベースエ
ミッタ電圧を示す) 。
圧Vbe14 は、圧縮用ダイオードQ14のベースエミッタ間
の逆方向飽和電流をIo14とすると、 Vbe14 ＝kT / q・ln( I14 / Io14) (第１式とする) として示され、電流I14 は電圧Vbe14 として対数圧縮さ
れる。この電圧Vbe14 を、エミッタホロワを構成するト
ランジスタQ16 を用いてインピーダンス変換した後、出
力端子out に Vout＝ Vbe14＋Vbe16 (第２式とする） として示される電圧を出力する (電圧値はVcc を基準と
して示しており、Vbe16はトランジスタQ16 のベースエ
ミッタ電圧を示す) 。
【００３５】一方、トランジスタQ17 〜Q24 と定電流源
cc16、および定電流源11によって構成されるクランプ回
路部においては、トランジスタQ21 のベース電圧は、ク
ランプ電圧発生ダイオードQ23 とインピーダンス変換用
のトランジスタQ22 とによって一定の電圧に固定されて
いる。
cc16、および定電流源11によって構成されるクランプ回
路部においては、トランジスタQ21 のベース電圧は、ク
ランプ電圧発生ダイオードQ23 とインピーダンス変換用
のトランジスタQ22 とによって一定の電圧に固定されて
いる。
【００３６】そのため、入力電流Iin の減少によって圧
縮用ダイオードQ14 の端子間電圧Vbe14 が低くなり、ト
ランジスタQ18 のベース電圧がトランジスタQ21 のベー
ス電圧を越えようとする場合、トランジスタQ21 のコレ
クタ電流I21 がトランジスタQ18 のコレクタ電流I18 よ
り大きくなる。
縮用ダイオードQ14 の端子間電圧Vbe14 が低くなり、ト
ランジスタQ18 のベース電圧がトランジスタQ21 のベー
ス電圧を越えようとする場合、トランジスタQ21 のコレ
クタ電流I21 がトランジスタQ18 のコレクタ電流I18 よ
り大きくなる。
【００３７】そのため I17 ＝I21 −I18 として示される電流がトランジスタQ17 のベースに流れ
ることから、トランジスタQ18 のベースとトランジスタ
Q16 のエミッタとがトランジスタQ17 のエミッタによっ
て引かれ、トランジスタQ18 のベース電圧が下がるとい
う帰還がかかり、トランジスタQ18 のベース電圧がトラ
ンジスタQ21 のベース電圧に等しい状態で釣り合うこと
になる。つまり出力端子out の電圧Voutは、トランジス
タQ21 のベース電圧にクランプされる。
ることから、トランジスタQ18 のベースとトランジスタ
Q16 のエミッタとがトランジスタQ17 のエミッタによっ
て引かれ、トランジスタQ18 のベース電圧が下がるとい
う帰還がかかり、トランジスタQ18 のベース電圧がトラ
ンジスタQ21 のベース電圧に等しい状態で釣り合うこと
になる。つまり出力端子out の電圧Voutは、トランジス
タQ21 のベース電圧にクランプされる。
【００３８】このクランプ電圧は、クランプ電圧発生ダ
イオードQ23 、トランジスタQ22 、定電流源CC16、第２
のトランジスタQ24 、定電流源11によって決定されてい
ることから、クランプ電圧発生ダイオードQ23 の端子間
電圧をVbe23 とすると、この電圧Vbe23 は Vbe23 ＝kT / q・ln( I23 / Io23) (第３式とする） となる (Io23はクランプ電圧発生ダイオードQ23 のベー
スエミッタ間の逆方向飽和電流を示す) 。
イオードQ23 、トランジスタQ22 、定電流源CC16、第２
のトランジスタQ24 、定電流源11によって決定されてい
ることから、クランプ電圧発生ダイオードQ23 の端子間
電圧をVbe23 とすると、この電圧Vbe23 は Vbe23 ＝kT / q・ln( I23 / Io23) (第３式とする） となる (Io23はクランプ電圧発生ダイオードQ23 のベー
スエミッタ間の逆方向飽和電流を示す) 。
【００３９】そのためトランジスタQ21 のベース電圧Vb
21は、エミッタホロワとして動作するトランジスタQ22
のベースエミッタ電圧をVbe22 とすると Vb21＝ Vbe23＋Vbe22 ( 第４式とする） として示される。
21は、エミッタホロワとして動作するトランジスタQ22
のベースエミッタ電圧をVbe22 とすると Vb21＝ Vbe23＋Vbe22 ( 第４式とする） として示される。
【００４０】いま、クランプがかかり始める電流I14 の
値をIx14により示すとすると、電流I14 が I14 ＝Ix14 となったときには、 Vce16 ＝Vce22 となる (Vce16 はトランジスタQ16 のコレクタエミッタ
電圧を示し、Vce22 はトランジスタQ22 のコレクタエミ
ッタ電圧を示す) 。
値をIx14により示すとすると、電流I14 が I14 ＝Ix14 となったときには、 Vce16 ＝Vce22 となる (Vce16 はトランジスタQ16 のコレクタエミッタ
電圧を示し、Vce22 はトランジスタQ22 のコレクタエミ
ッタ電圧を示す) 。
【００４１】このことを上記第１式〜第４式を用いて示
すと、 Vbe14 ＋Vbe16 ＝Vbe23 ＋Vbe22 つまり kT / q・ln( Ix14 / Io14)＋ Vbe16＝ kT / q ・ln( I23 / Io23) ＋Vbe22 となる。
すと、 Vbe14 ＋Vbe16 ＝Vbe23 ＋Vbe22 つまり kT / q・ln( Ix14 / Io14)＋ Vbe16＝ kT / q ・ln( I23 / Io23) ＋Vbe22 となる。
【００４２】一方、圧縮用ダイオードQ14 とクランプ電
圧発生ダイオードQ23 、トランジスタQ16 とQ22 、定電
流源CC14とCC16の組み合わせのそれぞれは、各々が同一
パターンの素子によって構成されていることから Io14＝I23 Vbe16 ＝Vbe22 と考えられることになり Ix14＝I23 (第５式とする） となって、圧縮用ダイオードQ14 に流れる電流I14 のク
ランプレベルはI23 によって示されることになり、クラ
ンプレベルIx14は第２のトランジスタQ24 のコレクタに
流れる電流I23 として設定される。
圧発生ダイオードQ23 、トランジスタQ16 とQ22 、定電
流源CC14とCC16の組み合わせのそれぞれは、各々が同一
パターンの素子によって構成されていることから Io14＝I23 Vbe16 ＝Vbe22 と考えられることになり Ix14＝I23 (第５式とする） となって、圧縮用ダイオードQ14 に流れる電流I14 のク
ランプレベルはI23 によって示されることになり、クラ
ンプレベルIx14は第２のトランジスタQ24 のコレクタに
流れる電流I23 として設定される。
【００４３】次に、この電流I23 がそのコレクタ電流と
なる第２のトランジスタQ24 に定電流のベース電流を供
給する定電流源11の動作について説明する。抵抗R13 と
トランジスタQ27 、および定電流源CC18とによって、抵
抗R13 の端子間に定電流源のためのバイアス電圧が発生
する。また抵抗R11 には、定電流源CC17による電流が流
れることから、定電流源CC17の電流値をICC17 とし、抵
抗R11 の値をr11 とし、抵抗R11 の端子間電圧をVr11と
すると Vr11＝ r11×ICC17 となる。
なる第２のトランジスタQ24 に定電流のベース電流を供
給する定電流源11の動作について説明する。抵抗R13 と
トランジスタQ27 、および定電流源CC18とによって、抵
抗R13 の端子間に定電流源のためのバイアス電圧が発生
する。また抵抗R11 には、定電流源CC17による電流が流
れることから、定電流源CC17の電流値をICC17 とし、抵
抗R11 の値をr11 とし、抵抗R11 の端子間電圧をVr11と
すると Vr11＝ r11×ICC17 となる。
【００４４】そのためトランジスタQ25 のベースエミッ
タ電圧Vbe25 は、トランジスタQ26のベースエミッタ電
圧Vbe26 の電圧より、電圧Vr11だけ低くなることから、
トランジスタQ25 のコレクタ電流I25 とトランジスタQ2
6 のコレクタ電流I26 との関係は I25 ＝( (kT/q) / Vr11 ) ×I26 として示される。
タ電圧Vbe25 は、トランジスタQ26のベースエミッタ電
圧Vbe26 の電圧より、電圧Vr11だけ低くなることから、
トランジスタQ25 のコレクタ電流I25 とトランジスタQ2
6 のコレクタ電流I26 との関係は I25 ＝( (kT/q) / Vr11 ) ×I26 として示される。
【００４５】いま電圧Vr11の値が120mV となるように抵
抗R11 と定電流源CC17の電流値とが設定されている場
合、トランジスタQ25 のコレクタ電流I25 は、電流I26
の1/100 となる微小な電流に設定される。
抗R11 と定電流源CC17の電流値とが設定されている場
合、トランジスタQ25 のコレクタ電流I25 は、電流I26
の1/100 となる微小な電流に設定される。
【００４６】つまり電流I23 の設定は、この電流I23 と
略同一オーダーの電流が流れる定電流源CC17、定電流源
CC18の電流値として設定される (第２のトランジスタQ2
4 のｈFEは、その値が100 近傍の値である) 。
略同一オーダーの電流が流れる定電流源CC17、定電流源
CC18の電流値として設定される (第２のトランジスタQ2
4 のｈFEは、その値が100 近傍の値である) 。
【００４７】上記動作を行う定電流源11から出力される
ベース電流が流れる第２のトランジスタQ24 の増幅率を
ｈFE24とすると、クランプ電圧発生ダイオードQ23 に流
れる電流I23 は I23 ＝I25 ×ｈFE24（第６式とする） として示される。
ベース電流が流れる第２のトランジスタQ24 の増幅率を
ｈFE24とすると、クランプ電圧発生ダイオードQ23 に流
れる電流I23 は I23 ＝I25 ×ｈFE24（第６式とする） として示される。
【００４８】一方、圧縮用ダイオードQ14 については、
そこに流れる電流I14 のクランプレベルIx14は、個々の
ウェハのプロセスの差異によるトランジスタのｈFEのば
らつきには依存しない。しかしこの電流Ix14を入力電流
Iin の側から見た場合、第１のトランジスタQ15 の増幅
率をｈFE15により示すとすると、クランプが生じる電流
Ixinは Ixin＝Ix14 /ｈFE15（第７式とする） として示されることになるので、第５式〜第７式により I14 ×ｈFE15＝I25 ×ｈFE24 ( 第８式とする） となる。
そこに流れる電流I14 のクランプレベルIx14は、個々の
ウェハのプロセスの差異によるトランジスタのｈFEのば
らつきには依存しない。しかしこの電流Ix14を入力電流
Iin の側から見た場合、第１のトランジスタQ15 の増幅
率をｈFE15により示すとすると、クランプが生じる電流
Ixinは Ixin＝Ix14 /ｈFE15（第７式とする） として示されることになるので、第５式〜第７式により I14 ×ｈFE15＝I25 ×ｈFE24 ( 第８式とする） となる。
【００４９】この第８式に、第１のトランジスタQ15 の
形状が第２のトランジスタQ24 の形状に同一であり、そ
の増幅率の互いのばらつきが同一であることを示す下式 ｈFE15＝ｈFE24 を代入すると I14 ＝ I25 となって、入力端子inに流れる電流Iin に換算されたク
ランプ電流Ix14は Ix14＝ I25 として示されることから、クランプ電流Ix14は、製造プ
ロセスに伴う第１のトランジスタQ15 の増幅率のばらつ
きに関わりなく、定電流源11の出力電流I25 のみによっ
て設定されることになる。
形状が第２のトランジスタQ24 の形状に同一であり、そ
の増幅率の互いのばらつきが同一であることを示す下式 ｈFE15＝ｈFE24 を代入すると I14 ＝ I25 となって、入力端子inに流れる電流Iin に換算されたク
ランプ電流Ix14は Ix14＝ I25 として示されることから、クランプ電流Ix14は、製造プ
ロセスに伴う第１のトランジスタQ15 の増幅率のばらつ
きに関わりなく、定電流源11の出力電流I25 のみによっ
て設定されることになる。
【００５０】
【発明の効果】本発明に係る対数圧縮回路による場合、
入力電流を第１のトランジスタにより増幅し、増幅した
電流を第１のダイオードを用いて対数圧縮された電圧に
変換して出力電圧を生成する一方、定電流源により生成
された電流を第１のトランジスタの同一形状の第２のト
ランジスタにより増幅し、増幅した電流を第２のダイオ
ードを用いて対数圧縮された電圧に変換してクランプ電
圧を生成し、このクランプ電圧により出力電圧をクラン
プする構成となっているので、第２のダイオードに流れ
る電流が第１のトランジスタの電流増幅率に比例し、そ
の結果、入力電流に換算したクランプ電圧が第１のトラ
ンジスタの電流増幅率のバラツキの影響を受けることが
なくなり、回路としての高性能化を図ることができる。
入力電流を第１のトランジスタにより増幅し、増幅した
電流を第１のダイオードを用いて対数圧縮された電圧に
変換して出力電圧を生成する一方、定電流源により生成
された電流を第１のトランジスタの同一形状の第２のト
ランジスタにより増幅し、増幅した電流を第２のダイオ
ードを用いて対数圧縮された電圧に変換してクランプ電
圧を生成し、このクランプ電圧により出力電圧をクラン
プする構成となっているので、第２のダイオードに流れ
る電流が第１のトランジスタの電流増幅率に比例し、そ
の結果、入力電流に換算したクランプ電圧が第１のトラ
ンジスタの電流増幅率のバラツキの影響を受けることが
なくなり、回路としての高性能化を図ることができる。
【図１】本発明の一実施例の電気的接続を示す回路図で
ある。
ある。
【図２】従来技術の電気的接続を示す回路図である。
11 定電流源 Q14 圧縮用ダイオード Q15 第１のトランジスタ Q23 クランプ電圧発生ダイオード Q24 第２のトランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03G 11/04 H03G 7/00 H03G 11/02
Claims (1)
- 【請求項１】 入力端子を介して入力された入力電流を
増幅する第１のトランジスタと、第１のトランジスタに
より増幅された電流を対数圧縮して電圧に変換する第１
のダイオードと、第１のダイオードの出力と出力端子と
の間に設けられており且つ対数圧縮された電圧を出力電
圧として出力する第１のホロワ回路と、所定の電流を生
成する定電流源と、第１のトランジスタと同一形状のも
のを用いており且つ定電流源から出力された電流を増幅
する第２のトランジスタと、第２のトランジスタにより
増幅された電流を対数圧縮して電圧に変換する第２のダ
イオードと、第２のダイオードから出力された電圧をク
ランプ電圧として出力する第２のホロワ回路と、第１の
ホロワ回路の出力電圧と第２のホロワ回路のクランプ電
圧とが入力されており且つ第１のホロワ回路の出力電圧
と第２のホロワ回路のクランプ電圧との電圧差を求める
差動回路と、第１のホロワ回路の出力電圧が第２のホロ
ワ回路のクランプ電圧より大きいときに第１のホロワ回
路の出力電圧を第２のクランプ電圧に一致させるように
差動回路から出力された電圧差に応じて第１のホロワ回
路の電圧を低下させる帰還回路とを具備したことを特徴
とする対数圧縮回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36015091A JP2890381B2 (ja) | 1991-12-28 | 1991-12-28 | 対数圧縮回路 |
| US07/994,789 US5304873A (en) | 1991-12-28 | 1992-12-22 | Log compressing circuit providing capability of keeping clamp level independent of variety of amplification factor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36015091A JP2890381B2 (ja) | 1991-12-28 | 1991-12-28 | 対数圧縮回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05183365A JPH05183365A (ja) | 1993-07-23 |
| JP2890381B2 true JP2890381B2 (ja) | 1999-05-10 |
Family
ID=18468124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36015091A Expired - Fee Related JP2890381B2 (ja) | 1991-12-28 | 1991-12-28 | 対数圧縮回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5304873A (ja) |
| JP (1) | JP2890381B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4349755A (en) * | 1980-02-11 | 1982-09-14 | National Semiconductor Corporation | Current product limit detector |
| JPS60119106A (ja) * | 1983-11-30 | 1985-06-26 | Mitsubishi Electric Corp | 定電圧回路 |
| IT1213095B (it) * | 1986-05-20 | 1989-12-07 | S G S Microelettrica S P A | Specchio di corrente ad alta capacita'.! |
| US4791325A (en) * | 1987-12-21 | 1988-12-13 | Motorola, Inc. | Class B clamp circuit |
| US5065053A (en) * | 1990-02-26 | 1991-11-12 | Digital Equipment Corporation Of Canada, Ltd. | Exponential function circuitry |
-
1991
- 1991-12-28 JP JP36015091A patent/JP2890381B2/ja not_active Expired - Fee Related
-
1992
- 1992-12-22 US US07/994,789 patent/US5304873A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5304873A (en) | 1994-04-19 |
| JPH05183365A (ja) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59148416A (ja) | カスコ−ド差動増幅器 | |
| US5296761A (en) | Temperature-compensated logarithmic detector having a wide dynamic range | |
| JPS631833B2 (ja) | ||
| JP2890381B2 (ja) | 対数圧縮回路 | |
| US5352944A (en) | Apparatus and method for producing a temperature-independent current signal in an automatic gain control circuit | |
| JPH03173209A (ja) | 電流増幅回路 | |
| US4109165A (en) | Rms circuit | |
| EP0420128B1 (en) | Detection circuit for amplitude modulated signals | |
| JP4000003B2 (ja) | 可変利得増幅器 | |
| US4983863A (en) | Logarithmic amplification circuit for obtaining output voltage corresponding to difference between logarithmically amplified values of two input currents | |
| EP0074680A2 (en) | Differential amplifier | |
| US4451798A (en) | Gain-controlled amplifier | |
| JPH0622304B2 (ja) | 対数ｉｆ増幅回路 | |
| JP2507081B2 (ja) | 光集積回路 | |
| KR930001882Y1 (ko) | 입력 바이어스 전류 제거회로 | |
| US4555671A (en) | Circuit for driving a signal meter for a receiver | |
| JPS62161204A (ja) | 増幅装置 | |
| GB2178259A (en) | Amplifier with controllable amplification | |
| JP2582257B2 (ja) | 電子ボリウム回路 | |
| JPH0161247B2 (ja) | ||
| JP2604132Y2 (ja) | 信号強度検出回路 | |
| JPS5816366B2 (ja) | レベルシフトカイロ | |
| JP3441628B2 (ja) | 振幅検出回路 | |
| JPH0339934Y2 (ja) | ||
| JPH06140844A (ja) | 電流増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080226 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |