JP2507081B2 - 光集積回路 - Google Patents
光集積回路Info
- Publication number
- JP2507081B2 JP2507081B2 JP1227724A JP22772489A JP2507081B2 JP 2507081 B2 JP2507081 B2 JP 2507081B2 JP 1227724 A JP1227724 A JP 1227724A JP 22772489 A JP22772489 A JP 22772489A JP 2507081 B2 JP2507081 B2 JP 2507081B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- integrated circuit
- circuit
- optical integrated
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Optical Communication System (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、デジタル光信号を電気信号に変換するため
の光受信器に用いられる光集積回路に関するものであ
る。
の光受信器に用いられる光集積回路に関するものであ
る。
従来の技術 従来より、光受信器には、受光素子の出力を増幅する
増幅回路とともに、光信号がないときのこの増幅回路出
力と等しい電圧を発生する基準電圧回路を用いている
（日経エレクトロニクス,1983.7.18,p.139）。
増幅回路とともに、光信号がないときのこの増幅回路出
力と等しい電圧を発生する基準電圧回路を用いている
（日経エレクトロニクス,1983.7.18,p.139）。
増幅回路として、すでに第３図のものが知られてい
る。第３図中、１〜４はNPNトランジスタであって、１
はエミッタフォロアトランジスタ、２は定電流源負荷、
３はエミッタフォロアトランジスタ１のエミッタ出力を
ベースに入力するエミッタ接地として用いられるトラン
ジスタである。トランジスタ2,3により電流ミラーを構
成している。４はトランジスタ３のコレクタ出力をベー
スに入力するエミッタフォロアトランジスタで、バッフ
ァとして用いられている。５は抵抗値Rfの帰還抵抗であ
る。６〜９はそれぞれ抵抗値R1〜R4の各抵抗である。
る。第３図中、１〜４はNPNトランジスタであって、１
はエミッタフォロアトランジスタ、２は定電流源負荷、
３はエミッタフォロアトランジスタ１のエミッタ出力を
ベースに入力するエミッタ接地として用いられるトラン
ジスタである。トランジスタ2,3により電流ミラーを構
成している。４はトランジスタ３のコレクタ出力をベー
スに入力するエミッタフォロアトランジスタで、バッフ
ァとして用いられている。５は抵抗値Rfの帰還抵抗であ
る。６〜９はそれぞれ抵抗値R1〜R4の各抵抗である。
このような増幅回路においては、良いSN比を得るため
に、帰還抵抗５の抵抗値Rfには大きな値が用いられる。
すなわち、ノイズが に比例するのに対し、出力電圧はRfに比例するので、SN
比は に比例して良くなる。
に、帰還抵抗５の抵抗値Rfには大きな値が用いられる。
すなわち、ノイズが に比例するのに対し、出力電圧はRfに比例するので、SN
比は に比例して良くなる。
発明が解決しようとする課題 光集積回路において基準電圧回路は増幅回路と同一構
造にし、増幅回路とともに集積化するのが好ましい。集
積回路では、トランジスタや抵抗は特性のそろったもの
が得られるので、温度や電源電圧が変動しても、増幅回
路と基準電圧回路の相対的なレベル差は生じないからで
ある。
造にし、増幅回路とともに集積化するのが好ましい。集
積回路では、トランジスタや抵抗は特性のそろったもの
が得られるので、温度や電源電圧が変動しても、増幅回
路と基準電圧回路の相対的なレベル差は生じないからで
ある。
しかしながら、第３図と同一構成の基準電圧回路で
は、増幅回路同様に、大きな帰還抵抗を用いなければな
らない。光集積回路では、抵抗値が大きいほど大きな面
積が必要なので、第３図と同一構成の基準電圧回路を集
積化するというやり方は、チップ面積が大きくなり、コ
ストが高くつくという欠点があった。
は、増幅回路同様に、大きな帰還抵抗を用いなければな
らない。光集積回路では、抵抗値が大きいほど大きな面
積が必要なので、第３図と同一構成の基準電圧回路を集
積化するというやり方は、チップ面積が大きくなり、コ
ストが高くつくという欠点があった。
本発明は、上記従来の問題点を解決するもので、チッ
プ面積の小さい光集積回路を提供することを目的とす
る。
プ面積の小さい光集積回路を提供することを目的とす
る。
課題を解決するための手段 この目的を達成するために、本発明の光集積回路は、
基準電圧回路として、出力トランジスタから、帰還抵抗
を介さずに、直接入力側トランジスタのベースに帰還す
る帰還手段と、電流源を構成する電流ミラー結合トラン
ジスタのベース電流経路に挿入されたベース抵抗を備え
ている。
基準電圧回路として、出力トランジスタから、帰還抵抗
を介さずに、直接入力側トランジスタのベースに帰還す
る帰還手段と、電流源を構成する電流ミラー結合トラン
ジスタのベース電流経路に挿入されたベース抵抗を備え
ている。
作用 この構成によって、基準電圧回路を備えた光集積回路
は、増幅回路の帰還抵抗より小さな抵抗で帰還抵抗と同
じ効果を作ることができるため、チップ面積を小さくす
ることができる。
は、増幅回路の帰還抵抗より小さな抵抗で帰還抵抗と同
じ効果を作ることができるため、チップ面積を小さくす
ることができる。
実施例 以下、本発明の一実施例について、図面を参照しなが
ら説明する。
ら説明する。
第１図は、本発明の一実施例における光集積回路の回
路図を示すものである。これは、第３図の増幅回路と、
同一半導体基板上に作成される、基準電圧回路である。
同図において、１〜4,6〜９はそれぞれ第３図のトラン
ジスタや抵抗と同一のものである。11はベース抵抗Rbで
あって、トランジスタ2,3のベース電流が流れる経路中
に挿入されている。
路図を示すものである。これは、第３図の増幅回路と、
同一半導体基板上に作成される、基準電圧回路である。
同図において、１〜4,6〜９はそれぞれ第３図のトラン
ジスタや抵抗と同一のものである。11はベース抵抗Rbで
あって、トランジスタ2,3のベース電流が流れる経路中
に挿入されている。
第３図と比較したとき、V11＝V1とすると、V12＝V2で
あり、従って、I12＝I2,VBE13＝VBE3,I11＝I1,VBE11＝V
BE1である。トランジスタの電流増幅率をβとし、I1＝I
2/n,I11＝I12/nとおくと、第３図において、 第１図において、 となる。V11＝V1より すなわち となり、RbはRfの（ｎ＋１）分の１ですむ。通常はｎ≧
１（I2≧I1）であるから、RbはRfの半分以下でよい。
あり、従って、I12＝I2,VBE13＝VBE3,I11＝I1,VBE11＝V
BE1である。トランジスタの電流増幅率をβとし、I1＝I
2/n,I11＝I12/nとおくと、第３図において、 第１図において、 となる。V11＝V1より すなわち となり、RbはRfの（ｎ＋１）分の１ですむ。通常はｎ≧
１（I2≧I1）であるから、RbはRfの半分以下でよい。
以下本発明の第２の実施例について、図面を参照しな
がら説明する。
がら説明する。
第２図は、第３図の増幅回路と、同一半導体基板上に
作成される基準電圧回路である。同図において、基本的
な構成は第１図のものと同じであるが、トランジスタ３
のかわりにｍ個のトランジスタが並列に接続されたトラ
ンジスタ21を用いている。22はベース抵抗Rb、23,24は
それぞれ抵抗R11,R12であって、R11/R1/m,R12＝R3/mで
ある。
作成される基準電圧回路である。同図において、基本的
な構成は第１図のものと同じであるが、トランジスタ３
のかわりにｍ個のトランジスタが並列に接続されたトラ
ンジスタ21を用いている。22はベース抵抗Rb、23,24は
それぞれ抵抗R11,R12であって、R11/R1/m,R12＝R3/mで
ある。
V21＝V1とするとV22＝V2であるから、I22＝ｍ・I2と
なる。トランジスタ21ではｍ個のトランジスタが並列に
接続されているから、１個のトランジスタを流れる電流
はI2であり、従ってVBE23＝VBE3,I21＝I1,VBE21＝VBE1
となる。
なる。トランジスタ21ではｍ個のトランジスタが並列に
接続されているから、１個のトランジスタを流れる電流
はI2であり、従ってVBE23＝VBE3,I21＝I1,VBE21＝VBE1
となる。
であるから、V21＝V1となるためには、 より となる。すなわち、RbはRfの（ｍ・ｎ＋１）分の１です
む。
む。
発明の効果 本発明は、ベース抵抗を設けることにより、小さいチ
ップ面積の集積回路を実現できるものである。
ップ面積の集積回路を実現できるものである。
第１図は本発明による集積回路の回路図、第２図は本発
明の他の実施例による集積回路の回路図、第３図は従来
の増幅回路図である。 １〜4,21……トランジスタ、５〜9,11,22〜24……抵
抗。
明の他の実施例による集積回路の回路図、第３図は従来
の増幅回路図である。 １〜4,21……トランジスタ、５〜9,11,22〜24……抵
抗。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/28
Claims (2)
- 【請求項１】エミッタフォロアとして用いる第１のトラ
ンジスタと、前記第１のトランジスタの定電流負荷とし
て用いる第２のトランジスタと、前記第１のトランジス
タのエミッタ出力をベースに入力しエミッタ接地で用い
る第３のトランジスタと、前記第３のトランジスタのコ
レクタ出力を入力とする第１のバッファ手段と、第１の
バッファ手段の出力を前記第１のトランジスタのベース
に帰還するための帰還手段と、前記第２および第３のト
ランジスタのベース電流が流れる経路に挿入されたベー
ス抵抗を備えた基準電圧回路と、受光素子の出力を増幅
する増幅回路とを同一基板上に形成したことを特徴とす
る光集積回路。 - 【請求項２】基準電圧回路の第１〜第３のトランジスタ
と同様に接続された第４〜第６のトランジスタを有する
増幅回路とを同一基板上に集積化された光集積回路であ
って、前記第３のトランジスタをｍ個並列に接続しての
実効面積が第６のトランジスタのｍ倍（ｍ＞１）であ
り、前記第３のトランジスタを流れる電流が前記第６の
トランジスタを流れる電流のｍ倍であることを特徴とす
る請求項１記載の光集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1227724A JP2507081B2 (ja) | 1989-09-01 | 1989-09-01 | 光集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1227724A JP2507081B2 (ja) | 1989-09-01 | 1989-09-01 | 光集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0389704A JPH0389704A (ja) | 1991-04-15 |
| JP2507081B2 true JP2507081B2 (ja) | 1996-06-12 |
Family
ID=16865366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1227724A Expired - Fee Related JP2507081B2 (ja) | 1989-09-01 | 1989-09-01 | 光集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2507081B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10236532C1 (de) * | 2002-08-09 | 2003-08-14 | Semikron Elektronik Gmbh | Schaltungsanordnung zur Ansteuerung von Leistungstransistoren |
-
1989
- 1989-09-01 JP JP1227724A patent/JP2507081B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0389704A (ja) | 1991-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4225897A (en) | Overcurrent protection circuit for power transistor | |
| US6310510B1 (en) | Electronic circuit for producing a reference current independent of temperature and supply voltage | |
| JP2507081B2 (ja) | 光集積回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS6340900Y2 (ja) | ||
| GB2357913A (en) | Conditioning a gain control signal so that an output is dB linear | |
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| JP4000003B2 (ja) | 可変利得増幅器 | |
| US4433302A (en) | Amplifier with independent quiescent output voltage control | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| US4766396A (en) | Current source type current output circuit using current mirrors | |
| JPS5857814A (ja) | 電子インピ−ダンス装置 | |
| US4300103A (en) | Push-pull amplifier | |
| JPH0425724B2 (ja) | ||
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JPS6358405B2 (ja) | ||
| JP3202100B2 (ja) | 利得可変増幅器 | |
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JP3058998B2 (ja) | 半導体集積回路装置 | |
| JP3272063B2 (ja) | 定電流回路 | |
| JPH0771005B2 (ja) | Ｄ／ａ変換器 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JP3043183B2 (ja) | 電流分割回路 | |
| JP2776019B2 (ja) | 定電圧回路 | |
| JPS6133520A (ja) | 温度補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |