JPH0389704A - 光集積回路 - Google Patents
光集積回路Info
- Publication number
- JPH0389704A JPH0389704A JP1227724A JP22772489A JPH0389704A JP H0389704 A JPH0389704 A JP H0389704A JP 1227724 A JP1227724 A JP 1227724A JP 22772489 A JP22772489 A JP 22772489A JP H0389704 A JPH0389704 A JP H0389704A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- resistance
- transistors
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims description 6
- 230000000694 effects Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 102220042509 rs112033303 Human genes 0.000 description 1
- 102220008337 rs1437698471 Human genes 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、デジタル光信号を電気信号に変換するための
光受信器に用いられる集積回路に関するものである。
光受信器に用いられる集積回路に関するものである。
従来の技術
従来より、光受信器には、受光素子の出力を増幅する増
幅回路とともに、光信号がないときのこの増幅回路出力
と等しい電圧を発生する基準電圧回路を用いている（日
経エレクトロニクス、１９８３゜７．１８．ｐ、１３９
）。
幅回路とともに、光信号がないときのこの増幅回路出力
と等しい電圧を発生する基準電圧回路を用いている（日
経エレクトロニクス、１９８３゜７．１８．ｐ、１３９
）。
増幅回路として、すでに第３図のものが知られている。
第３図中、１〜４はＮＰＮ トランジスタであって、１
はエミッタフォロアトランジスタ、２は定電流源負荷、
３はエミッタ出力をベースに入力するエミッタ接地とし
て用いられトランジス夕２，３により電流ミラーを構成
している。４はトランジスタ３のコレクタ出力をベース
に入力するエミッタフォロアトランジスタで、バッファ
として用いられている。５は抵抗値Ｒｒの帰還抵抗であ
る。６〜９はそれぞれ抵抗値Ｒ＋ ＝ Ｒ４の各抵抗で
ある。
はエミッタフォロアトランジスタ、２は定電流源負荷、
３はエミッタ出力をベースに入力するエミッタ接地とし
て用いられトランジス夕２，３により電流ミラーを構成
している。４はトランジスタ３のコレクタ出力をベース
に入力するエミッタフォロアトランジスタで、バッファ
として用いられている。５は抵抗値Ｒｒの帰還抵抗であ
る。６〜９はそれぞれ抵抗値Ｒ＋ ＝ Ｒ４の各抵抗で
ある。
このような回路においては、良いＳＮ比を得るために、
帰還抵抗５の抵抗値Ｒｆには大きな値が用いられる。す
なわち、ノイズが０７に比例するのに対し、出力電圧は
Ｒｆに比例するので、ＳＮ比は行コに比例して良くなる
。
帰還抵抗５の抵抗値Ｒｆには大きな値が用いられる。す
なわち、ノイズが０７に比例するのに対し、出力電圧は
Ｒｆに比例するので、ＳＮ比は行コに比例して良くなる
。
発明が解決しようとする課題
基準電圧回路は増幅回路と同一構造にし、増幅回路とと
もに集積化するのが好ましい。集積回路では、トランジ
スタや抵抗は特性のそろったものが得られるので、温度
や電源電圧が変動しても、増幅回路と基準電圧回路の相
対的なレベル差は生じないからである。
もに集積化するのが好ましい。集積回路では、トランジ
スタや抵抗は特性のそろったものが得られるので、温度
や電源電圧が変動しても、増幅回路と基準電圧回路の相
対的なレベル差は生じないからである。
しかしながら、第３図と同−構成の基準電圧回路では、
増幅回路同様に、大きな帰還抵抗を用いなければならな
い。集積回路では、抵抗値が大きいほど大きな面積が必
要なので、第３図と同一構成の基準電圧回路を集積化す
るというやり方は、チップ面積が大きくなり、コストが
高くつくという欠点があった。
増幅回路同様に、大きな帰還抵抗を用いなければならな
い。集積回路では、抵抗値が大きいほど大きな面積が必
要なので、第３図と同一構成の基準電圧回路を集積化す
るというやり方は、チップ面積が大きくなり、コストが
高くつくという欠点があった。
本発明は、上記従来の問題点を解決するもので、チップ
面積の小さい集積回路を提供することを目的とする。
面積の小さい集積回路を提供することを目的とする。
課題を解決するための手段
この目的を達成するために、本発明の集積回路は、出力
トランジスタから、帰還抵抗を介さずに、直接入力側ト
ランジスタのベースに帰還する帰還手段と、電流源を構
成する電流ミラー結合トランジスタのコレクタベース電
流経路に挿入されたベース抵抗を備えている。
トランジスタから、帰還抵抗を介さずに、直接入力側ト
ランジスタのベースに帰還する帰還手段と、電流源を構
成する電流ミラー結合トランジスタのコレクタベース電
流経路に挿入されたベース抵抗を備えている。
作用
この構成によって、増幅回路の帰還抵抗より小さな抵抗
で帰還抵抗と同じ効果を作ることができるため、チップ
面積を小さくすることができる。
で帰還抵抗と同じ効果を作ることができるため、チップ
面積を小さくすることができる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は、本発明の一実施例における集積回路の回路図
を示すものである。これは、第３図の増幅回路と、同一
半導体基板上に作成される、基準電圧回路である。同図
において、１〜４，６〜９はそれぞれ第３図のトランジ
スタや抵抗と同一のものである。１１はベース抵抗Ｒｂ
であって、トランジスタ２，３のベース電流が流れる経
路中に挿入されている。
を示すものである。これは、第３図の増幅回路と、同一
半導体基板上に作成される、基準電圧回路である。同図
において、１〜４，６〜９はそれぞれ第３図のトランジ
スタや抵抗と同一のものである。１１はベース抵抗Ｒｂ
であって、トランジスタ２，３のベース電流が流れる経
路中に挿入されている。
第３図と比較したとき、Ｖｌｌ””Ｖｌとすると、Ｖ１
２＝Ｖ２であり１従ツテ）Ｉ１２＝ Ｉ２． ＶＢＥＩ
３＝ＶａＥ３． ＴＩＩ＝ ＴＩ、ＶＢＥＩＩ＝ＶＢＥ
ＩであるＱトランジスタの電流増幅率をβとし、ｒ ＋
＝ １２／ ｎ ＊１＋＋＝１＋２／ｎとおくと、第
３図において、第１図において、 となる。Ｖ、、＝Ｖ、より すなわち となり、ＲｈはＲ「の（ｎ＋１）分の１ですむ。通常は
ｎ≧１（■２≧１＋）であるから、ＲｈはＲｆの半分以
下でよい。
２＝Ｖ２であり１従ツテ）Ｉ１２＝ Ｉ２． ＶＢＥＩ
３＝ＶａＥ３． ＴＩＩ＝ ＴＩ、ＶＢＥＩＩ＝ＶＢＥ
ＩであるＱトランジスタの電流増幅率をβとし、ｒ ＋
＝ １２／ ｎ ＊１＋＋＝１＋２／ｎとおくと、第
３図において、第１図において、 となる。Ｖ、、＝Ｖ、より すなわち となり、ＲｈはＲ「の（ｎ＋１）分の１ですむ。通常は
ｎ≧１（■２≧１＋）であるから、ＲｈはＲｆの半分以
下でよい。
以下本発明の第２の実施例について、図面を参照しなが
ら説明する。
ら説明する。
第２図は、第３図の増幅回路と、同一半導体基板上に作
成される基準電圧回路である。同図において、基本的な
構成は第１図のものと同じであるが、トランジスタ３の
かわりにｍ個のトランジスタが並列に接続されたトラン
ジスタ１１を用いている。２２はベース抵抗Ｒｈ、２３
．２４はそれぞれ抵抗ＲＩ Ｉ ＋ ＲＩ ２であって
、Ｒ２１＝Ｒ１／ｍ。
成される基準電圧回路である。同図において、基本的な
構成は第１図のものと同じであるが、トランジスタ３の
かわりにｍ個のトランジスタが並列に接続されたトラン
ジスタ１１を用いている。２２はベース抵抗Ｒｈ、２３
．２４はそれぞれ抵抗ＲＩ Ｉ ＋ ＲＩ ２であって
、Ｒ２１＝Ｒ１／ｍ。
Ｒ２２＝Ｒ２７ｍである。
Ｖ２＋ ＝ＶｌとするとＶ２２であるから、Ｉｎ＝ｍ・
Ｉ２となる。１１ではｍ個のトランジスタが並列に接続
されているから、１個のトランジスタを流れる電流はＩ
２であり、従ってＶＢＥ２ｆｆ ＝ＶＢＥ３・１２１：
ＩＩ。
Ｉ２となる。１１ではｍ個のトランジスタが並列に接続
されているから、１個のトランジスタを流れる電流はＩ
２であり、従ってＶＢＥ２ｆｆ ＝ＶＢＥ３・１２１：
ＩＩ。
Ｖｔ１Ｅ２Ｉ＝ ＶＢＥ＋となる・
であるから、
β
Ｖ２１”Ｖｌとなるためには、
より
となる。すなわち、ＲｈはＲ，の（ｍ−ｎ＋１）分のｌ
ですむ。
ですむ。
発明の効果
本発明は、ベース抵抗を設けることにより、小さいチッ
プ面積の集積回路を実現できるものである。
プ面積の集積回路を実現できるものである。
第１図は本発明による集積回路の回路図、第２図は本発
明の他の実施例による集積回路の回路図・第３図は従来
０増幅回りある・ １〜４，２１・・・・・・トランジスタ、５〜９，１１
゜２２〜２４・・・・・・抵抗。
明の他の実施例による集積回路の回路図・第３図は従来
０増幅回りある・ １〜４，２１・・・・・・トランジスタ、５〜９，１１
゜２２〜２４・・・・・・抵抗。
Claims (2)
- （１）エミッタフォロアとして用いる第１のトランジス
タと、前記第１のトランジスタの定電流負荷として用い
る第２のトランジスタと、前記第１のトランジスタのエ
ミッタ出力をベースに入力しエミッタ接地で用いる第３
のトランジスタと、前記第３のトランジスタのコレクタ
出力を入力とする第１のバッファ手段と、第１のバッフ
ァ手段の出力を前記第１のトランジスタのベースに帰還
するための帰還手段と、前記第２および第３のトランジ
スタのベース電流が流れる経路に挿入されたベース抵抗
を備えたことを特徴とする光集積回路。 - （２）第１〜第３のトランジスタと同様に接続された第
４〜第６のトランジスタを有する増幅器といっしょに集
積化された集積回路であって、前記第３のトランジスタ
の実効面積が第６のトランジスタのｍ倍（ｍ＞１）であ
り、前記第３のトランジスタを流れる電流が前記第６の
トランジスタを流れる電流のｍ倍であることを特徴とす
る請求項１記載の光集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1227724A JP2507081B2 (ja) | 1989-09-01 | 1989-09-01 | 光集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1227724A JP2507081B2 (ja) | 1989-09-01 | 1989-09-01 | 光集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0389704A true JPH0389704A (ja) | 1991-04-15 |
| JP2507081B2 JP2507081B2 (ja) | 1996-06-12 |
Family
ID=16865366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1227724A Expired - Fee Related JP2507081B2 (ja) | 1989-09-01 | 1989-09-01 | 光集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2507081B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004080778A (ja) * | 2002-08-09 | 2004-03-11 | Semikron Elektron Gmbh | パワー半導体トランジスタを駆動するための回路装置 |
-
1989
- 1989-09-01 JP JP1227724A patent/JP2507081B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004080778A (ja) * | 2002-08-09 | 2004-03-11 | Semikron Elektron Gmbh | パワー半導体トランジスタを駆動するための回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2507081B2 (ja) | 1996-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0544845B2 (ja) | ||
| JP2869664B2 (ja) | 電流増幅器 | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| JP3411988B2 (ja) | 可変電圧電流変換回路 | |
| JPS6154286B2 (ja) | ||
| JPH0389704A (ja) | 光集積回路 | |
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| JPH0252892B2 (ja) | ||
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH0133046B2 (ja) | ||
| JP3058998B2 (ja) | 半導体集積回路装置 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| US4047118A (en) | Transistor amplifier circuit | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP2849086B2 (ja) | 集積化バイアス回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0151207B2 (ja) | ||
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| KR850000581B1 (ko) | 신호 변환 회로 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPS6161726B2 (ja) | ||
| JPH0474887B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |