JPS60119106A - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JPS60119106A JPS60119106A JP58228028A JP22802883A JPS60119106A JP S60119106 A JPS60119106 A JP S60119106A JP 58228028 A JP58228028 A JP 58228028A JP 22802883 A JP22802883 A JP 22802883A JP S60119106 A JPS60119106 A JP S60119106A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- voltage
- potential
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/18—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using Zener diodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、定電圧回路に関し、特に、電源電圧の変動
に対して安定な出力特性を維持する定電圧回路に関する
ものである。
に対して安定な出力特性を維持する定電圧回路に関する
ものである。
［従来技術］
従来の定電圧回路の一例として、第１図に示すものがあ
った。図において、トランシタＱ１とトランジスタＱ２
とでカレントミラー回路が構成されている。すなわち、
トランシタＱ１とトランジスタＱ２とのベースが相互に
接続されるとともに、トランジスタＱ２のベースコレク
タ間が短絡されている。トランジスタＱ１およびトラン
ジスタＱ２のエミッタには電源電圧が与えられる。トラ
ンジスタＱ１のコレクタは、ツェナーダイオードＤ１を
介１ノで接地され、１〜ランジスタＱ２−のコレクタは
定電流源Ｃを介して接地されている。トランジスタＱ１
の：コレクタには出力制御用のトランジスタＱ３のベー
スが接続され、トランジスタＱ３のコレクタはＮ源に接
続され、そのエミッタは分圧回路を介して接地されてい
る。分圧回路は、抵抗Ｒ１，抵抗Ｒ２，ダイオードＤ２
およびダイオードＤ３の直列接続で構成され、抵抗Ｒ１
と抵抗Ｒ２との接続点が分圧点となっている。そして、
この分圧点が出力端子を構成している。
った。図において、トランシタＱ１とトランジスタＱ２
とでカレントミラー回路が構成されている。すなわち、
トランシタＱ１とトランジスタＱ２とのベースが相互に
接続されるとともに、トランジスタＱ２のベースコレク
タ間が短絡されている。トランジスタＱ１およびトラン
ジスタＱ２のエミッタには電源電圧が与えられる。トラ
ンジスタＱ１のコレクタは、ツェナーダイオードＤ１を
介１ノで接地され、１〜ランジスタＱ２−のコレクタは
定電流源Ｃを介して接地されている。トランジスタＱ１
の：コレクタには出力制御用のトランジスタＱ３のベー
スが接続され、トランジスタＱ３のコレクタはＮ源に接
続され、そのエミッタは分圧回路を介して接地されてい
る。分圧回路は、抵抗Ｒ１，抵抗Ｒ２，ダイオードＤ２
およびダイオードＤ３の直列接続で構成され、抵抗Ｒ１
と抵抗Ｒ２との接続点が分圧点となっている。そして、
この分圧点が出力端子を構成している。
動作において、トランジスタＱ１とトランジスタＱ２ど
がカレントミラー回路を構成しているので、トランジス
タ０１には、＋１ （＝ＦＩ）の電流が流れる。そして
、この電流１１によってツェナーダイオードＤ１のカソ
ードにツェナー電圧が発生する。ツェナー電圧は基準電
圧としてトランジスタＱ３のベースに印加さ１１． 、
それによって生じるトランジスタＱ３のエミッタ出力は
、抵抗Ｒ１と抵抗Ｒ２，ダイオードＤ２．０３とで分圧
されて出力されている。言い換えれば、ツェナーダイオ
ードＤ１のカソードに生じる基準電圧は、トランジスタ
Ｑ３のベースエミッタ間、ダイオードＤ２、Ｄ３で主と
して温痩補償され、抵抗Ｒ１とＲ２とで分圧されて、所
定の出力電圧ＶＯＵＴが出力される。
がカレントミラー回路を構成しているので、トランジス
タ０１には、＋１ （＝ＦＩ）の電流が流れる。そして
、この電流１１によってツェナーダイオードＤ１のカソ
ードにツェナー電圧が発生する。ツェナー電圧は基準電
圧としてトランジスタＱ３のベースに印加さ１１． 、
それによって生じるトランジスタＱ３のエミッタ出力は
、抵抗Ｒ１と抵抗Ｒ２，ダイオードＤ２．０３とで分圧
されて出力されている。言い換えれば、ツェナーダイオ
ードＤ１のカソードに生じる基準電圧は、トランジスタ
Ｑ３のベースエミッタ間、ダイオードＤ２、Ｄ３で主と
して温痩補償され、抵抗Ｒ１とＲ２とで分圧されて、所
定の出力電圧ＶＯＵＴが出力される。
この出力電圧Ｖ。０丁は、
０ＬＩＴ
＝ （Ｖｚ Ｖａ Ｅｏ ｅ Ｖｒ Ｏ２Ｖｒ ｏ ｓ
）Ｘ （Ｒ２，／ （Ｒ１＋Ｒ２） ） ト Ｖｒ
Ｄ ２＋Ｖｒ ｏ ａ ・・・（１） ただし、Ｖｚ：ツェナーダイオードＤ１の電圧（基準電
圧） ＶｓＥｏｐ：トランジスタＱ３のベース・エミッタ間電
圧 Ｖｒｏ２ ：ダイオードＤ２の順方向電圧ＶｒＤｓ：ダ
イオードＤ３の順方向電圧となる。
）Ｘ （Ｒ２，／ （Ｒ１＋Ｒ２） ） ト Ｖｒ
Ｄ ２＋Ｖｒ ｏ ａ ・・・（１） ただし、Ｖｚ：ツェナーダイオードＤ１の電圧（基準電
圧） ＶｓＥｏｐ：トランジスタＱ３のベース・エミッタ間電
圧 Ｖｒｏ２ ：ダイオードＤ２の順方向電圧ＶｒＤｓ：ダ
イオードＤ３の順方向電圧となる。
ところが、第１図の回路では、トランジスタＱ３のベー
ス電位がツェナーダイオード電圧（Ｖ２）で固定されて
いるにもかかわらず、電源電圧が変化すると、トランジ
スタＱ３のコレクタ電位が変動するため、トランジスタ
Ｑ３はベース幅変調効果を受け、そのエミッタ電位（Ｖ
ｚ−ＶＩＩＥＱ−）が変動してしまうことになる。そし
て、その結果、出力電圧Ｖｏｕｒに変化をきたしてしま
うという欠点があった。
ス電位がツェナーダイオード電圧（Ｖ２）で固定されて
いるにもかかわらず、電源電圧が変化すると、トランジ
スタＱ３のコレクタ電位が変動するため、トランジスタ
Ｑ３はベース幅変調効果を受け、そのエミッタ電位（Ｖ
ｚ−ＶＩＩＥＱ−）が変動してしまうことになる。そし
て、その結果、出力電圧Ｖｏｕｒに変化をきたしてしま
うという欠点があった。
より具体的にざえば、たとえば電ｇ！電圧の１０ボルト
の変化に対し、このような回路では、トランジスタＱ３
のエミッタ電位が約２〜３ミリボルト変動することが知
られている。このため、このような従来の定電圧回路を
、広弯囲な電源電圧で使用ジる場合には、出力電圧Ｖ。
の変化に対し、このような回路では、トランジスタＱ３
のエミッタ電位が約２〜３ミリボルト変動することが知
られている。このため、このような従来の定電圧回路を
、広弯囲な電源電圧で使用ジる場合には、出力電圧Ｖ。
ＬＩＴがかなり変動してしまうという欠点があったので
ある。
ある。
［発明の概要］
この発明は、上述のような従来の定電圧回路の欠点を除
去するためになされたものであり、出力制御用のトラン
ジスタＱ３のコレクタの接続を工夫することにより、電
源電圧が変動しても、トランジスタＱ３がベース幅変調
効果を受けず、トランジスタＱ３のエミッタ電位が変動
しないように改善された高精度かつ安定な定電圧回路を
提供することを目的としている。
去するためになされたものであり、出力制御用のトラン
ジスタＱ３のコレクタの接続を工夫することにより、電
源電圧が変動しても、トランジスタＱ３がベース幅変調
効果を受けず、トランジスタＱ３のエミッタ電位が変動
しないように改善された高精度かつ安定な定電圧回路を
提供することを目的としている。
この発明の上述の目的および特徴は、図面を参照して行
なう以下の実施例の説明から一層明らかとなろう。
なう以下の実施例の説明から一層明らかとなろう。
［発明の実施−例］
第２図は、この発明の一層“施例な示す回路図である。
この実施例の特徴は、トランジスタＱ７′Ｉ。
トラン゛ジスタＱ５．ダイオードＤ４およびダイオード
Ｄ５を設け、出力制御用のトランジスタＱ３のコレクタ
の接続を工夫したことである。
Ｄ５を設け、出力制御用のトランジスタＱ３のコレクタ
の接続を工夫したことである。
第２図を参照してこの実施例の特徴となる構成を、まず
説明する。トランジスタＱ１．トランジスタＱ２８３よ
び１〜ランジスタＱ５は同極性（たとえばＰＮＰ型）で
構成され、トランジスタＱ３およびトランジスタＱ４は
、前記３つのトランジスタとは異種性（たとえばＮＰＮ
型）で構成されている。出力ｆｌｔｌＪ ＩＩ用トラン
ジスタＱ３のコレクタは１〜ランジスタＱ２のコレクタ
に接続され、トランジスタＱ２のコレクタと定Ｎ流源Ｃ
との間には、ダイオードＤ４とダイオードＤ５との直列
接続が１妾１ｆされでいる。これらダイオードＤ４およ
びダイオード１〕５は、降ＩＩ用Ｐ Ｎ接合素子として
用いられている。相互に異極性のトランジスタＱ４とト
ランジスタＱ５は、凶列接続され、トランジスタＱ４の
」レクタけｉ〜ランジスタＱ１およびトランジスタＱ２
のベースに接続され、トランジスタＱ４のべ〜スはトラ
ンジスタＱ３のベースに接続されている。トランジスタ
Ｑ５のベースによダイオードＤ５のカソードと接続され
、トランジスタＱ５の＝■レクタは接地されている。な
お、その他の構成・は＠１図の従来回路と同様であり、
同一素子には同一の番号を付してここでの説明は省略す
る。
説明する。トランジスタＱ１．トランジスタＱ２８３よ
び１〜ランジスタＱ５は同極性（たとえばＰＮＰ型）で
構成され、トランジスタＱ３およびトランジスタＱ４は
、前記３つのトランジスタとは異種性（たとえばＮＰＮ
型）で構成されている。出力ｆｌｔｌＪ ＩＩ用トラン
ジスタＱ３のコレクタは１〜ランジスタＱ２のコレクタ
に接続され、トランジスタＱ２のコレクタと定Ｎ流源Ｃ
との間には、ダイオードＤ４とダイオードＤ５との直列
接続が１妾１ｆされでいる。これらダイオードＤ４およ
びダイオード１〕５は、降ＩＩ用Ｐ Ｎ接合素子として
用いられている。相互に異極性のトランジスタＱ４とト
ランジスタＱ５は、凶列接続され、トランジスタＱ４の
」レクタけｉ〜ランジスタＱ１およびトランジスタＱ２
のベースに接続され、トランジスタＱ４のべ〜スはトラ
ンジスタＱ３のベースに接続されている。トランジスタ
Ｑ５のベースによダイオードＤ５のカソードと接続され
、トランジスタＱ５の＝■レクタは接地されている。な
お、その他の構成・は＠１図の従来回路と同様であり、
同一素子には同一の番号を付してここでの説明は省略す
る。
第２図の回路において、トランジスタＱ３のコレクタ電
位Ｖｃｏｓを考えると、 Ｖｃ ｏ ｓ −Ｖｚ ＶＢ ε ｏ ４−ＶＢ Ｅ
Ｑ ｓ十’Ｊｆｏｃ−トＶｒｕｉ−＜２） ただし、■； ：ツェナーダイオード電圧の電圧（基準
電圧） Ｖａｃｏ４ ：！−ランジスタＱ４の ベース・エミッタ間雪圧 ＶａＥｏｓ：ｔ・ランジスタＱ５の ベース・エミッタ間電圧 ＶＦＬＩ４：ダイオードＤ４の順方向電圧Ｖｒｏｘ：ダ
イオードＤ５の順方向電圧となる。
位Ｖｃｏｓを考えると、 Ｖｃ ｏ ｓ −Ｖｚ ＶＢ ε ｏ ４−ＶＢ Ｅ
Ｑ ｓ十’Ｊｆｏｃ−トＶｒｕｉ−＜２） ただし、■； ：ツェナーダイオード電圧の電圧（基準
電圧） Ｖａｃｏ４ ：！−ランジスタＱ４の ベース・エミッタ間雪圧 ＶａＥｏｓ：ｔ・ランジスタＱ５の ベース・エミッタ間電圧 ＶＦＬＩ４：ダイオードＤ４の順方向電圧Ｖｒｏｘ：ダ
イオードＤ５の順方向電圧となる。
ここで、半導体のＩ） Ｎ接合電圧降下特性から、Ｖａ
＋：ａ４”ｙＶａＥｏｓ”；Ｖｒｏ４”；Ｖｒｏｓ（４
０，６〜０．７ ［Ｖ］ ） であるから、結局第（２）式は、 Ｖｃ ａ −”９Ｖ： ’・・（３） どなる。よって、［・ランジスタＱ３のコレクタ・エミ
ッタ間電圧ＶＱＥＱ＠は、第（３）式より、Ｖｃ Ｅ
ｏ ａ Ｌ：ｉＶａ Ｅ ｏ ａ ”’ （４）となる
。つまり、１〜ランジスタＱ３の］レクタ・エミッタ間
電圧は、常にトランジスタＱ３のベース・エミッタ間電
圧でクランプされることになる。
＋：ａ４”ｙＶａＥｏｓ”；Ｖｒｏ４”；Ｖｒｏｓ（４
０，６〜０．７ ［Ｖ］ ） であるから、結局第（２）式は、 Ｖｃ ａ −”９Ｖ： ’・・（３） どなる。よって、［・ランジスタＱ３のコレクタ・エミ
ッタ間電圧ＶＱＥＱ＠は、第（３）式より、Ｖｃ Ｅ
ｏ ａ Ｌ：ｉＶａ Ｅ ｏ ａ ”’ （４）となる
。つまり、１〜ランジスタＱ３の］レクタ・エミッタ間
電圧は、常にトランジスタＱ３のベース・エミッタ間電
圧でクランプされることになる。
したがって、電源電圧が変動し′Ｃも、トランジスタＱ
３はベース幅変調効果を受けなくなり、トランジスタＱ
３のエミッタ電位も変動しない。それゆえ蕗２図に示す
実施例回路の出力電圧Ｖ。ＬＩＴは変動せず、安定な定
電圧出力が補償される。
３はベース幅変調効果を受けなくなり、トランジスタＱ
３のエミッタ電位も変動しない。それゆえ蕗２図に示す
実施例回路の出力電圧Ｖ。ＬＩＴは変動せず、安定な定
電圧出力が補償される。
この発明の他の実施例として、第２図に示す回路構成に
おいて、電源（第１のＭ卑電位）と接地（第２の基準電
位）とを逆にすることもできる。
おいて、電源（第１のＭ卑電位）と接地（第２の基準電
位）とを逆にすることもできる。
この場合は、各ダイオードＤ１．Ｄ２．Ｄ３．Ｄ４、Ｄ
５を逆方向に接続するとともに、トランジスタＱ１．Ｑ
２．Ｑ３．Ｑ４．Ｑ５の極性を逆にずればよい。このよ
うにした場合、その電流の流れが逆になるだけで、出力
電圧特性は全く変わらない。
５を逆方向に接続するとともに、トランジスタＱ１．Ｑ
２．Ｑ３．Ｑ４．Ｑ５の極性を逆にずればよい。このよ
うにした場合、その電流の流れが逆になるだけで、出力
電圧特性は全く変わらない。
また、他の実施例として、基準電圧発生手段としてツェ
ナーダイオードＤ１を使用するかわりに、別の定電圧素
子等を基準電圧発生手段として用いてもよい。
ナーダイオードＤ１を使用するかわりに、別の定電圧素
子等を基準電圧発生手段として用いてもよい。
さらにまた、降圧用ＰＮ接合素子として用いたダイオー
ドＤ４およびダイオードＤ５に代えて、他のＰＮ接合を
有する素子〈たとえばトランジスタ）のＰＮ接合でＭＭ
ｋえることもできる。
ドＤ４およびダイオードＤ５に代えて、他のＰＮ接合を
有する素子〈たとえばトランジスタ）のＰＮ接合でＭＭ
ｋえることもできる。
なお、上記各説明では、ディスクリート回路を用いたが
、これと同様の作用を有する集積回路としてもよい。
、これと同様の作用を有する集積回路としてもよい。
［発明の効果］
以上のように、この発明によれば、１ｍ甲な回路構成で
高精度かつ安定した定電圧出力の回路を得ることができ
る。
高精度かつ安定した定電圧出力の回路を得ることができ
る。
第１図は、従来の定電圧回路の一例を示す図である。第
２図は、この発明の一実施例を示す図である。 図において、Ｑｌ、Ｑ２．Ｑ３．Ｑ４．Ｑ５は、それぞ
れ、第１．第２．第３．第４．第５の各１〜ランジスタ
、Ｄｌは基準電圧発生手段の一例のツェナーダイオード
、０２．Ｄ３．’Ｄ４．Ｄ５はダイオード、Ｒ１，Ｒ２
は抵抗、Ｃは定電流源を示す。 代理人 大 岩 増 維
２図は、この発明の一実施例を示す図である。 図において、Ｑｌ、Ｑ２．Ｑ３．Ｑ４．Ｑ５は、それぞ
れ、第１．第２．第３．第４．第５の各１〜ランジスタ
、Ｄｌは基準電圧発生手段の一例のツェナーダイオード
、０２．Ｄ３．’Ｄ４．Ｄ５はダイオード、Ｒ１，Ｒ２
は抵抗、Ｃは定電流源を示す。 代理人 大 岩 増 維
Claims (1)
- 【特許請求の範囲】 （１） 第１の基準電位と第２の基準電位との間に接続
される同極性の第１および第２のトランジスタと、該第
１および第２のトランジスタとは異極性の出力制御用の
第３のトランジスタと、基準電圧発生手段と、定電流源
と、分圧回路とを含み、 イ） 第１および第２のトランジスタのエミッタは第１
の基準電位に接続され、 口） 第１および第２のトランジスタのベースは相互接
続され、 ハ） 第１のトランジスタのコレクタは基準電圧発生手
段を介して第２の基準電位と接続され、二） 第２のト
ランジスタのコレクタは定電流源を介して第２の基準電
位と接続され、ホ）、第３のトランジスタのベースは第
１のトランジスタのコレクタと接続されて一定の電圧が
印加され、 へ） 第３のトランジスタのエミッタは分圧回路を介し
て第２の基＃＝電位と接続され、ト） 分圧回路の分圧
点が出力端子をｗ４成している、定電圧回路において、
さらに、 第３のトランジスタと同極性の第４のトランジスタと、
第３のトランジスタと異極性の第５のトランジスタと、
降圧用ＰＮ接合素子とを設け、チ） 第３のトランジス
タのコレクタを第２のトランジスタのコレクタに接続し
、 す） 第２のトランジスタのコレクタと定電流源との間
に降圧用ＰＮ接合素子を挿入接続し、ヌ） 第４のトラ
ンジスタと第５のトランジスタとを直列接続し、 ル） 第４のトランジスタのコレクタは第１および第２
のトランジスタのベースに接続し、ヲ） 第４のトラン
ジスタのベースは第３のトランジスタのベースに接続し
、 ワ） 第５のトランジスタのベースは降圧用ＰＮ接合素
子と″？電流源との接続点に接続し、カ） 第５の１〜
ランジスタのコレクタは第２の基準電位と接続したこと
を特徴とする、定電圧回路。 （２） ｔｆＪ記第１の基準電位は電源電位であり、前
記第２の基準電位は接地電位であり、前記第１．第２お
よび第５のトランジスタの極性はＰＮＰ型であり、 前記第３および第４のトランジスタの極性はＮＰＮ型で
あることを特徴とする特許請求の範囲第１項記載の定電
圧回路。 （３）−前記第１の基準電位は接地電位であり、前記第
２の基準電位は電源電位であり、前記第１．第２および
第５のトランジスタの極性はＮＰＮ型であり、 前記第３および第４のトランジスタの極性はＰＮＰ型で
あることを特徴とする特許請求の範囲第１項記載の定電
圧回路。 〈４） 前記分圧回路は直列接続された第１の抵抗と第
２の抵抗とＰＮ接合ダイオードであり、当該箱１の抵抗
と第２の抵抗との接続点が分圧点を構成していることを
特徴とする特許請求の範囲第１項ないし第３項のいずれ
かに記載の定電圧回路。 （５） 前記ＰＮ接合ダイオードは、２段接続されてい
ることを特徴とする特許請求の範囲第４項記載の定電圧
回路。 （６） 前記降圧用ＰＮ接合素子は、直列接続された２
つのＰＮ接合ダイオードであることを特徴とする特許請
求の範囲第１項ないし第５項のいずれかに記載の定電圧
回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58228028A JPS60119106A (ja) | 1983-11-30 | 1983-11-30 | 定電圧回路 |
| US06/644,434 US4560919A (en) | 1983-11-30 | 1984-08-27 | Constant-voltage circuit insensitive to source change |
| DE19843437873 DE3437873A1 (de) | 1983-11-30 | 1984-10-16 | Konstant-spannungsschaltung |
| FR8418199A FR2557395B1 (fr) | 1983-11-30 | 1984-11-29 | Circuit a tension constante adapte pour maintenir une caracteristique de sortie stable independamment des changements d'une tension de source |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58228028A JPS60119106A (ja) | 1983-11-30 | 1983-11-30 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60119106A true JPS60119106A (ja) | 1985-06-26 |
| JPH0252883B2 JPH0252883B2 (ja) | 1990-11-15 |
Family
ID=16870062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58228028A Granted JPS60119106A (ja) | 1983-11-30 | 1983-11-30 | 定電圧回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4560919A (ja) |
| JP (1) | JPS60119106A (ja) |
| DE (1) | DE3437873A1 (ja) |
| FR (1) | FR2557395B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021022177A (ja) * | 2019-07-29 | 2021-02-18 | エイブリック株式会社 | 基準電圧回路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4774452A (en) * | 1987-05-29 | 1988-09-27 | Ge Company | Zener referenced voltage circuit |
| JP2890381B2 (ja) * | 1991-12-28 | 1999-05-10 | シャープ株式会社 | 対数圧縮回路 |
| EP3926437B1 (en) * | 2020-06-16 | 2024-04-03 | NXP USA, Inc. | A high accuracy zener based voltage reference circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7016401A (ja) * | 1970-11-10 | 1971-10-25 | ||
| US4085359A (en) * | 1976-02-03 | 1978-04-18 | Rca Corporation | Self-starting amplifier circuit |
| US4352056A (en) * | 1980-12-24 | 1982-09-28 | Motorola, Inc. | Solid-state voltage reference providing a regulated voltage having a high magnitude |
| US4349778A (en) * | 1981-05-11 | 1982-09-14 | Motorola, Inc. | Band-gap voltage reference having an improved current mirror circuit |
-
1983
- 1983-11-30 JP JP58228028A patent/JPS60119106A/ja active Granted
-
1984
- 1984-08-27 US US06/644,434 patent/US4560919A/en not_active Expired - Fee Related
- 1984-10-16 DE DE19843437873 patent/DE3437873A1/de active Granted
- 1984-11-29 FR FR8418199A patent/FR2557395B1/fr not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021022177A (ja) * | 2019-07-29 | 2021-02-18 | エイブリック株式会社 | 基準電圧回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4560919A (en) | 1985-12-24 |
| FR2557395B1 (fr) | 1988-01-22 |
| DE3437873C2 (ja) | 1987-08-13 |
| JPH0252883B2 (ja) | 1990-11-15 |
| DE3437873A1 (de) | 1985-06-05 |
| FR2557395A1 (fr) | 1985-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229711A (en) | Reference voltage generating circuit | |
| JPS61230411A (ja) | 電気回路 | |
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| JPS60119106A (ja) | 定電圧回路 | |
| JPS6286417A (ja) | 電圧調整回路 | |
| US3876955A (en) | Biasing circuit for differential amplifier | |
| US3989997A (en) | Absolute-value circuit | |
| JPH0413692Y2 (ja) | ||
| JP3736077B2 (ja) | 電圧比較回路 | |
| JPH0615299Y2 (ja) | 定電流源回路 | |
| JP3076129B2 (ja) | 差動増幅装置 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JPH0642252Y2 (ja) | 定電圧回路 | |
| JPS58132816A (ja) | 電気回路 | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JPS5882321A (ja) | 絶対温度比例電流発生回路 | |
| JPH0434567Y2 (ja) | ||
| JPS5882319A (ja) | 定電流回路 | |
| JPS5912821Y2 (ja) | 発振器 | |
| JP2702140B2 (ja) | 電源回路 | |
| JPH065812B2 (ja) | 振幅制限回路 | |
| JP3226105B2 (ja) | 演算整流回路 | |
| JPH022545B2 (ja) | ||
| JPH0546096Y2 (ja) | ||
| JPH0570851B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |