JP2702140B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP2702140B2 JP2702140B2 JP7048288A JP7048288A JP2702140B2 JP 2702140 B2 JP2702140 B2 JP 2702140B2 JP 7048288 A JP7048288 A JP 7048288A JP 7048288 A JP7048288 A JP 7048288A JP 2702140 B2 JP2702140 B2 JP 2702140B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- resistor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、非安定な供給電源から定電圧電源を生成供
給し、供給電源の電圧が所定値以下になった場合でも、
供給電源の電圧降下に従って定電圧電源の電圧も安定に
降下させる電源回路に関する。
給し、供給電源の電圧が所定値以下になった場合でも、
供給電源の電圧降下に従って定電圧電源の電圧も安定に
降下させる電源回路に関する。
第3図はこの種の従来の電源回路を示す回路図、第4
図は第3図の従来例の動作を示す特性図である。
図は第3図の従来例の動作を示す特性図である。
PNPトランジスタQ21,Q22は定電流回路を構成してお
り、電源供給端子1を介して電源電圧Vccを供給され、N
PNトランジスタQ23,Q24にそれぞれ電流を供給してい
る。抵抗R21はNPNトランジスタQ23,Q24のエミッタを
基準端子3を介してアースに接続している。基準電圧発
生部4は供給電源電圧Vccが基準電圧Vref以上になった
ときNPNトランジスタQ23のベースに基準電圧Vrefを印
加する。トランジスタQ25は、ベースがNPNトランジス
タQ22のコレクタに、コレクタが抵抗R22を介して電源
供給端子1に、エミッタがダイオード接続されたNPNト
ランジスタQ26のコレクタにそれぞれ接続されている。
NPNトランジスタW26のエミッタはダイオード接続され
たNPNトランジスタQ27のコレクタに、NPNトランジスタ
Q27のエミッタはダイオード接続されたNPNトランジス
タQ28のコレクタにそれぞれ接続されている。抵抗R24
はトランジスタQ28のエミッタを基準端子3に接続して
いる。NPNトランジスタQ29は、ベースがNPNトランジス
タQ28のエミッタに、コレクタが抵抗R23を介して電源
供給端子1に、エミッタが基準端子3にそれぞれ接続さ
れている。PNPトランジスタQ30は、ベースがNPNトラン
ジスタQ29のコレクタに、エミッタが電源供給端子1
に、コレクタが安定化電圧出力端子2にそれぞれ接続さ
れている。抵抗R25はPNPトランジスタQ30のコレクタ
とNPNトランジスタQ24のベースとを接続し、抵抗R26
はNPNトランジスタQ24のベースと基準端子とを接続し
ている。安定化電圧出力端子2と基準端子3との間に負
荷抵抗RLが接続されている。
り、電源供給端子1を介して電源電圧Vccを供給され、N
PNトランジスタQ23,Q24にそれぞれ電流を供給してい
る。抵抗R21はNPNトランジスタQ23,Q24のエミッタを
基準端子3を介してアースに接続している。基準電圧発
生部4は供給電源電圧Vccが基準電圧Vref以上になった
ときNPNトランジスタQ23のベースに基準電圧Vrefを印
加する。トランジスタQ25は、ベースがNPNトランジス
タQ22のコレクタに、コレクタが抵抗R22を介して電源
供給端子1に、エミッタがダイオード接続されたNPNト
ランジスタQ26のコレクタにそれぞれ接続されている。
NPNトランジスタW26のエミッタはダイオード接続され
たNPNトランジスタQ27のコレクタに、NPNトランジスタ
Q27のエミッタはダイオード接続されたNPNトランジス
タQ28のコレクタにそれぞれ接続されている。抵抗R24
はトランジスタQ28のエミッタを基準端子3に接続して
いる。NPNトランジスタQ29は、ベースがNPNトランジス
タQ28のエミッタに、コレクタが抵抗R23を介して電源
供給端子1に、エミッタが基準端子3にそれぞれ接続さ
れている。PNPトランジスタQ30は、ベースがNPNトラン
ジスタQ29のコレクタに、エミッタが電源供給端子1
に、コレクタが安定化電圧出力端子2にそれぞれ接続さ
れている。抵抗R25はPNPトランジスタQ30のコレクタ
とNPNトランジスタQ24のベースとを接続し、抵抗R26
はNPNトランジスタQ24のベースと基準端子とを接続し
ている。安定化電圧出力端子2と基準端子3との間に負
荷抵抗RLが接続されている。
次に本従来例の動作について第4図を参照して説明す
る。
る。
非安定な供給電源電圧Vccが基準電圧Vrefより大きく
なり、式(1)を満足したとき出力電圧Voは立上がる。
なり、式(1)を満足したとき出力電圧Voは立上がる。
それぞれトランジスタQ29,Q28,Q27,Q26のベース・エ
ミッタ間電圧で、VBE= はトランジスタQ25のコレクタ・エミッタ間飽和電圧、 はトランジスタQ25のコレクタ電流である。
ミッタ間電圧で、VBE= はトランジスタQ25のコレクタ・エミッタ間飽和電圧、 はトランジスタQ25のコレクタ電流である。
供給電源電圧Vccが電圧Vaを超えて高くなるのに比例
して出力電圧Voも高くなる。そして供給電源電圧Vccが
式(2)で示される電圧以上になると出力電圧Voは安定
して式(3)で示される電圧VSTとなる。
して出力電圧Voも高くなる。そして供給電源電圧Vccが
式(2)で示される電圧以上になると出力電圧Voは安定
して式(3)で示される電圧VSTとなる。
ただし、 はトランジスタQ30のコレクタ・エミッタ飽和電圧 Vo=Vref×(1+R25/R26)=VST ……(3) この電源回路は、基準電圧回路として基本的なバンド
ギャップリファレンス回路の場合、基準電圧Vrefは約Vr
ef=2×VBEであり、誤差増幅器のトランジスタQ23と
Q24とのベース電位は同電位となっている。そのためド
ライブ回路のトランジスタQ25のベース電位VB25は2
×VBE<VB25となる必要があり、2×VBE≧Q25のベ
ース電位となると誤差増幅回路のトランジスタQ24を飽
和させてしまう。また、負荷電流、抵抗、トランジスタ
のVBEのバラツキおよび温度特性を考慮に入れると、2
×VBE<VB25の関係を常に満足するには出力段のドラ
イブ回路にレベルシフトとしてトランジスタQ26,Q27,Q
28をダイオード接続する必要がある。そして、トランジ
スタのVBEは負の温度係数を有するため温度が下ると供
給電源電圧Vccが式(4)を満足しないと出力電圧Voは
立上らない。
ギャップリファレンス回路の場合、基準電圧Vrefは約Vr
ef=2×VBEであり、誤差増幅器のトランジスタQ23と
Q24とのベース電位は同電位となっている。そのためド
ライブ回路のトランジスタQ25のベース電位VB25は2
×VBE<VB25となる必要があり、2×VBE≧Q25のベ
ース電位となると誤差増幅回路のトランジスタQ24を飽
和させてしまう。また、負荷電流、抵抗、トランジスタ
のVBEのバラツキおよび温度特性を考慮に入れると、2
×VBE<VB25の関係を常に満足するには出力段のドラ
イブ回路にレベルシフトとしてトランジスタQ26,Q27,Q
28をダイオード接続する必要がある。そして、トランジ
スタのVBEは負の温度係数を有するため温度が下ると供
給電源電圧Vccが式(4)を満足しないと出力電圧Voは
立上らない。
さらに負荷電流が増加するとトランジスタQ25のコレク
タ電流 も増加し、各トランジスタQ29,Q28,Q27,Q26,Q25のVBE
も上るので式(5)を満足しないと出力電圧Voが立上ら
ないことがわかる。
タ電流 も増加し、各トランジスタQ29,Q28,Q27,Q26,Q25のVBE
も上るので式(5)を満足しないと出力電圧Voが立上ら
ないことがわかる。
〔発明が解決しようとする課題〕 上述した従来の電源回路は、供給電源電圧Vccの電圧
が低い場合に出力電圧Voが出力されなくなり、温度低下
などの条件が重なると更に特性が劣化してしまい、供給
電源電圧Vccが相当低下しても、供給電源電圧Vccに応じ
た電圧を出力させたい要望を満足させられないという欠
点がある。
が低い場合に出力電圧Voが出力されなくなり、温度低下
などの条件が重なると更に特性が劣化してしまい、供給
電源電圧Vccが相当低下しても、供給電源電圧Vccに応じ
た電圧を出力させたい要望を満足させられないという欠
点がある。
本発明の電源回路は、 一端が電源供給端子にそれぞれ接続された第1,第2の
抵抗と、 エミッタが第1の抵抗の他端に接続された第1の導電
型の第1のトランジスタと、 エミッタが第2の抵抗の他端に接続され、ベースとコ
レクタとが第1のトランジスタのベースに接続された第
1の導電型の第2のトランジスタと、 一端が電源供給端子にそれぞれ接続された第3,第4の
抵抗と、 エミッタが第3の抵抗の他端に接続された第1の導電
型の第3のトランジスタと、 エミッタが第4の抵抗の他端に接続され、ベースが第
3のトランジスタのベースとコレクタとに接続された第
1の導電型の第4のトランジスタと、 コレクタが第2のトランジスタのコレクタに接続され
た第2の導電型の第5のトランジスタと、 コレクタが第3のトランジスタのコレクタに接続され
た第2の導電型の第6のトランジスタと、 一端が第5,第6のトランジスタのエミッタに、他端が
基準端子にそれぞれ接続された第5の抵抗と、 電源供給端子に基準電圧以上の電圧が印加されると、
第5のトランジスタのベースに基準電圧を印加する基準
電圧発生部と、 コレクタが第4のトランジスタのコレクタに接続され
た第2の導電型の第7のトランジスタと、 一端が第7のトランジスタのエミッタに、他端が基準
端子にそれぞれ接続された第6の抵抗と、 コレクタが第1のトランジスタのコレクタに接続さ
れ、ベースが第7のトランジスタのベースとコレクタと
に接続された第2の導電型の第8のトランジスタと、 一端が第8のトランジスタのエミッタに、他端が基準
端子にそれぞれ接続された第7の抵抗と、 ベースが第8のトランジスタのコレクタに接続された
第2の導電型の第9のトランジスタと、 一端が電源供給端子に、他端が第9のトランジスタの
コレクタにそれぞれ接続された第8の抵抗と、 ベースが第9のトランジスタのエミッタに、エミッタ
が基準端子にそれぞれ接続された第2の導電型の第10の
トランジスタと、 一端が電源供給端子に、他端が第10のトランジスタの
コレクタにそれぞれ接続された第9の抵抗と、 一端が第10のトランジスタのベースに、他端が基準端
子にそれぞれ接続された第10の抵抗と、 ベースが第10のトランジスタのコレクタに、エミッタ
が電源供給端子に、コレクタが安定化電圧出力端子にそ
れぞれ接続された第1の導電交野第11のトランジスタ
と、 一端が第11のトランジスタのコレクタに、他端が第6
のトランジスタのベースにそれぞれ接続された第11の抵
抗と、 一端が第11の抵抗の他端に、他端が基準端子にそれぞ
れ接続された第12の抵抗とを有する。
抵抗と、 エミッタが第1の抵抗の他端に接続された第1の導電
型の第1のトランジスタと、 エミッタが第2の抵抗の他端に接続され、ベースとコ
レクタとが第1のトランジスタのベースに接続された第
1の導電型の第2のトランジスタと、 一端が電源供給端子にそれぞれ接続された第3,第4の
抵抗と、 エミッタが第3の抵抗の他端に接続された第1の導電
型の第3のトランジスタと、 エミッタが第4の抵抗の他端に接続され、ベースが第
3のトランジスタのベースとコレクタとに接続された第
1の導電型の第4のトランジスタと、 コレクタが第2のトランジスタのコレクタに接続され
た第2の導電型の第5のトランジスタと、 コレクタが第3のトランジスタのコレクタに接続され
た第2の導電型の第6のトランジスタと、 一端が第5,第6のトランジスタのエミッタに、他端が
基準端子にそれぞれ接続された第5の抵抗と、 電源供給端子に基準電圧以上の電圧が印加されると、
第5のトランジスタのベースに基準電圧を印加する基準
電圧発生部と、 コレクタが第4のトランジスタのコレクタに接続され
た第2の導電型の第7のトランジスタと、 一端が第7のトランジスタのエミッタに、他端が基準
端子にそれぞれ接続された第6の抵抗と、 コレクタが第1のトランジスタのコレクタに接続さ
れ、ベースが第7のトランジスタのベースとコレクタと
に接続された第2の導電型の第8のトランジスタと、 一端が第8のトランジスタのエミッタに、他端が基準
端子にそれぞれ接続された第7の抵抗と、 ベースが第8のトランジスタのコレクタに接続された
第2の導電型の第9のトランジスタと、 一端が電源供給端子に、他端が第9のトランジスタの
コレクタにそれぞれ接続された第8の抵抗と、 ベースが第9のトランジスタのエミッタに、エミッタ
が基準端子にそれぞれ接続された第2の導電型の第10の
トランジスタと、 一端が電源供給端子に、他端が第10のトランジスタの
コレクタにそれぞれ接続された第9の抵抗と、 一端が第10のトランジスタのベースに、他端が基準端
子にそれぞれ接続された第10の抵抗と、 ベースが第10のトランジスタのコレクタに、エミッタ
が電源供給端子に、コレクタが安定化電圧出力端子にそ
れぞれ接続された第1の導電交野第11のトランジスタ
と、 一端が第11のトランジスタのコレクタに、他端が第6
のトランジスタのベースにそれぞれ接続された第11の抵
抗と、 一端が第11の抵抗の他端に、他端が基準端子にそれぞ
れ接続された第12の抵抗とを有する。
したがって、電源供給端子に印加される供給電源電圧
が基準電圧以上になれば、基準電圧発生部により基準電
圧を印加された第5のトランジスタがアクティブにな
り、アクティブになった第5のトランジスタにより第1,
第2のトランジスタが駆動され、第1のトランジスタに
より第9,第10,第11のトランジスタが順次駆動されるの
で供給電源電圧が基準電圧のように低い電圧のときから
出力電圧は立上る。
が基準電圧以上になれば、基準電圧発生部により基準電
圧を印加された第5のトランジスタがアクティブにな
り、アクティブになった第5のトランジスタにより第1,
第2のトランジスタが駆動され、第1のトランジスタに
より第9,第10,第11のトランジスタが順次駆動されるの
で供給電源電圧が基準電圧のように低い電圧のときから
出力電圧は立上る。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第1図は本発明の電源回路の一実施例を示す回路図、
第2図は第1図の実施例の動作を示す特性図である。
第2図は第1図の実施例の動作を示す特性図である。
抵抗R1,R2,R3,R4,R8,R9の一端は電源供給端子1に接
続されている。PNPトランジスタQ1,Q2は、エミッタが
それぞれ抵抗R1,R2の他端に接続されており、PNPトラ
ンジスタQ1のベースはPNPトランジスタQ2のベースと
コレクタとに接続されている。PNPトランジスタQ3,Q4
はエミッタがそれぞれ抵抗R3,R4の他端に接続されてお
り、PNPトランジスタQ4のベースはPNPトランジスタQ3
のベースとコレクタとに接続されている。NPNトランジ
スタQ5,Q6のコレクタはそれぞれPNPトランジスタQ2,Q
3のコレクタに接続されている。抵抗R5はNPNトランジ
スタQ5,Q6のエミッタを基準端子を介してアースに接続
している。基準電圧発生部4は供給電源電圧Vccが基準
電圧Vref以上になったとき基準電圧VrefをNPNトランジ
スタQ5のベースに印加する。NPNトランジスタQ7は、
コレクタがPNPトランジスタQ4のコレクタに、エミッタ
が抵抗R6を介して基準端子3にそれぞれ接続されてい
る。NPNトランジスタQ8は、コレクタがPNPトランジス
タQ1のコレクタに、ベースがNPNトランジスタQ7のベ
ースとコレクタとに、エミッタが抵抗R7を介して基準
端子3にそれぞれ接続されている。NPNトランジスタQ9
は、ベースがNPNトランジスタQ8のコレクタに、コレク
タが抵抗R8の他端に、エミッタが抵抗R10を介して基
準端子3に接続されている。NPNトランジスタQ10は、
ベースがNPNトランジスタQ9のエミッタに、コレクタが
抵抗R9の他端に、エミッタが基準端子3にそれぞれ接
続されている。PNPトランジスタQ11は、エミッタが電
源供給端子1に、ベースがNPNトランジスタQ10のコレ
クタに、コレクタが安定化電圧出力端子2にそれぞれ接
続されている。抵抗R11はPNPトランジスタQ11のコレ
クタとNPNトランジスタQ6のベースとを接続する。抵抗
R12はNPNトランジスタQ6のベースと基準端子3とを接
続する。負荷抵抗RLは安定化電圧出力端子2と基準端
子3間に接続されている。
続されている。PNPトランジスタQ1,Q2は、エミッタが
それぞれ抵抗R1,R2の他端に接続されており、PNPトラ
ンジスタQ1のベースはPNPトランジスタQ2のベースと
コレクタとに接続されている。PNPトランジスタQ3,Q4
はエミッタがそれぞれ抵抗R3,R4の他端に接続されてお
り、PNPトランジスタQ4のベースはPNPトランジスタQ3
のベースとコレクタとに接続されている。NPNトランジ
スタQ5,Q6のコレクタはそれぞれPNPトランジスタQ2,Q
3のコレクタに接続されている。抵抗R5はNPNトランジ
スタQ5,Q6のエミッタを基準端子を介してアースに接続
している。基準電圧発生部4は供給電源電圧Vccが基準
電圧Vref以上になったとき基準電圧VrefをNPNトランジ
スタQ5のベースに印加する。NPNトランジスタQ7は、
コレクタがPNPトランジスタQ4のコレクタに、エミッタ
が抵抗R6を介して基準端子3にそれぞれ接続されてい
る。NPNトランジスタQ8は、コレクタがPNPトランジス
タQ1のコレクタに、ベースがNPNトランジスタQ7のベ
ースとコレクタとに、エミッタが抵抗R7を介して基準
端子3にそれぞれ接続されている。NPNトランジスタQ9
は、ベースがNPNトランジスタQ8のコレクタに、コレク
タが抵抗R8の他端に、エミッタが抵抗R10を介して基
準端子3に接続されている。NPNトランジスタQ10は、
ベースがNPNトランジスタQ9のエミッタに、コレクタが
抵抗R9の他端に、エミッタが基準端子3にそれぞれ接
続されている。PNPトランジスタQ11は、エミッタが電
源供給端子1に、ベースがNPNトランジスタQ10のコレ
クタに、コレクタが安定化電圧出力端子2にそれぞれ接
続されている。抵抗R11はPNPトランジスタQ11のコレ
クタとNPNトランジスタQ6のベースとを接続する。抵抗
R12はNPNトランジスタQ6のベースと基準端子3とを接
続する。負荷抵抗RLは安定化電圧出力端子2と基準端
子3間に接続されている。
次に第1図の実施例の動作について第2図を参照して
説明する。
説明する。
供給電源電圧Vccが基準電圧Vref(=2VBE)に達する
とNPNトランジスタQ5のベースに基準電圧が印加されNP
NトランジスタQ5はアクティブとなり、PNPトランジス
タQ2に電流を流させる、したがって、PNPトランジスタ
Q1にも電流が流れる。NPNトランジスタQ9のベースに
はPNPトランジスタQ1からバイアス電流が供給され、ト
ランジスタQ10,Q11もアクティブになり出力電圧Voは立
上る。供給電圧Vccが電圧Va,Vdと高くなるのに比例して
出力電圧Voも高くなる。そして供給電圧Vccが電圧V3N
以上になったときは、従来例と同様抵抗RR1,R12による
分割電圧がNPNトランジスタQ6のベースに帰還されてい
るので出力電圧Voは式(6)で示される安定な出力電圧
VsTを保持する。
とNPNトランジスタQ5のベースに基準電圧が印加されNP
NトランジスタQ5はアクティブとなり、PNPトランジス
タQ2に電流を流させる、したがって、PNPトランジスタ
Q1にも電流が流れる。NPNトランジスタQ9のベースに
はPNPトランジスタQ1からバイアス電流が供給され、ト
ランジスタQ10,Q11もアクティブになり出力電圧Voは立
上る。供給電圧Vccが電圧Va,Vdと高くなるのに比例して
出力電圧Voも高くなる。そして供給電圧Vccが電圧V3N
以上になったときは、従来例と同様抵抗RR1,R12による
分割電圧がNPNトランジスタQ6のベースに帰還されてい
るので出力電圧Voは式(6)で示される安定な出力電圧
VsTを保持する。
Vo=Vref×(1+RR1/R12)=VsT ……(6) したがって、供給電源電圧Vccが次第に下がり、電圧
V3N以下になっても従来例のようにすぐに出力電圧Voが
0とならず、供給電源電圧Vccが電圧Vrefになるまで、
電圧Voを出力しつづける。
V3N以下になっても従来例のようにすぐに出力電圧Voが
0とならず、供給電源電圧Vccが電圧Vrefになるまで、
電圧Voを出力しつづける。
以上説明したように本発明は、供給電源電圧が基準電
圧以上になると基準電圧発生部の基準電圧でアクティブ
になる第5のトランジスタにより第1,第2のトランジス
タを駆動し、駆動された第1のトランジスタにより第9,
第10,第11のトランジスタを駆動することにより、供給
電源電圧が基準電圧のように低い電圧のときから出力電
圧が出力される効果があり、従来例のようにレベルシフ
ト回路を用いていないので温度などの変化により減電圧
特性を劣化させない効果もある。
圧以上になると基準電圧発生部の基準電圧でアクティブ
になる第5のトランジスタにより第1,第2のトランジス
タを駆動し、駆動された第1のトランジスタにより第9,
第10,第11のトランジスタを駆動することにより、供給
電源電圧が基準電圧のように低い電圧のときから出力電
圧が出力される効果があり、従来例のようにレベルシフ
ト回路を用いていないので温度などの変化により減電圧
特性を劣化させない効果もある。
第1図は本発明の電源回路の一実施例を示す回路図、第
2図は第1図の実施例の動作を示す特性図、第3図は従
来例を示す回路図、第4図は第3図の従来例の動作を示
す特性図である。 1……電源電圧供給端子、2……安定化電圧出力端子、
3……基準端子、4……基準電圧発生部、Q1,Q2,〜,Q
R1……トランジスタ、R1,R2,〜,R12……抵抗。
2図は第1図の実施例の動作を示す特性図、第3図は従
来例を示す回路図、第4図は第3図の従来例の動作を示
す特性図である。 1……電源電圧供給端子、2……安定化電圧出力端子、
3……基準端子、4……基準電圧発生部、Q1,Q2,〜,Q
R1……トランジスタ、R1,R2,〜,R12……抵抗。
Claims (1)
- 【請求項1】一端が電源供給端子にそれぞれ接続された
第1,第2の抵抗と、 エミッタが第1の抵抗の他端に接続された第1の導電型
の第1のトランジスタと、 エミッタが第2の抵抗の他端に接続され、ベースとコレ
クタとが第1のトランジスタのベースに接続された第1
の導電型の第2のトランジスタと、 一端が電源供給端子にそれぞれ接続された第3,第4の抵
抗と、 エミッタが第3の抵抗の他端に接続された第1の導電型
の第3のトランジスタと、 エミッタが第4の抵抗の他端に接続され、ベースが第3
のトランジスタのベースとコレクタとに接続された第1
の導電型の第4のトランジスタと、 コレクタが第2のトランジスタのコレクタに接続された
第2の導電型の第5のトランジスタと、 コレクタが第3のトランジスタのコレクタに接続された
第2の導電型の第6のトランジスタと、 一端が第5,第6のトランジスタのエミッタに、他端が基
準端子にそれぞれ接続された第5の抵抗と、 電源供給端子に基準電圧以上の電圧が印加されると、第
5のトランジスタのベースに基準電圧を印加する基準電
圧発生部と、 コレクタが第4のトランジスタのコレクタに接続された
第2の導電型の第7のトランジスタと、 一端が第7のトランジスタのエミッタに、他端が基準端
子にそれぞれ接続された第6の抵抗と、 コレクタが第1のトランジスタのコレクタに接続され、
ベースが第7のトランジスタのベースとコレクタとに接
続された第2の導電型の第8のトランジスタと、 一端が第8のトランジスタのエミッタに、他端が基準端
子にそれぞれ接続された第7の抵抗と、 ベースが第8のトランジスタのコレクタに接続された第
2の導電型の第9のトランジスタと、 一端が電源供給端子に、他端が第9のトランジスタのコ
レクタにそれぞれ接続された第8の抵抗と、 ベースが第9のトランジスタのエミッタに、エミッタが
基準端子にそれぞれ接続された第2の導電型の第10のト
ランジスタと、 一端が電源供給端子に、他端が第10のトランジスタのコ
レクタにそれぞれ接続された第9の抵抗と、 一端が第10のトランジスタのベースに、他端が基準端子
にそれぞれ接続された第10の抵抗と、 ベースが第10のトランジスタのコレクタに、エミッタが
電源供給端子に、コレクタが安定化電圧出力端子にそれ
ぞれ接続された第1の導電型の第11のトランジスタと、 一端が第11のトランジスタのコレクタに、他端が第6の
トランジスタのベースにそれぞれ接続された第11の抵抗
と、 一端が第11の抵抗の他端に、他端が基準端子にそれぞれ
接続された第12の抵抗とを有する電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7048288A JP2702140B2 (ja) | 1988-03-23 | 1988-03-23 | 電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7048288A JP2702140B2 (ja) | 1988-03-23 | 1988-03-23 | 電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01241608A JPH01241608A (ja) | 1989-09-26 |
JP2702140B2 true JP2702140B2 (ja) | 1998-01-21 |
Family
ID=13432783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7048288A Expired - Fee Related JP2702140B2 (ja) | 1988-03-23 | 1988-03-23 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2702140B2 (ja) |
-
1988
- 1988-03-23 JP JP7048288A patent/JP2702140B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH01241608A (ja) | 1989-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7573324B2 (en) | Reference voltage generator | |
EP0039178B1 (en) | Integrated circuit for generating a reference voltage | |
EP0139425A1 (en) | A constant current source circuit | |
JPH0446009B2 (ja) | ||
JPS6346444B2 (ja) | ||
JP2702140B2 (ja) | 電源回路 | |
EP0080620A1 (en) | Band gap voltage regulator circuit | |
JP2533201B2 (ja) | Am検波回路 | |
JPS632418A (ja) | 電圧制御発振器 | |
US6249175B1 (en) | Self-biasing circuit | |
JPH0638712B2 (ja) | Dc−dcコンバ−タ | |
JPH0413692Y2 (ja) | ||
JP3332991B2 (ja) | 駆動回路 | |
JPS5986316A (ja) | 差動増幅器対の切替回路 | |
JPS60119106A (ja) | 定電圧回路 | |
JP2537235B2 (ja) | 定電流回路 | |
JP2615447B2 (ja) | 直流モータの速度制御装置 | |
JPS5842886B2 (ja) | 定電圧装置 | |
JPH0474734B2 (ja) | ||
JPH063449Y2 (ja) | 台形波発生回路 | |
JP2591906Y2 (ja) | 基準電圧回路 | |
JP2829773B2 (ja) | コンパレータ回路 | |
JP2647725B2 (ja) | 電圧比較器 | |
JP3671519B2 (ja) | 電流供給回路 | |
JP3074036B2 (ja) | 定電圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |