JPH0259485B2 - - Google Patents
Info
- Publication number
- JPH0259485B2 JPH0259485B2 JP56180597A JP18059781A JPH0259485B2 JP H0259485 B2 JPH0259485 B2 JP H0259485B2 JP 56180597 A JP56180597 A JP 56180597A JP 18059781 A JP18059781 A JP 18059781A JP H0259485 B2 JPH0259485 B2 JP H0259485B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- collector
- transistor
- circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000003503 early effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は半導体素子の電流がその絶対温度に
依存する現象を利用した絶対温度比例電流発生回
路に関するものである。
依存する現象を利用した絶対温度比例電流発生回
路に関するものである。
第１図は従来のこの種の回路を示す接続図で図
においてＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６は
それぞれ第１、第２、第３、第５、第６の各トラ
ンジスタ、D1はダイオード、Ｒ１，Ｒ２，Ｒ３，
Ｒ４はそれぞれ抵抗、Vccは直流電源、GNDは
接地を示す。図に示すとおりトランジスタＱ１，
Ｑ３，Ｑ６は第１の極性の（pnp）トランジスタ
で、トランジスタＱ２，Ｑ５は第２の特性の
（npn）トランジスタである。また抵抗Ｒ１、ト
ランジスタＱ１，Ｑ２、抵抗Ｒ２の回路を仮に第
１の回路と称し、トランジスタＱ５、抵抗Ｒ４の
回路を第３の回路という。トランジスタＱ１，Ｑ
３，Ｑ５のベースは並列に接続され仮にこれを第
１の共通ベース回路という。ダイオードＤ１のア
ノードはトランジスタＱ２のベースに接続され
る。
においてＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６は
それぞれ第１、第２、第３、第５、第６の各トラ
ンジスタ、D1はダイオード、Ｒ１，Ｒ２，Ｒ３，
Ｒ４はそれぞれ抵抗、Vccは直流電源、GNDは
接地を示す。図に示すとおりトランジスタＱ１，
Ｑ３，Ｑ６は第１の極性の（pnp）トランジスタ
で、トランジスタＱ２，Ｑ５は第２の特性の
（npn）トランジスタである。また抵抗Ｒ１、ト
ランジスタＱ１，Ｑ２、抵抗Ｒ２の回路を仮に第
１の回路と称し、トランジスタＱ５、抵抗Ｒ４の
回路を第３の回路という。トランジスタＱ１，Ｑ
３，Ｑ５のベースは並列に接続され仮にこれを第
１の共通ベース回路という。ダイオードＤ１のア
ノードはトランジスタＱ２のベースに接続され
る。
この回路に直流電源Vccを接続すると、Vcc→
Ｒ３→Ｑ３のベース→Ｑ５のベース→Ｒ４→
GNDの電流が流れてＱ５はオンとなり、Vcc→
Ｑ５のコレクタ→Ｑ５のベース→Ｑ３のベース→
Ｑ３のコレクタ→Ｄ１→GNDの電流が流れてＱ
３がオンとなりＱ２のベース→Ｒ２の電流が流れ
てＱ２がオンとなりＱ６のベースに電流が流れて
Ｑ６がオンとなり、Ｑ１がオンとなる。この状態
で、トランジスタＱ２とダイオードＤ１とはカレ
ントミラーを構成する。Ｑ２のエミツタ電流をＩ
２、そのベース・エミツタ間電圧をVBE2、ダイ
オードＤ１の電流をＩ４、そのベース・エミツタ
間電圧VBE4とすれば、よく知られているよう
に、 ΔVBE＝VBE4−VBE2＝（kT／ｑ）ln｛（I4）／（I2）｝
………(2) となる。ここに、ｋはボルツマン定数、ｑは電子
の電荷、Ｔは絶対温度である。Ｉ４が一定に保持
され、したがつてＩ２が一定に保持されれば、
ΔVBEは絶対温度Ｔに比例する信号になる。Ｑ
２とＤ１とのベースは同電位であるから、
ΔVBEはＲ２における電圧降下Ｉ２，Ｒ２に等
しく、Ｒ２の値もＴに依存して変化するので電流
Ｉ２をＴに比例する信号とすることができる。Ｑ
２とカレントミラーを構成するnpnトランジスタ
Q0のエミツタを電流シンクの出力端子とすれば
よい。この場合、Ｒ５＝Ｒ２であれば、Ｑ０のコ
レクタ電流Ｉ０はＩ０＝Ｉ２であり、Ｒ５≠Ｒ２
であれば、式(2)のΔVBEをVBE4−VBE0として
Ｉ０を計算すればよい。
Ｒ３→Ｑ３のベース→Ｑ５のベース→Ｒ４→
GNDの電流が流れてＱ５はオンとなり、Vcc→
Ｑ５のコレクタ→Ｑ５のベース→Ｑ３のベース→
Ｑ３のコレクタ→Ｄ１→GNDの電流が流れてＱ
３がオンとなりＱ２のベース→Ｒ２の電流が流れ
てＱ２がオンとなりＱ６のベースに電流が流れて
Ｑ６がオンとなり、Ｑ１がオンとなる。この状態
で、トランジスタＱ２とダイオードＤ１とはカレ
ントミラーを構成する。Ｑ２のエミツタ電流をＩ
２、そのベース・エミツタ間電圧をVBE2、ダイ
オードＤ１の電流をＩ４、そのベース・エミツタ
間電圧VBE4とすれば、よく知られているよう
に、 ΔVBE＝VBE4−VBE2＝（kT／ｑ）ln｛（I4）／（I2）｝
………(2) となる。ここに、ｋはボルツマン定数、ｑは電子
の電荷、Ｔは絶対温度である。Ｉ４が一定に保持
され、したがつてＩ２が一定に保持されれば、
ΔVBEは絶対温度Ｔに比例する信号になる。Ｑ
２とＤ１とのベースは同電位であるから、
ΔVBEはＲ２における電圧降下Ｉ２，Ｒ２に等
しく、Ｒ２の値もＴに依存して変化するので電流
Ｉ２をＴに比例する信号とすることができる。Ｑ
２とカレントミラーを構成するnpnトランジスタ
Q0のエミツタを電流シンクの出力端子とすれば
よい。この場合、Ｒ５＝Ｒ２であれば、Ｑ０のコ
レクタ電流Ｉ０はＩ０＝Ｉ２であり、Ｒ５≠Ｒ２
であれば、式(2)のΔVBEをVBE4−VBE0として
Ｉ０を計算すればよい。
トランジスタＱ３のコレクタ電流をＩとし、
（ＩはＩ４に等しく、Ｉ４を一定に保つためには
Ｉを一定にすればよいが）そのコレクタ電位を
Vc、エミツタ電位をVE、ダイオードＤ１のアノ
ード電位をVFとすれば、 VE＝Vcc−R3I、Vc＝VFからVE−Vc＝Vcc−R3I−VF………
(1) の関係でＱ３のコレクタ・エミツタ間電圧が定ま
る。VFはＤ１がＱ２とカレントミラーを構成し
ている関係でほぼ一定に保たれるが、Vccが変動
すると式(1)の関係に従つてVc−VEが変動する。
（ＩはＩ４に等しく、Ｉ４を一定に保つためには
Ｉを一定にすればよいが）そのコレクタ電位を
Vc、エミツタ電位をVE、ダイオードＤ１のアノ
ード電位をVFとすれば、 VE＝Vcc−R3I、Vc＝VFからVE−Vc＝Vcc−R3I−VF………
(1) の関係でＱ３のコレクタ・エミツタ間電圧が定ま
る。VFはＤ１がＱ２とカレントミラーを構成し
ている関係でほぼ一定に保たれるが、Vccが変動
すると式(1)の関係に従つてVc−VEが変動する。
一般的に知られているトランジスタのアーリー
効果（Early effect）により、トランジスタの
（Vc−VE）が変化するとコレクタ電流も変化す
る。すなわち、電流ＩはトランジスタＱ３の絶対
温度だけでなくVccの変動によつても変動するた
め、安定した出力電流Ｉ０が得られないという欠
点があつた。
効果（Early effect）により、トランジスタの
（Vc−VE）が変化するとコレクタ電流も変化す
る。すなわち、電流ＩはトランジスタＱ３の絶対
温度だけでなくVccの変動によつても変動するた
め、安定した出力電流Ｉ０が得られないという欠
点があつた。
この発明は従来の回路における上述の欠点を除
去するためになされたもので、電流発生の基準と
なるトランジスタのVc−VEが電源電圧の変動に
より影響されないような回路を提供することを目
的としている。
去するためになされたもので、電流発生の基準と
なるトランジスタのVc−VEが電源電圧の変動に
より影響されないような回路を提供することを目
的としている。
以下図面によりこの発明の実施例を説明する。
第２図はこの発明の一実施例を示すブロツク図
で、第１図と同一符号は同一又は相当部分を示し
同様に動作する。Ｑ４は第２の極性の第４のトラ
ンジスタ、Ｑ７は第１の極性の第７のトランジス
タである。トランジスタＱ４のコレクタはトラン
ジスタＱ３のコレクタと接続されそのエミツタは
接地と接続される。抵抗Ｒ３、トランジスタＱ
３，Ｑ４の回路を仮に第２の回路と称し、Ｑ４の
ベースとＱ２のベースは接続されて第２の共通ベ
ース回路を構成し、トランジスタＱ７のベースは
トランジスタＱ５のエミツタに接続され、そのエ
ミツタはトランジスタＱ３のコレクタに、そのコ
レクタは第２の共通ベース回路にそれぞれ接続さ
れる。トランジスタＱ１，Ｑ６とトランジスタＱ
３とはカレントミラーを構成し、かつトランジス
タＱ２とトランジスタＱ４，Ｑ７とはカレントミ
ラーを構成する。Ｑ５，Ｒ４によつて構成される
第３の回路が起動回路として動作することは第１
図の場合と同様である。
第２図はこの発明の一実施例を示すブロツク図
で、第１図と同一符号は同一又は相当部分を示し
同様に動作する。Ｑ４は第２の極性の第４のトラ
ンジスタ、Ｑ７は第１の極性の第７のトランジス
タである。トランジスタＱ４のコレクタはトラン
ジスタＱ３のコレクタと接続されそのエミツタは
接地と接続される。抵抗Ｒ３、トランジスタＱ
３，Ｑ４の回路を仮に第２の回路と称し、Ｑ４の
ベースとＱ２のベースは接続されて第２の共通ベ
ース回路を構成し、トランジスタＱ７のベースは
トランジスタＱ５のエミツタに接続され、そのエ
ミツタはトランジスタＱ３のコレクタに、そのコ
レクタは第２の共通ベース回路にそれぞれ接続さ
れる。トランジスタＱ１，Ｑ６とトランジスタＱ
３とはカレントミラーを構成し、かつトランジス
タＱ２とトランジスタＱ４，Ｑ７とはカレントミ
ラーを構成する。Ｑ５，Ｒ４によつて構成される
第３の回路が起動回路として動作することは第１
図の場合と同様である。
Ｑ３のコレクタ電位をVc、そのエミツタ電位
をVEとし、Ｑ３，Ｑ５，Ｑ７のベースエミツタ
間電圧をそれぞれVBE(Q3)、VBE(Q5)、VBE(Q7)とすれ
ばVc−VBE(Q7)＝VE−VBE(Q3)−VBE(Q5)であるが VBE(Q3)≒VBE(Q5)≒VBE(Q7)であるので Vc−VE≒−VBE(Q5) ………(5) となりVc−VEの値がVccに依存せず常に−
VBE(Q5)（−VBE(Q3)又は−VBE(Q7)と同じ）で動作する
ため、アーリー効果を受けず、したがつて電流Ｉ
はトランジスタＱ３の温度だけによつて定まるこ
とになる。このようにしてＩがVCCの影響を受け
ぬように保ち、Ｑ４のエミツタ電流をＩ４、その
ベース・エミツタ間電圧をVBE4とすれば、先に
説明した式(2)が成立し、この場合Ｉ（＝Ｉ４）が
VCCの影響を受けぬのでＩ２もVCCの影響を受け
ず、Ｑ２とカレントミラーを構成するnpnトラン
ジスタＱ０流れる電流Ｉ０で絶対温度Ｔを表すこ
とができる。
をVEとし、Ｑ３，Ｑ５，Ｑ７のベースエミツタ
間電圧をそれぞれVBE(Q3)、VBE(Q5)、VBE(Q7)とすれ
ばVc−VBE(Q7)＝VE−VBE(Q3)−VBE(Q5)であるが VBE(Q3)≒VBE(Q5)≒VBE(Q7)であるので Vc−VE≒−VBE(Q5) ………(5) となりVc−VEの値がVccに依存せず常に−
VBE(Q5)（−VBE(Q3)又は−VBE(Q7)と同じ）で動作する
ため、アーリー効果を受けず、したがつて電流Ｉ
はトランジスタＱ３の温度だけによつて定まるこ
とになる。このようにしてＩがVCCの影響を受け
ぬように保ち、Ｑ４のエミツタ電流をＩ４、その
ベース・エミツタ間電圧をVBE4とすれば、先に
説明した式(2)が成立し、この場合Ｉ（＝Ｉ４）が
VCCの影響を受けぬのでＩ２もVCCの影響を受け
ず、Ｑ２とカレントミラーを構成するnpnトラン
ジスタＱ０流れる電流Ｉ０で絶対温度Ｔを表すこ
とができる。
また、第２図の回路は第１図の回路に比し実質
的に増加する素子はＱ７だけであり、かつトラン
ジスタＱ７は通常のPN接合素子であるため集積
回路化し易いという利点がある。
的に増加する素子はＱ７だけであり、かつトラン
ジスタＱ７は通常のPN接合素子であるため集積
回路化し易いという利点がある。
また、第２図においてＲ１，Ｒ３を短絡した場
合も同様に動作する。
合も同様に動作する。
第１図は従来の回路を示す接続図、第２図はこ
の発明の一実施例を示す接続図である。 Ｑ１……第１のトランジスタ、Ｑ２……第２の
トランジスタ、Ｑ３……第３のトランジスタ、Ｑ
４……第４のトランジスタ、Ｑ５……第５のトラ
ンジスタ、Ｑ６……第６のトランジスタ、Ｑ７…
…第７のトランジスタ。なお、図中同一符号は同
一又は相当部分を示す。
の発明の一実施例を示す接続図である。 Ｑ１……第１のトランジスタ、Ｑ２……第２の
トランジスタ、Ｑ３……第３のトランジスタ、Ｑ
４……第４のトランジスタ、Ｑ５……第５のトラ
ンジスタ、Ｑ６……第６のトランジスタ、Ｑ７…
…第７のトランジスタ。なお、図中同一符号は同
一又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ pnpトランジスタＱ１のコレクタをnpnトラ
ンジスタＱ２のコレクタに接続し、Ｑ１のエミツ
タは抵抗Ｒ１を介して直流電源に、Ｑ２のエミツ
タは抵抗Ｒ２を介して接地にそれぞれ接続して構
成した第１の回路と、pnpトランジスタＱ３のコ
レクタをnpnトランジスタＱ４のコレクタに接続
し、Ｑ３のエミツタは抵抗Ｒ３を介して上記直流
電源に、Ｑ４のエミツタは接地にそれぞれ接続し
て構成した第２の回路と、npnトランジスタＱ５
のコレクタを上記直流電源にそのエミツタを抵抗
Ｒ４を介して接地にそれぞれ接続して構成した第
３の回路と、Ｑ１，Ｑ３，Ｑ５のベースを並列に
接続する第１の共通ベース回路と、Ｑ２とＱ４の
ベースを接続する第２の共通ベース回路と、その
エミツタは上記第１の共通ベース回路にそのコレ
クタは接地にそのベースはＱ２のコレクタにそれ
ぞれ接続されるpnpトランジスタＱ６とを備え、 Ｑ２，Ｑ４のエミツタ電流をそれぞれＩ２，Ｉ
４としＱ４のベース・エミツタ間電圧とＱ２のベ
ース・エミツタ間電圧の差をΔVBEとするとき、
ΔVBEはＱ２，Ｑ４の絶対温度ＴとＩ４／Ｉ２
の自然対数との積に比例し、かつΔVBEはＲ２
における電圧降下Ｉ２，Ｒ２に等しい事実を利用
しＱ２とカレントミラーを構成するトランジスタ
に流れる電流を絶対温度比例電流として出力する
絶対温度比例電流発生回路において、 pnpトランジスタＱ７を設け、Ｑ７のエミツタ
をＱ３のコレクタにＱ７のベースをＱ５のエミツ
タにＱ７のコレクタを上記第２の共通ベース回路
にそれぞれ接続することによつて、Ｑ３のコレク
タ電流に及ぼす直流電源電圧変動の影響を補償し
てＩ４を安定化したことを特徴とする絶対温度比
例電流発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56180597A JPS5882321A (ja) | 1981-11-10 | 1981-11-10 | 絶対温度比例電流発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56180597A JPS5882321A (ja) | 1981-11-10 | 1981-11-10 | 絶対温度比例電流発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5882321A JPS5882321A (ja) | 1983-05-17 |
| JPH0259485B2 true JPH0259485B2 (ja) | 1990-12-12 |
Family
ID=16086038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56180597A Granted JPS5882321A (ja) | 1981-11-10 | 1981-11-10 | 絶対温度比例電流発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5882321A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3476476D1 (en) * | 1983-08-31 | 1989-03-02 | Toshiba Kk | A constant current source circuit |
| JP5942175B1 (ja) * | 2015-02-27 | 2016-06-29 | Ｓｉｍｐｌｅｘ Ｑｕａｎｔｕｍ株式会社 | 電流源回路 |
-
1981
- 1981-11-10 JP JP56180597A patent/JPS5882321A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5882321A (ja) | 1983-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0153807B2 (ja) | ||
| JPH0123802B2 (ja) | ||
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| JPS6346444B2 (ja) | ||
| JPH0365716A (ja) | 定電圧回路 | |
| JPH0259485B2 (ja) | ||
| US4560919A (en) | Constant-voltage circuit insensitive to source change | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JPS6258009B2 (ja) | ||
| JPH0232644B2 (ja) | ||
| KR0170357B1 (ko) | 온도 독립형 전류원 | |
| JPH0546096Y2 (ja) | ||
| JPH0789304B2 (ja) | 基準電圧回路 | |
| JPH0642252Y2 (ja) | 定電圧回路 | |
| JP2810933B2 (ja) | Ｉｃ温度検知装置 | |
| JPH0477329B2 (ja) | ||
| JPH0820915B2 (ja) | 定電流回路 | |
| JPH0332924B2 (ja) | ||
| JPH029379Y2 (ja) | ||
| JPH0526207B2 (ja) | ||
| JPH0510421Y2 (ja) | ||
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JPH0544042B2 (ja) | ||
| JPH06282341A (ja) | 定電流回路 | |
| JPS59195719A (ja) | 基準電源 |