JPH0510421Y2 - - Google Patents
Info
- Publication number
- JPH0510421Y2 JPH0510421Y2 JP1989059165U JP5916589U JPH0510421Y2 JP H0510421 Y2 JPH0510421 Y2 JP H0510421Y2 JP 1989059165 U JP1989059165 U JP 1989059165U JP 5916589 U JP5916589 U JP 5916589U JP H0510421 Y2 JPH0510421 Y2 JP H0510421Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- emitter
- npn transistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 32
- 230000010355 oscillation Effects 0.000 description 10
- 230000007423 decrease Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
この考案は、特に、回路を構成するトランジス
タの温度ドリフトによる周波数変動を防止するの
に好適なマルチバイブレータ回路に関する。
タの温度ドリフトによる周波数変動を防止するの
に好適なマルチバイブレータ回路に関する。
(ロ) 従来技術
従来のマルチバイブレータ回路としては、例え
ば第２図に示すような回路のものが提供されてい
た。
ば第２図に示すような回路のものが提供されてい
た。
第２図のマルチバイブレータ回路において、第
１のトランジスタ５のベースに第２のトランジス
タ６のコレクタがコンデンサＣ４を介して接続さ
れ、第２のトランジスタ６のベースに第１のトラ
ンジスタ５のコレクタがコンデンサＣ３を介して
接続されている。
１のトランジスタ５のベースに第２のトランジス
タ６のコレクタがコンデンサＣ４を介して接続さ
れ、第２のトランジスタ６のベースに第１のトラ
ンジスタ５のコレクタがコンデンサＣ３を介して
接続されている。
また、第１のトランジスタ５および第２のトラ
ンジスタ６のベースには抵抗Ｒ１３およびＲ１４
を介してベースバイアス電圧VBBが印加され、第
１のトランジスタ５および第２のトランジスタ６
のそれぞれのコレクタには抵抗Ｒ１２およびＲ１
５を介してコレクタ電圧VCCが印加されている。
ンジスタ６のベースには抵抗Ｒ１３およびＲ１４
を介してベースバイアス電圧VBBが印加され、第
１のトランジスタ５および第２のトランジスタ６
のそれぞれのコレクタには抵抗Ｒ１２およびＲ１
５を介してコレクタ電圧VCCが印加されている。
このマルチバイブレータ回路に電源、即ちコレ
クタ電圧VCCおよびベースバイアス電圧VBBが印
加されると、その過渡状態において第１のトラン
ジスタ５または第２のトランジスタ６のいずれか
一方のトランジスタが先にオンの状態になる。
クタ電圧VCCおよびベースバイアス電圧VBBが印
加されると、その過渡状態において第１のトラン
ジスタ５または第２のトランジスタ６のいずれか
一方のトランジスタが先にオンの状態になる。
仮に、第１のトランジスタ５が先にオンの状態
になつたとすると、第１のトランジスタ５のコレ
クタ電位はグランドレベル近くまで低下するの
で、コンデンサＣ３の第２のトランジスタ６のベ
ース側が一時的に第１のトランジスタ５のコレク
タと同じ電位まで下げられる。
になつたとすると、第１のトランジスタ５のコレ
クタ電位はグランドレベル近くまで低下するの
で、コンデンサＣ３の第２のトランジスタ６のベ
ース側が一時的に第１のトランジスタ５のコレク
タと同じ電位まで下げられる。
従つて、第２のトランジスタ６はベース電位が
ベース−エミツタ間飽和電圧VBEより下がるので
カツトオフ状態になり、コレクタ電位はコレクタ
電圧VCCと同じ電位になる。
ベース−エミツタ間飽和電圧VBEより下がるので
カツトオフ状態になり、コレクタ電位はコレクタ
電圧VCCと同じ電位になる。
第２のトランジスタ６のコレクタがコレクタ電
圧VCCになると、コンデンサＣ４の第１のトラン
ジスタ５のベース側には電位の変化は現れず、第
１のトランジスタ５はオンの状態を維持する。
圧VCCになると、コンデンサＣ４の第１のトラン
ジスタ５のベース側には電位の変化は現れず、第
１のトランジスタ５はオンの状態を維持する。
コンデンサＣ３は抵抗Ｒ１４を介してベースバ
イアス電圧VBBにより徐々に充電され、第２のト
ランジスタ６のベース電位がベース−エミツタ間
飽和電圧VBEを超えると第２のトランジスタ６は
オフ状態からオンの状態に切り換わり、コレクタ
電位がほぼグランドレベルに低下する。
イアス電圧VBBにより徐々に充電され、第２のト
ランジスタ６のベース電位がベース−エミツタ間
飽和電圧VBEを超えると第２のトランジスタ６は
オフ状態からオンの状態に切り換わり、コレクタ
電位がほぼグランドレベルに低下する。
第２のトランジスタ６のコレクタ電位が低下す
ると、コンデンサＣ４の第１のトランジスタ５の
ベース側の電位も一時的に第２のトランジスタ６
のコレクタ電位にまで低下する。従つて、第１の
トランジスタ５はカツトオフの状態になり、コレ
クタ電位がコレクタ電圧VCCまで上昇する。
ると、コンデンサＣ４の第１のトランジスタ５の
ベース側の電位も一時的に第２のトランジスタ６
のコレクタ電位にまで低下する。従つて、第１の
トランジスタ５はカツトオフの状態になり、コレ
クタ電位がコレクタ電圧VCCまで上昇する。
第２のトランジスタ６のベース電位はベース−
エミツタ間飽和電圧VBE以上に保たれるので第２
のトランジスタ６はオンの状態を維持する。
エミツタ間飽和電圧VBE以上に保たれるので第２
のトランジスタ６はオンの状態を維持する。
コンデンサＣ４は抵抗Ｒ１３を介してベースバ
イアス電圧VBBにより徐々に充電され、第１のト
ランジスタ５のベース電位がベース−エミツタ間
電圧VBEを超えると第１のトランジスタ５はオフ
状態からオンの状態に切り換わり、コレクタ電位
が低下する。
イアス電圧VBBにより徐々に充電され、第１のト
ランジスタ５のベース電位がベース−エミツタ間
電圧VBEを超えると第１のトランジスタ５はオフ
状態からオンの状態に切り換わり、コレクタ電位
が低下する。
このような動作を第１のトランジスタ５と第２
のトランジスタ６が交互に繰り返えすことにより
発振状態を継続する。なお、上記発振の周期はコ
ンデンサＣ３と抵抗Ｒ１４、およびコンデンサＣ
４と抵抗Ｒ１３の時定数により決定される。
のトランジスタ６が交互に繰り返えすことにより
発振状態を継続する。なお、上記発振の周期はコ
ンデンサＣ３と抵抗Ｒ１４、およびコンデンサＣ
４と抵抗Ｒ１３の時定数により決定される。
また、第１のトランジスタ５と第２のトランジ
スタ６のベース−エミツタ間電圧VBEの温度ドリ
フトによつても影響される。
スタ６のベース−エミツタ間電圧VBEの温度ドリ
フトによつても影響される。
(ハ) 考案が解決しようとする問題点
しかし、上記した従来のマルチバイブレータ回
路においては、第２図のように回路の発振周期が
コンデンサＣ３と抵抗Ｒ１４およびコンデンサＣ
４と抵抗Ｒ１３の時定数で決定されるが、さらに
第１のトランジスタ５および第２のトランジスタ
６のベース・エミツタ間飽和電圧VBEが温度変化
により変動すると発振周期もそれに従つて変化し
てしまうという欠点があつた。この考案は上記し
た点に鑑みてなされたものであり、その目的とす
るところは従来例の欠点を解消し、安定した発振
周期を維持するようにしたマルチバイブレータ回
路を提供するところにある。
路においては、第２図のように回路の発振周期が
コンデンサＣ３と抵抗Ｒ１４およびコンデンサＣ
４と抵抗Ｒ１３の時定数で決定されるが、さらに
第１のトランジスタ５および第２のトランジスタ
６のベース・エミツタ間飽和電圧VBEが温度変化
により変動すると発振周期もそれに従つて変化し
てしまうという欠点があつた。この考案は上記し
た点に鑑みてなされたものであり、その目的とす
るところは従来例の欠点を解消し、安定した発振
周期を維持するようにしたマルチバイブレータ回
路を提供するところにある。
(ニ) 問題を解決するための手段
この考案のマルチバイブレータ回路は、抵抗を
介してベースが電源に接続された第１のNPN型
トランジスタと、抵抗を介してベースが電源に接
続された第２のNPN型トランジスタと、前記第
１のNPN型トランジスタのコレクタにベースが
接続されると共に抵抗を介してベースが電源に接
続されたPNP型トランジスタによる第１のエミ
ツタフオロワー回路と、前記第２のNPN型トラ
ンジスタのコレクタにベースが接続されると共に
抵抗を介してベースが電源に接続されたPNP型
トランジスタによる第２のエミツタフオロワー回
路と、前記第１のエミツタフオロワー回路の
PNP型トランジスタのエミツタと前記第２の
NPN型トランジスタのベースとの間に接続され
た第１のコンデンサと、前記第２のエミツタフオ
ロワー回路のPNP型トランジスタのエミツタと
前記第１のNPN型トランジスタのベースとの間
に接続された第２のコンデンサとを備えたもので
ある。
介してベースが電源に接続された第１のNPN型
トランジスタと、抵抗を介してベースが電源に接
続された第２のNPN型トランジスタと、前記第
１のNPN型トランジスタのコレクタにベースが
接続されると共に抵抗を介してベースが電源に接
続されたPNP型トランジスタによる第１のエミ
ツタフオロワー回路と、前記第２のNPN型トラ
ンジスタのコレクタにベースが接続されると共に
抵抗を介してベースが電源に接続されたPNP型
トランジスタによる第２のエミツタフオロワー回
路と、前記第１のエミツタフオロワー回路の
PNP型トランジスタのエミツタと前記第２の
NPN型トランジスタのベースとの間に接続され
た第１のコンデンサと、前記第２のエミツタフオ
ロワー回路のPNP型トランジスタのエミツタと
前記第１のNPN型トランジスタのベースとの間
に接続された第２のコンデンサとを備えたもので
ある。
(ホ) 作用
この考案によれば、マルチバイブレータ回路を
構成する第１のNPN型トランジスタ１のコレク
タと第２のNPN型トランジスタ２のベースに接
続されているコンデンサＣ１との間、および第２
のNPN型トランジスタ２のコレクタと第１の
NPN型トランジスタ１のベースに接続されてい
るコンデンサＣ２との間にそれぞれPNP型トラ
ンジスタによる第１のエミツタフオロワー回路３
およびPNP型トランジスタによる第２のエミツ
タフオロワー回路４を設け、第１のNPN型トラ
ンジスタ１のベース・エミツタ間飽和電圧VBEの
温度変化によるドリフトと第１のエミツタフオロ
ワー回路３のPNP型トランジスタのベース・エ
ミツタ間飽和電圧VBEの温度変化によるドリフト
とを相殺するようにし、また第２のNPN型トラ
ンジスタ２のベース・エミツタ間飽和電圧VBEの
温度変化によるドリフトと第２のエミツタフオロ
ワー回路４のPNP型トランジスタのベース・エ
ミツタ間飽和電圧VBEの温度変化によるドリフト
とを相殺するようにしたので、発振周期が温度変
化に左右されず、安定に維持することができる。
構成する第１のNPN型トランジスタ１のコレク
タと第２のNPN型トランジスタ２のベースに接
続されているコンデンサＣ１との間、および第２
のNPN型トランジスタ２のコレクタと第１の
NPN型トランジスタ１のベースに接続されてい
るコンデンサＣ２との間にそれぞれPNP型トラ
ンジスタによる第１のエミツタフオロワー回路３
およびPNP型トランジスタによる第２のエミツ
タフオロワー回路４を設け、第１のNPN型トラ
ンジスタ１のベース・エミツタ間飽和電圧VBEの
温度変化によるドリフトと第１のエミツタフオロ
ワー回路３のPNP型トランジスタのベース・エ
ミツタ間飽和電圧VBEの温度変化によるドリフト
とを相殺するようにし、また第２のNPN型トラ
ンジスタ２のベース・エミツタ間飽和電圧VBEの
温度変化によるドリフトと第２のエミツタフオロ
ワー回路４のPNP型トランジスタのベース・エ
ミツタ間飽和電圧VBEの温度変化によるドリフト
とを相殺するようにしたので、発振周期が温度変
化に左右されず、安定に維持することができる。
(ヘ) 実施例
この考案に係るマルチバイブレータ回路の実施
例を第１図に基づいて説明する。第１図は本考案
を示す回路図である。図中、１は第１のNPN型
トランジスタ、２は第２のNPN型トランジスタ、
３はPNP型トランジスタによる第１のエミツタ
フオロワー回路、４はPNP型トランジスタによ
る第２のエミツタフオロワー回路、Ｃ１およびＣ
２はコンデンサ、Ｒ１〜Ｒ１１は抵抗である。
例を第１図に基づいて説明する。第１図は本考案
を示す回路図である。図中、１は第１のNPN型
トランジスタ、２は第２のNPN型トランジスタ、
３はPNP型トランジスタによる第１のエミツタ
フオロワー回路、４はPNP型トランジスタによ
る第２のエミツタフオロワー回路、Ｃ１およびＣ
２はコンデンサ、Ｒ１〜Ｒ１１は抵抗である。
第１のNPN型トランジスタ１と第２のNPN型
トランジスタ２のそれぞれのエミツタ同士が接続
され、抵抗Ｒ１１を介してエミツタ電圧VEEが印
加されている。第１のNPN型トランジスタ１と
第２のNPN型トランジスタ２のコレクタはそれ
ぞれPNP型トランジスタによる第１のエミツタ
フオロワー回路３および第２のエミツタフオロワ
ー回路４のベースに接続され、これらのベースに
はそれぞれ抵抗Ｒ１およびＲ２、抵抗Ｒ９および
Ｒ１０によりバイアス電圧が印加されている。
トランジスタ２のそれぞれのエミツタ同士が接続
され、抵抗Ｒ１１を介してエミツタ電圧VEEが印
加されている。第１のNPN型トランジスタ１と
第２のNPN型トランジスタ２のコレクタはそれ
ぞれPNP型トランジスタによる第１のエミツタ
フオロワー回路３および第２のエミツタフオロワ
ー回路４のベースに接続され、これらのベースに
はそれぞれ抵抗Ｒ１およびＲ２、抵抗Ｒ９および
Ｒ１０によりバイアス電圧が印加されている。
電源電圧（即ち、ベース電圧VBB）およびエミ
ツタ電圧VEEが印加されると、マルチバイブレー
タ回路の過渡状態により第１のNPN型トランジ
スタ１または第２のNPN型トランジスタ２のい
ずれかが先にオンの状態になる。
ツタ電圧VEEが印加されると、マルチバイブレー
タ回路の過渡状態により第１のNPN型トランジ
スタ１または第２のNPN型トランジスタ２のい
ずれかが先にオンの状態になる。
仮に、第１のNPN型トランジスタ１が先にオ
ンになつたとすると、第１のNPN型トランジス
タ１のコレクタにはエミツタ電圧VEEが生じて、
第１のエミツタフオロワー回路３のベース電圧を
エミツタ電圧よりも下げる。
ンになつたとすると、第１のNPN型トランジス
タ１のコレクタにはエミツタ電圧VEEが生じて、
第１のエミツタフオロワー回路３のベース電圧を
エミツタ電圧よりも下げる。
従つて、第１のエミツタフオロワー回路３のベ
ースの電位がベース・エミツタ間飽和電圧VBEの
差以上になるので、第１のエミツタフオロワー回
路３はオンの状態になる。
ースの電位がベース・エミツタ間飽和電圧VBEの
差以上になるので、第１のエミツタフオロワー回
路３はオンの状態になる。
第１のエミツタフオロワー回路３がオンの状態
になると、第１のエミツタフオロワー回路３のエ
ミツタの電位は下がり、コンデンサＣ１の第２の
NPN型トランジスタ２のベース側の電位も下が
るので第２のNPN型トランジスタ２はオフの状
態になる。
になると、第１のエミツタフオロワー回路３のエ
ミツタの電位は下がり、コンデンサＣ１の第２の
NPN型トランジスタ２のベース側の電位も下が
るので第２のNPN型トランジスタ２はオフの状
態になる。
また、第２のNPN型トランジスタ２のコレク
タの電位、即ち第２のエミツタフオロワー回路４
のベースの電位はベース・エミツタ間飽和電圧
VBEを下まわることになり、第２のエミツタフオ
ロワー回路４もオフの状態になる。従つて、第２
のエミツタフオロワー回路４のエミツタに接続さ
れているコンデンサＣ２には電位の変動は生じな
いので、コンデンサＣ２の第１のNPN型トラン
ジスタ１のベース側の電位はベース電圧（即ち、
電源電圧VBB）になり、第１のNPN型トランジ
スタ１はオンの状態を維持する。
タの電位、即ち第２のエミツタフオロワー回路４
のベースの電位はベース・エミツタ間飽和電圧
VBEを下まわることになり、第２のエミツタフオ
ロワー回路４もオフの状態になる。従つて、第２
のエミツタフオロワー回路４のエミツタに接続さ
れているコンデンサＣ２には電位の変動は生じな
いので、コンデンサＣ２の第１のNPN型トラン
ジスタ１のベース側の電位はベース電圧（即ち、
電源電圧VBB）になり、第１のNPN型トランジ
スタ１はオンの状態を維持する。
時間が経過し、コンデンサＣ１の第２のNPN
型トランジスタ２のベース側の電位が上昇してベ
ース・エミツタ間飽和電圧VBE以上になると第２
のNPN型トランジスタ２がオンの状態になり、
第２のエミツタフオロワー回路４のベースの電位
を低下させ第２のエミツタフオロワー回路４はオ
ンの状態になる。さらに、第２のエミツタフオロ
ワー回路４のエミツタの電位を下げるので、コン
デンサＣ２の第１のNPN型トランジスタ１のベ
ース側の電位も低下させ、第１のNPN型トラン
ジスタ１をオフにする。即ち、第１のNPN型ト
ランジスタ１および第２のNPN型トランジスタ
２のそれぞれのオンの状態とオフの状態を反転さ
せる。
型トランジスタ２のベース側の電位が上昇してベ
ース・エミツタ間飽和電圧VBE以上になると第２
のNPN型トランジスタ２がオンの状態になり、
第２のエミツタフオロワー回路４のベースの電位
を低下させ第２のエミツタフオロワー回路４はオ
ンの状態になる。さらに、第２のエミツタフオロ
ワー回路４のエミツタの電位を下げるので、コン
デンサＣ２の第１のNPN型トランジスタ１のベ
ース側の電位も低下させ、第１のNPN型トラン
ジスタ１をオフにする。即ち、第１のNPN型ト
ランジスタ１および第２のNPN型トランジスタ
２のそれぞれのオンの状態とオフの状態を反転さ
せる。
同様に、コンデンサＣ２の充電が進み、第１の
NPN型トランジスタ１のベース側の電位が上昇
すると、第１のNPN型トランジスタ１のオンの
状態に戻る。従つて、上記の動作を繰り返すこと
により、マルチバイブレータ回路は発振動作を持
続する。
NPN型トランジスタ１のベース側の電位が上昇
すると、第１のNPN型トランジスタ１のオンの
状態に戻る。従つて、上記の動作を繰り返すこと
により、マルチバイブレータ回路は発振動作を持
続する。
しかし、第１のNPN型トランジスタ１および
第２のNPN型トランジスタ２のそれぞれのベー
ス・エミツタ間飽和電圧VBEの温度ドリフトは一
般的に−2mV／℃程度あり、例えば10℃の温度
上昇が生じると第１のNPN型トランジスタ１お
よび第２のNPN型トランジスタ２のそれぞれの
ベース・エミツタ間飽和電圧VBEは20mVの現象
となるので、それだけ早くオンの状態になる。即
ち、第１のNPN型トランジスタ１および第２の
NPN型トランジスタ２がオンまたはオフになる
周期が早くなる。従つて、発振周波数が高くなる
ことになる。
第２のNPN型トランジスタ２のそれぞれのベー
ス・エミツタ間飽和電圧VBEの温度ドリフトは一
般的に−2mV／℃程度あり、例えば10℃の温度
上昇が生じると第１のNPN型トランジスタ１お
よび第２のNPN型トランジスタ２のそれぞれの
ベース・エミツタ間飽和電圧VBEは20mVの現象
となるので、それだけ早くオンの状態になる。即
ち、第１のNPN型トランジスタ１および第２の
NPN型トランジスタ２がオンまたはオフになる
周期が早くなる。従つて、発振周波数が高くなる
ことになる。
また、第１のエミツタフオロワー回路３および
第２のエミツタフオロワー回路４のそれぞれのベ
ース・エミツタ間飽和電圧VBEにも−2mV／℃の
温度ドリフトが生じると、10℃の温度上昇により
20mVの減少となる。従つて、エミツタ電圧も
20mVだけ低下することになる。
第２のエミツタフオロワー回路４のそれぞれのベ
ース・エミツタ間飽和電圧VBEにも−2mV／℃の
温度ドリフトが生じると、10℃の温度上昇により
20mVの減少となる。従つて、エミツタ電圧も
20mVだけ低下することになる。
上記の結果、第１のエミツタフオロワー回路３
または第２のエミツタフオロワー回路４がオンの
状態になり、コンデンサＣ１またはコンデンサＣ
２に抵抗Ｒ５または抵抗Ｒ６を介してベース電圧
VBBからの充電電流が流れ、コンデンサＣ１の第
１のNPN型トランジスタ１のベース側の電位お
よびコンデンサＣ２の第２のNPN型トランジス
タ２のベース側の電位が第１のNPN型トランジ
スタ１および第２のNPN型トランジスタ２のそ
れぞれのベース・エミツタ間飽和電圧VBE以上に
なるまでの時間が遅れることになる。
または第２のエミツタフオロワー回路４がオンの
状態になり、コンデンサＣ１またはコンデンサＣ
２に抵抗Ｒ５または抵抗Ｒ６を介してベース電圧
VBBからの充電電流が流れ、コンデンサＣ１の第
１のNPN型トランジスタ１のベース側の電位お
よびコンデンサＣ２の第２のNPN型トランジス
タ２のベース側の電位が第１のNPN型トランジ
スタ１および第２のNPN型トランジスタ２のそ
れぞれのベース・エミツタ間飽和電圧VBE以上に
なるまでの時間が遅れることになる。
従つて、第１のNPN型トランジスタ１または
第２のNPN型トランジスタ２がオンの状態にな
ることが遅れ、第１のNPN型トランジスタ１ま
たは第２のNPN型トランジスタ２のそれ自身の
ベース・エミツタ間飽和電圧VBEの減少によるオ
ンおよびオフの周期の短縮と相殺されることにな
る。即ち、ベース・エミツタ間飽和電圧VBEの温
度変化によるドリフトの影響をなくすことがで
き、安定した周期で発振動作を持続させることが
できる。
第２のNPN型トランジスタ２がオンの状態にな
ることが遅れ、第１のNPN型トランジスタ１ま
たは第２のNPN型トランジスタ２のそれ自身の
ベース・エミツタ間飽和電圧VBEの減少によるオ
ンおよびオフの周期の短縮と相殺されることにな
る。即ち、ベース・エミツタ間飽和電圧VBEの温
度変化によるドリフトの影響をなくすことがで
き、安定した周期で発振動作を持続させることが
できる。
(ト) 考案の効果
この考案に係るマルチバイブレータ回路によれ
ば、第１のNPN型トランジスタおよび第２の
NPN型トランジスタのそれぞれのコレクタと第
１のNPN型トランジスタおよび第２のNPN型ト
ランジスタのそれぞれのベースに接続されるコン
デンサとの間にPNP型トランジスタによる第１
のエミツタフオロワー回路およびPNP型トラン
ジスタによる第２のエミツタフオロワー回路を設
けたので、第１のNPN型トランジスタと第１の
エミツタフオロワー回路のPNP型トランジスタ
のそれぞれのベース・エミツタ間飽和電圧VBEの
温度ドリフトが相殺され、さらに第２のNPN型
トランジスタと第２のエミツタフオロワー回路の
PNP型トランジスタのそれぞれのベース・エミ
ツタ間飽和電圧VBEの温度ドリフトが相殺され、
温度変化に対して安定した周期で発振動作を行な
わせることができる。
ば、第１のNPN型トランジスタおよび第２の
NPN型トランジスタのそれぞれのコレクタと第
１のNPN型トランジスタおよび第２のNPN型ト
ランジスタのそれぞれのベースに接続されるコン
デンサとの間にPNP型トランジスタによる第１
のエミツタフオロワー回路およびPNP型トラン
ジスタによる第２のエミツタフオロワー回路を設
けたので、第１のNPN型トランジスタと第１の
エミツタフオロワー回路のPNP型トランジスタ
のそれぞれのベース・エミツタ間飽和電圧VBEの
温度ドリフトが相殺され、さらに第２のNPN型
トランジスタと第２のエミツタフオロワー回路の
PNP型トランジスタのそれぞれのベース・エミ
ツタ間飽和電圧VBEの温度ドリフトが相殺され、
温度変化に対して安定した周期で発振動作を行な
わせることができる。
然も、構造が簡単であつて、安価に且つ容易に
実施することができるなどの優れた効果を有する
ものである。
実施することができるなどの優れた効果を有する
ものである。
第１図はこの考案に係るマルチバイブレータ回
路の実施例を示す回路図、第２図は従来例を示す
回路図である。 主な符号の説明、１……第１のNPN型トラン
ジスタ、２……第２のNPN型トランジスタ、３
……第１のエミツタフオロワー回路、４……第２
のエミツタフオロワー回路、Ｃ１，Ｃ２……コン
デンサ、Ｒ１〜Ｒ１５……抵抗。
路の実施例を示す回路図、第２図は従来例を示す
回路図である。 主な符号の説明、１……第１のNPN型トラン
ジスタ、２……第２のNPN型トランジスタ、３
……第１のエミツタフオロワー回路、４……第２
のエミツタフオロワー回路、Ｃ１，Ｃ２……コン
デンサ、Ｒ１〜Ｒ１５……抵抗。
Claims (1)
- 抵抗を介してベースが電源に接続された第１の
NPN型トランジスタと、抵抗を介してベースが
電源に接続された第２のNPN型トランジスタと、
前記第１のNPN型トランジスタのコレクタにベ
ースが接続されると共に抵抗を介してベースが電
源に接続されたPNP型トランジスタによる第１
のエミツタフオロワー回路と、前記第２のNPN
型トランジスタのコレクタにベースが接続される
と共に抵抗を介してベースが電源に接続された
PNP型トランジスタによる第２のエミツタフオ
ロワー回路と、前記第１のエミツタフオロワー回
路のPNP型トランジスタのエミツタと前記第２
のNPN型トランジスタのベースとの間に接続さ
れた第１のコンデンサと、前記第２のエミツタフ
オロワー回路のPNP型トランジスタのエミツタ
と前記第１のNPN型トランジスタのベースとの
間に接続された第２のコンデンサとを備えたこと
を特徴とするマルチバイブレータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989059165U JPH0510421Y2 (ja) | 1989-05-24 | 1989-05-24 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989059165U JPH0510421Y2 (ja) | 1989-05-24 | 1989-05-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02150833U JPH02150833U (ja) | 1990-12-27 |
| JPH0510421Y2 true JPH0510421Y2 (ja) | 1993-03-15 |
Family
ID=31585423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989059165U Expired - Lifetime JPH0510421Y2 (ja) | 1989-05-24 | 1989-05-24 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0510421Y2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5423361A (en) * | 1977-07-22 | 1979-02-21 | Nittan Co Ltd | Free running multivibrator |
| JPS5636612A (en) * | 1979-09-04 | 1981-04-09 | Citizen Watch Co Ltd | Production of polarizing element |
-
1989
- 1989-05-24 JP JP1989059165U patent/JPH0510421Y2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5423361A (en) * | 1977-07-22 | 1979-02-21 | Nittan Co Ltd | Free running multivibrator |
| JPS5636612A (en) * | 1979-09-04 | 1981-04-09 | Citizen Watch Co Ltd | Production of polarizing element |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02150833U (ja) | 1990-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6091425A (ja) | 定電圧電源回路 | |
| JPH0510421Y2 (ja) | ||
| JPH0461522B2 (ja) | ||
| JPS632418A (ja) | 電圧制御発振器 | |
| JPS58138111A (ja) | 差動検出回路 | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JPS6025146Y2 (ja) | トランジスタ発振回路 | |
| JPH0413692Y2 (ja) | ||
| JPH0642252Y2 (ja) | 定電圧回路 | |
| JPH0259485B2 (ja) | ||
| US3986056A (en) | Circuit for transforming a trigger signal into a pulse | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JP2581163B2 (ja) | 直結型アンプ | |
| JPH024521Y2 (ja) | ||
| JP2800204B2 (ja) | バイアス回路 | |
| JPS6133710Y2 (ja) | ||
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JPH0744094Y2 (ja) | 差動増幅器 | |
| JPH021608Y2 (ja) | ||
| JPH0546096Y2 (ja) | ||
| JP3074963B2 (ja) | 信号切り替え回路 | |
| JPS5937851Y2 (ja) | 安定化電源回路 | |
| JPS6155200B2 (ja) | ||
| JPH0244174B2 (ja) | ||
| JPH0332924B2 (ja) |