JPH024521Y2 - - Google Patents
Info
- Publication number
- JPH024521Y2 JPH024521Y2 JP3421985U JP3421985U JPH024521Y2 JP H024521 Y2 JPH024521 Y2 JP H024521Y2 JP 3421985 U JP3421985 U JP 3421985U JP 3421985 U JP3421985 U JP 3421985U JP H024521 Y2 JPH024521 Y2 JP H024521Y2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- transistor
- collector
- resistor
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000003708 edge detection Methods 0.000 claims description 8
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案はパルスエツヂ検出回路に係り、さらに
詳しくは低電源電圧で安定に動作するパルスエツ
ヂ検出回路に関する。
詳しくは低電源電圧で安定に動作するパルスエツ
ヂ検出回路に関する。
（従来技術とその問題点）
従来、パルス信号の立ち上がりエツヂおよび立
ち下りエツヂの到来を検出して所定の検出信号を
出力するパルスエツヂ検出方法としては単安定マ
ルチバイブレータを用いた方法が一般的によく知
られている。しかしながらこの方法ではパルスの
両エツヂを検出するために、単安定マルチバイブ
レータ以外の付加回路を必要とし、構成が複雑と
なる。
ち下りエツヂの到来を検出して所定の検出信号を
出力するパルスエツヂ検出方法としては単安定マ
ルチバイブレータを用いた方法が一般的によく知
られている。しかしながらこの方法ではパルスの
両エツヂを検出するために、単安定マルチバイブ
レータ以外の付加回路を必要とし、構成が複雑と
なる。
すなわち、検出すべきパルスのエツヂ到来に応
じてトリガーパルスを形成する微分回路、微分回
路より得られるトリガーパルスの極性を一方に統
一するための極性反転回路を少なくとも付加する
必要がある。
じてトリガーパルスを形成する微分回路、微分回
路より得られるトリガーパルスの極性を一方に統
一するための極性反転回路を少なくとも付加する
必要がある。
又、5V以下というような低電源電圧で作動さ
せるように構成すると、トリガレベル範囲は電源
電圧値未満に制限されるため、トリガレベル範囲
が狭くなる。これは、検出可能なパルスのレベル
範囲が狭くなることを意味し、適応性の良好でな
い検出器になつてしまう。
せるように構成すると、トリガレベル範囲は電源
電圧値未満に制限されるため、トリガレベル範囲
が狭くなる。これは、検出可能なパルスのレベル
範囲が狭くなることを意味し、適応性の良好でな
い検出器になつてしまう。
（考案の目的）
本考案は上述した従来技術の欠点を解消するも
のであり、低電圧で作動させた場合にも十分な利
得を有し、検出すべき信号のレベルの広い範囲に
わたつて適応性を備えたパルスエツヂ検出回路を
提供するものである。
のであり、低電圧で作動させた場合にも十分な利
得を有し、検出すべき信号のレベルの広い範囲に
わたつて適応性を備えたパルスエツヂ検出回路を
提供するものである。
（考案の概要）
本考案では、差動増幅器を構成するエミツタ接
地接続された第１および第２トランジスタと、第
１トランジスタのコレクタにそのコレクタが接続
されそのエミツタが電源に接続された第３トラン
ジスタと、共通のコンデンサＣおよびこのコンデ
ンサＣと各々直列接続された抵抗R1およびR2を
介して検出すべきパルス信号を第１トランジスタ
および第３トランジスタのベースにそれぞれ供給
する第１、第2CR回路と、第トランジスタのコレ
クタに設けられた検出出力端子とでパルスエツヂ
検出回路を構成し、検出すべきパルス信号のエツ
ヂ到来に応じて第１、第３トランジスタのうちい
ずれか一方の動作状態を反転させることにより、
検出出力を行るものである。
地接続された第１および第２トランジスタと、第
１トランジスタのコレクタにそのコレクタが接続
されそのエミツタが電源に接続された第３トラン
ジスタと、共通のコンデンサＣおよびこのコンデ
ンサＣと各々直列接続された抵抗R1およびR2を
介して検出すべきパルス信号を第１トランジスタ
および第３トランジスタのベースにそれぞれ供給
する第１、第2CR回路と、第トランジスタのコレ
クタに設けられた検出出力端子とでパルスエツヂ
検出回路を構成し、検出すべきパルス信号のエツ
ヂ到来に応じて第１、第３トランジスタのうちい
ずれか一方の動作状態を反転させることにより、
検出出力を行るものである。
（実施例）
以下図示の実施例に基づき本考案を説明する。
第１図は本考案の一実施例を示す回路図であ
り、INは入力端子を示す、検出すべきパルス信
号が供給される。
り、INは入力端子を示す、検出すべきパルス信
号が供給される。
入力端子INに加えられたパルス信号はコンデ
ンサＣ１を通り、抵抗Ｒ１，Ｒ２をそれぞれ介し
てトランジスタＱ１、トランジスタＱ３のベース
にそれぞれ供給される。トランジスタＱ１はエミ
ツタ接地接続されており、同様にエミツタ接地接
続されているトランジスタＱ２とともに差動増幅
器を構成する。すなわち、トランジスタＱ１，Ｑ
２のエミツタは共通のエミツタ抵抗Ｒ４を介して
接地されており、Ｑ１のコレクタは抵抗Ｒ３を介
して上記Ｑ３のコレクタに接続され、Ｑ２のコレ
クタはコレクタ抵抗Ｒ５を介して電源Vccに接続
されるとともに、検出信号出力端子OUTに接続
され、Ｑ２のベースには電源−接地間に設けられ
た分圧回路（抵抗Ｒ６，Ｒ７）およびコンデンサ
Ｃ２で構成されたバイアス供給回路より固定のベ
ース電圧（図中のＢ点電圧）が与えられる。Ｑ３
は上記の如く、そのコレクタが抵抗Ｒ３を介して
Ｑ１のコレクタと接続されており、そのエミツタ
は電源Vccに接続されている。
ンサＣ１を通り、抵抗Ｒ１，Ｒ２をそれぞれ介し
てトランジスタＱ１、トランジスタＱ３のベース
にそれぞれ供給される。トランジスタＱ１はエミ
ツタ接地接続されており、同様にエミツタ接地接
続されているトランジスタＱ２とともに差動増幅
器を構成する。すなわち、トランジスタＱ１，Ｑ
２のエミツタは共通のエミツタ抵抗Ｒ４を介して
接地されており、Ｑ１のコレクタは抵抗Ｒ３を介
して上記Ｑ３のコレクタに接続され、Ｑ２のコレ
クタはコレクタ抵抗Ｒ５を介して電源Vccに接続
されるとともに、検出信号出力端子OUTに接続
され、Ｑ２のベースには電源−接地間に設けられ
た分圧回路（抵抗Ｒ６，Ｒ７）およびコンデンサ
Ｃ２で構成されたバイアス供給回路より固定のベ
ース電圧（図中のＢ点電圧）が与えられる。Ｑ３
は上記の如く、そのコレクタが抵抗Ｒ３を介して
Ｑ１のコレクタと接続されており、そのエミツタ
は電源Vccに接続されている。
Ｑ１とＱ３とは互いに相補関係にあり、本実施
例ではＱ１がNPNトランジスタ、Ｑ３がPNPト
ランジスタを用いている。
例ではＱ１がNPNトランジスタ、Ｑ３がPNPト
ランジスタを用いている。
上述の回路において、コンデンサＣ１と抵抗Ｒ
２、トランジスタＱ１のベース・エミツタ結合、
抵抗Ｒ４とにより微分回路が形成されており、入
力端子INに信号レベル変化を生じた時すなわち
検出パルスの立ち上がりおよび立ち下り時に、コ
ンデンサＣ１、抵抗Ｒ１、抵抗Ｒ２の接続点Ａに
トリガーパルスを生ずる。
２、トランジスタＱ１のベース・エミツタ結合、
抵抗Ｒ４とにより微分回路が形成されており、入
力端子INに信号レベル変化を生じた時すなわち
検出パルスの立ち上がりおよび立ち下り時に、コ
ンデンサＣ１、抵抗Ｒ１、抵抗Ｒ２の接続点Ａに
トリガーパルスを生ずる。
一方、検出パルスが存在しない時あるいは検出
パルスのエツヂ以外の期間では、Ｑ３のベース・
エミツタ結合、抵抗Ｒ１、抵抗Ｒ２、Ｑ１のベー
ス・エミツタ結合、抵抗Ｒ４の直列回路に電源電
圧Vccが供給され、Ａ点の電位VAは（Ｒ２＋Ｒ
４）Vcc／Ｒ１＋Ｒ２＋Ｒ４となる。この時VA
を、 Vcc＞AA＞VR２＋VR４＋VBE１ ∴VBE１……トランジスタＱ１反転時のベー
ス・エミツタ間電圧 VR２……抵抗Ｒ２の電位降下 VR４……共通エミツタ抵抗Ｒ４の電位降下 と設定すれば、Ｑ１，Ｑ３はON、Ｑ２はOFF状
態となり、出力端子OUTはハイレベルとなる。
パルスのエツヂ以外の期間では、Ｑ３のベース・
エミツタ結合、抵抗Ｒ１、抵抗Ｒ２、Ｑ１のベー
ス・エミツタ結合、抵抗Ｒ４の直列回路に電源電
圧Vccが供給され、Ａ点の電位VAは（Ｒ２＋Ｒ
４）Vcc／Ｒ１＋Ｒ２＋Ｒ４となる。この時VA
を、 Vcc＞AA＞VR２＋VR４＋VBE１ ∴VBE１……トランジスタＱ１反転時のベー
ス・エミツタ間電圧 VR２……抵抗Ｒ２の電位降下 VR４……共通エミツタ抵抗Ｒ４の電位降下 と設定すれば、Ｑ１，Ｑ３はON、Ｑ２はOFF状
態となり、出力端子OUTはハイレベルとなる。
この状態において、入力端子INに正のパルス
が加えられ、VAの電位が電源電圧Vccを越えれ
ば、Ｑ３はOFFとなる。この時、Ｑ１はON状態
となるべくVEB１が与えられているが、Ｑ３が
OFFしているためコレクタ電流が流れず、実質
的にはOFFとなるため、Ｑ２はOFF→ONに反転
して出力端子OUTはローレベルに変化する。又、
この状態ではＱ１のベース・エミツタ結合がダイ
オードとして作用し、順方向バイアスが加えられ
ているから、コンデンサＣ１、抵抗Ｒ２、共通エ
ミツタ抵抗Ｒ４とで微分回路を構成し、Ａ点には
微分パルス（トリガパルス）が発生する。
が加えられ、VAの電位が電源電圧Vccを越えれ
ば、Ｑ３はOFFとなる。この時、Ｑ１はON状態
となるべくVEB１が与えられているが、Ｑ３が
OFFしているためコレクタ電流が流れず、実質
的にはOFFとなるため、Ｑ２はOFF→ONに反転
して出力端子OUTはローレベルに変化する。又、
この状態ではＱ１のベース・エミツタ結合がダイ
オードとして作用し、順方向バイアスが加えられ
ているから、コンデンサＣ１、抵抗Ｒ２、共通エ
ミツタ抵抗Ｒ４とで微分回路を構成し、Ａ点には
微分パルス（トリガパルス）が発生する。
したがつて、微分パルスすなわち電圧VAが
Vcc＜VAの期間、Ｑ２はON状態を維持する。
次に、正のパルスが加えられている状態よりこれ
が消滅すると、Ａ点の電位VAは、VA＜VR２＋
VR４＋VBE１に急落し、Ｑ１はOFFとなるた
め、Ｑ２がONして出力端子OUTはローレベル
に反転する。この時、Ｑ３はそのベース・エミツ
タ結合がダイオードとして作用するため、コンデ
ンサＣ１、抵抗Ｒ１により微分回路が構成され、
Ａ点には微分パルスが発生する。
Vcc＜VAの期間、Ｑ２はON状態を維持する。
次に、正のパルスが加えられている状態よりこれ
が消滅すると、Ａ点の電位VAは、VA＜VR２＋
VR４＋VBE１に急落し、Ｑ１はOFFとなるた
め、Ｑ２がONして出力端子OUTはローレベル
に反転する。この時、Ｑ３はそのベース・エミツ
タ結合がダイオードとして作用するため、コンデ
ンサＣ１、抵抗Ｒ１により微分回路が構成され、
Ａ点には微分パルスが発生する。
したがつて、Ａ点の電位が回復してＱ２のベー
ス電位（Ｂ点電位）を越えれば、Ｑ１はON、Ｑ
２はOFFに復帰する。
ス電位（Ｂ点電位）を越えれば、Ｑ１はON、Ｑ
２はOFFに復帰する。
上述の如くトランジスタＱ１，Ｑ２，Ｑ３の動
作点を設定することにより、入力端子INに供給
されたパルススの立ち上がりエツヂおよび立ち下
りエツヂの到来より一定期間出力端子OUTの出
力レベルを反転することができ、これによつてパ
ルスエツヂの到来を検出できる。しかも検出可能
なレベル範囲は電源電圧Vccにより制限されな
い。
作点を設定することにより、入力端子INに供給
されたパルススの立ち上がりエツヂおよび立ち下
りエツヂの到来より一定期間出力端子OUTの出
力レベルを反転することができ、これによつてパ
ルスエツヂの到来を検出できる。しかも検出可能
なレベル範囲は電源電圧Vccにより制限されな
い。
次に、上述した構成の回路によるパルスエツヂ
検出動作について説明する。
検出動作について説明する。
なお、第２図は上述検出回路の各部における信
号波形図を示すものであり、この波形図を用いて
動作説明を行う。
号波形図を示すものであり、この波形図を用いて
動作説明を行う。
第２図イは入力端子INに供給される検出パル
スを示し、時刻t0未満ではローレベル状態、時刻
t0で検出パルスが到来し、時刻t2までハイレベル
となる。そして時刻t2で検出パルスが消滅してロ
ーレベルに復帰する。
スを示し、時刻t0未満ではローレベル状態、時刻
t0で検出パルスが到来し、時刻t2までハイレベル
となる。そして時刻t2で検出パルスが消滅してロ
ーレベルに復帰する。
先ず、時刻t0未満の期間はローレベル状態であ
るが、上述したようにＡ点には、（Ｒ２＋Ｒ４）
Vcc／Ｒ１＋Ｒ２＋Ｒ４＝VA＝Ｖ１が与えられ
ており、Ｑ１，Ｑ３はON、Ｑ２はOFFであり、
出力端子OUTは第２図ハに示す如くハイレベル
にある。
るが、上述したようにＡ点には、（Ｒ２＋Ｒ４）
Vcc／Ｒ１＋Ｒ２＋Ｒ４＝VA＝Ｖ１が与えられ
ており、Ｑ１，Ｑ３はON、Ｑ２はOFFであり、
出力端子OUTは第２図ハに示す如くハイレベル
にある。
次に時刻t0において検出パルスの立ち上がりエ
ツヂが到来すると、Ａ点の電位は、第２図ロに示
す如く（Ｖ１＋Ｖ２）となり、Ｑ３はOFFとな
る。一方、Ｑ１はＱ３のOFFによつてコレクタ
電流が流れないため実質的にOFFとなり、Ｑ２
がONして出力端子OUTはローレベルとなる。
この状態において、Ｑ１はそのベース・エミツタ
結合がダイオードとして作用するため、コンデン
サＣ１、抵抗Ｒ２，Ｒ４とで微分回路が構成され
る。したがつて、Ａ点には第２図ロに示す如く、
微分パルスが現われ、時刻t1（t0＜t1＜t2）におい
てその電位がＶ２（＝Vcc）−VBE３（Ｑ３反転
時におけるベース・エミツタ電位）に低下した
時、Ｑ３はOFF→ONに反転し、時刻t0未満の状
態に復帰するため、Ｑ２はON→OFFとなつて出
力端子OUTはハイレベルに復帰する。したがつ
て時刻t0〜t1の間で検出出力パルスＰ１を得るこ
とができる。
ツヂが到来すると、Ａ点の電位は、第２図ロに示
す如く（Ｖ１＋Ｖ２）となり、Ｑ３はOFFとな
る。一方、Ｑ１はＱ３のOFFによつてコレクタ
電流が流れないため実質的にOFFとなり、Ｑ２
がONして出力端子OUTはローレベルとなる。
この状態において、Ｑ１はそのベース・エミツタ
結合がダイオードとして作用するため、コンデン
サＣ１、抵抗Ｒ２，Ｒ４とで微分回路が構成され
る。したがつて、Ａ点には第２図ロに示す如く、
微分パルスが現われ、時刻t1（t0＜t1＜t2）におい
てその電位がＶ２（＝Vcc）−VBE３（Ｑ３反転
時におけるベース・エミツタ電位）に低下した
時、Ｑ３はOFF→ONに反転し、時刻t0未満の状
態に復帰するため、Ｑ２はON→OFFとなつて出
力端子OUTはハイレベルに復帰する。したがつ
て時刻t0〜t1の間で検出出力パルスＰ１を得るこ
とができる。
次に時刻t2において検出パルスが消滅すなわち
立ち下りエツヂが到来すると、Ａ点の電位は第２
図ロに示す如く、Ｖ１−Ｖ２に急落する。これに
よつてＱ１はOFFとなるため、再びＱ２はON状
態となり、出力端子OUTはローレベルとなる
（第２図ハ）。
立ち下りエツヂが到来すると、Ａ点の電位は第２
図ロに示す如く、Ｖ１−Ｖ２に急落する。これに
よつてＱ１はOFFとなるため、再びＱ２はON状
態となり、出力端子OUTはローレベルとなる
（第２図ハ）。
この状態において、Ｑ３はそのベース・エミツ
タ結合がダイオードとして作用するため、電源
Vccより抵抗Ｒ１を介してコンデンサＣ１に充電
電流が流れ、Ａ点の電位は第２図ロに示す如く上
昇し、時刻t3においてＱ２のベース・エミツタ電
圧すなわちＢ点の電位を越えると、再びＱ１は
ONに復帰し、Ｑ２はOFFに反転して出力端子
OUTもハイレベルに復帰する。
タ結合がダイオードとして作用するため、電源
Vccより抵抗Ｒ１を介してコンデンサＣ１に充電
電流が流れ、Ａ点の電位は第２図ロに示す如く上
昇し、時刻t3においてＱ２のベース・エミツタ電
圧すなわちＢ点の電位を越えると、再びＱ１は
ONに復帰し、Ｑ２はOFFに反転して出力端子
OUTもハイレベルに復帰する。
したがつて、時刻t2〜t3の間で検出出力パルス
Ｐ２を得ることができる。
Ｐ２を得ることができる。
以上の説明から明らかなような如く検出パルス
の立ち上がり、立ち下り両エツヂの到来時にこれ
を検出して検出出力信号を出力することができ
る。
の立ち上がり、立ち下り両エツヂの到来時にこれ
を検出して検出出力信号を出力することができ
る。
（考案の効果）
本考案によれば、エミツタ接地構成の差動増幅
器において、入力側トランジスタのコレクタ電流
供給系路を入力側トランジスタと相補関係にある
トランジスタのエミツタとコレクタとを介して一
方の電源に接続し、かつ両トランジスタのベース
に共通の入力信号を供給するようにして、検出す
べきパルスの立ち上がり、立ち下りエツヂ到来時
にいずれか一方のトランジスタを相互に反転動作
させて差動増幅器の出力側トランジスタを反転動
作させるようにしたので、従来のパルスエツヂ検
出回路に比して構成が大幅に簡素化されるととも
に電源電圧によつて検出可能なレベル範囲が制約
を受けないため、回路設計の自由度が増し、低電
圧電源で安定な動作を得ることができる。
器において、入力側トランジスタのコレクタ電流
供給系路を入力側トランジスタと相補関係にある
トランジスタのエミツタとコレクタとを介して一
方の電源に接続し、かつ両トランジスタのベース
に共通の入力信号を供給するようにして、検出す
べきパルスの立ち上がり、立ち下りエツヂ到来時
にいずれか一方のトランジスタを相互に反転動作
させて差動増幅器の出力側トランジスタを反転動
作させるようにしたので、従来のパルスエツヂ検
出回路に比して構成が大幅に簡素化されるととも
に電源電圧によつて検出可能なレベル範囲が制約
を受けないため、回路設計の自由度が増し、低電
圧電源で安定な動作を得ることができる。
第１図は本考案の一実施例を示す回路図、第２
図は第１図に示す回路の動作を説明するための波
形図である。 符号の説明 Ｑ１，Ｑ２，Ｑ３……トランジス
タ、Ｒ１〜Ｒ７……抵抗、Ｃ１，Ｃ２……コンデ
ンサ。
図は第１図に示す回路の動作を説明するための波
形図である。 符号の説明 Ｑ１，Ｑ２，Ｑ３……トランジス
タ、Ｒ１〜Ｒ７……抵抗、Ｃ１，Ｃ２……コンデ
ンサ。
Claims (1)
- 差動増幅器を構成するエミツタ接地接続された
第１、第２トランジスタと、該第１トランジスタ
のコレクタにそのコレクタが接続されるとともに
そのエミツタが一方の電源に接続された第３トラ
ンジスタと、共通のコンデンサおよびこのコンデ
ンサと各々直列接続された抵抗R1，R2を介して
検出すべきパルス信号を前記第１トランジスタお
よび前記第３トランジスタのベースに各々供給す
る第１、第2CR回路と、前記第２トランジスタの
コレクタに設けられた検出出力端子とを具備する
パルスエツヂ検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3421985U JPH024521Y2 (ja) | 1985-03-12 | 1985-03-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3421985U JPH024521Y2 (ja) | 1985-03-12 | 1985-03-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61151435U JPS61151435U (ja) | 1986-09-19 |
| JPH024521Y2 true JPH024521Y2 (ja) | 1990-02-02 |
Family
ID=30537387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3421985U Expired JPH024521Y2 (ja) | 1985-03-12 | 1985-03-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH024521Y2 (ja) |
-
1985
- 1985-03-12 JP JP3421985U patent/JPH024521Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61151435U (ja) | 1986-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0332026B2 (ja) | ||
| JPH0449287B2 (ja) | ||
| JPH024521Y2 (ja) | ||
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPS5951178B2 (ja) | パルス信号制御回路 | |
| JPH0230902Y2 (ja) | ||
| JPH0332113Y2 (ja) | ||
| JPH0352031Y2 (ja) | ||
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPS6214712Y2 (ja) | ||
| JP2586732B2 (ja) | 検波回路 | |
| JP2599429Y2 (ja) | 光電変換回路 | |
| JPS6118462Y2 (ja) | ||
| JPS5816272Y2 (ja) | シユミツト回路 | |
| JPH0510421Y2 (ja) | ||
| JPS604613B2 (ja) | 差動増幅器 | |
| JPS6034284B2 (ja) | 増幅回路 | |
| JPS5816259Y2 (ja) | シグナルメ−タ駆動回路 | |
| JPH04340806A (ja) | コンパレータ回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPS6242605A (ja) | 振幅制限回路 | |
| JPS5846881B2 (ja) | ケンパカイロ | |
| JPH04109715A (ja) | ディジタル入力回路 | |
| JPH0465680A (ja) | ピーク検出回路 |