JPS6118462Y2 - - Google Patents
Info
- Publication number
- JPS6118462Y2 JPS6118462Y2 JP8595181U JP8595181U JPS6118462Y2 JP S6118462 Y2 JPS6118462 Y2 JP S6118462Y2 JP 8595181 U JP8595181 U JP 8595181U JP 8595181 U JP8595181 U JP 8595181U JP S6118462 Y2 JPS6118462 Y2 JP S6118462Y2
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- diode
- transistor
- input
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Circuits Of Receivers In General (AREA)
Description
【考案の詳細な説明】
この考案はレベルメータ信号を用いてマルチパ
スの発生を検出するマルチパス検出回路に関し、
特に弱および中電界時における外部雑音による誤
動作を防止したマルチパス検出回路に関するもの
である。
スの発生を検出するマルチパス検出回路に関し、
特に弱および中電界時における外部雑音による誤
動作を防止したマルチパス検出回路に関するもの
である。
マルチパスノイズを検出する方法として、レベ
ルメータ駆動用の信号を利用して検出するものが
ある。第１図は、従来一般に用いられるレベルメ
ータ信号を利用したマルチノイズ検出回路の一例
を示す回路図であつて、入力端INに入力される
レベルメータ信号は、PNP型トランジスタＱ１に
よつて構成されたエミツタフオロワ回路に供給さ
れる。そして、このトランジスタＱ１の負荷抵抗
Ｒ１とエミツタとの接続点電位は比較器Ｑ２の反
転入力端に供給されている。また、この比較器Ｑ
２の非反転入力信号は、抵抗Ｒ２，Ｒ３によつて
分圧された後に比較器Ｑ２の非反転入力端に供給
されている。なお、Ｃは抵抗Ｒ２，Ｒ３の分圧出
力を平滑するコンデンサである。
ルメータ駆動用の信号を利用して検出するものが
ある。第１図は、従来一般に用いられるレベルメ
ータ信号を利用したマルチノイズ検出回路の一例
を示す回路図であつて、入力端INに入力される
レベルメータ信号は、PNP型トランジスタＱ１に
よつて構成されたエミツタフオロワ回路に供給さ
れる。そして、このトランジスタＱ１の負荷抵抗
Ｒ１とエミツタとの接続点電位は比較器Ｑ２の反
転入力端に供給されている。また、この比較器Ｑ
２の非反転入力信号は、抵抗Ｒ２，Ｒ３によつて
分圧された後に比較器Ｑ２の非反転入力端に供給
されている。なお、Ｃは抵抗Ｒ２，Ｒ３の分圧出
力を平滑するコンデンサである。
このように構成された回路において、入力端
INに第２図ａに示すレベルメータ信号が供給さ
れると、比較器Ｑ２の反転入力信号は第２図ｂに
波形ｘで示すように入力レベルメータ信号とほぼ
同じ信号となる。これに対し、比較器Ｑ２の非反
転入力信号は、抵抗Ｒ２，Ｒ３によつて分圧され
た信号がコンデンサＣによつて平滑されることに
より第２図ｂに波形ｙで示す信号となる。この結
果、非反転入力信号ｙが反転入力信号ｘを越える
期間において第２図ｃに示すマルチパス検出信号
が比較器Ｑ２から出力端OUTに送出されること
になる。
INに第２図ａに示すレベルメータ信号が供給さ
れると、比較器Ｑ２の反転入力信号は第２図ｂに
波形ｘで示すように入力レベルメータ信号とほぼ
同じ信号となる。これに対し、比較器Ｑ２の非反
転入力信号は、抵抗Ｒ２，Ｒ３によつて分圧され
た信号がコンデンサＣによつて平滑されることに
より第２図ｂに波形ｙで示す信号となる。この結
果、非反転入力信号ｙが反転入力信号ｘを越える
期間において第２図ｃに示すマルチパス検出信号
が比較器Ｑ２から出力端OUTに送出されること
になる。
しかしながら、上記構成においては、比較器Ｑ
２の非反転および反転入力端の入力電圧差は第３
図に示すように、入力信号のレベルが小さくなる
にしたがつてその差も小さなものとなつてしま
う。この結果、弱および中電界時の入力信号レベ
ルが小さくなる条件下においては、イグニツシヨ
ンノイズ等の外来雑音によつて誤動作が生じてし
まう欠点を有している。
２の非反転および反転入力端の入力電圧差は第３
図に示すように、入力信号のレベルが小さくなる
にしたがつてその差も小さなものとなつてしま
う。この結果、弱および中電界時の入力信号レベ
ルが小さくなる条件下においては、イグニツシヨ
ンノイズ等の外来雑音によつて誤動作が生じてし
まう欠点を有している。
従つて、この考案による目的は、弱および中電
界時においても外来雑音によつて誤動作が生じな
いマルチパス検出回路を提供することである。
界時においても外来雑音によつて誤動作が生じな
いマルチパス検出回路を提供することである。
このような目的を達成するためにこの考案は、
ダイオードの順方向電圧をバイアスとして作用さ
せることにより、比較器の入力差を常に大きく設
定するものである。以下、図面を用いてこの考案
によるマルチパス検出回路を詳細に説明する。
ダイオードの順方向電圧をバイアスとして作用さ
せることにより、比較器の入力差を常に大きく設
定するものである。以下、図面を用いてこの考案
によるマルチパス検出回路を詳細に説明する。
第４図はこの考案によるマルチパス検出回路の
一実施例を示す回路図であつて、第１図と同一部
分は同記号を用いて示してある。同図においてＤ
は抵抗Ｒ２とトランジスタＱ１との間に順方向に
接続されたダイオードであつて、このダイオード
のアノード電位が比較器Ｑ２の反転入力端に供給
されている。
一実施例を示す回路図であつて、第１図と同一部
分は同記号を用いて示してある。同図においてＤ
は抵抗Ｒ２とトランジスタＱ１との間に順方向に
接続されたダイオードであつて、このダイオード
のアノード電位が比較器Ｑ２の反転入力端に供給
されている。
このように構成された回路においては、ダイオ
ードＤの順方向電圧分が常に比較器Ｑ２の入力端
差として加えられることになり、入力電圧と電圧
差との関係は第５図に示すようになる。つやり、
第３図において示した電圧差がダイオードＤの順
方向電圧VFによつてバイアスされた状態の電圧
差となる。従つて、入力信号が零の場合において
も比較器Ｑ２の入力電圧差はダイオードＤの順方
向電圧部となり、これに伴なつて弱または中電界
時における外来雑音による誤動作が防止される。
ードＤの順方向電圧分が常に比較器Ｑ２の入力端
差として加えられることになり、入力電圧と電圧
差との関係は第５図に示すようになる。つやり、
第３図において示した電圧差がダイオードＤの順
方向電圧VFによつてバイアスされた状態の電圧
差となる。従つて、入力信号が零の場合において
も比較器Ｑ２の入力電圧差はダイオードＤの順方
向電圧部となり、これに伴なつて弱または中電界
時における外来雑音による誤動作が防止される。
なお、OVから比較器として動作するものがあ
れば第６図に示すように、分圧抵抗Ｒ２，Ｒ３と
直列にダイオードＤを接続しても良い。この場合
には第７図に示すように、入力電圧が0.6V以下
の範囲ｚにおいてはダイオードＤがオフとなる。
また、NPNトランジスタＱ１によつて構成する
場合には第８図に示すようになり、その場合にお
ける入力電圧と比較器Ｑ２の入力電圧差は第９図
に示すようになる。なお、第９図においてはＶ１
はトランジスタＱ１のＶBE，Ｖ２はダイオードＤ
によるシフト電圧である。
れば第６図に示すように、分圧抵抗Ｒ２，Ｒ３と
直列にダイオードＤを接続しても良い。この場合
には第７図に示すように、入力電圧が0.6V以下
の範囲ｚにおいてはダイオードＤがオフとなる。
また、NPNトランジスタＱ１によつて構成する
場合には第８図に示すようになり、その場合にお
ける入力電圧と比較器Ｑ２の入力電圧差は第９図
に示すようになる。なお、第９図においてはＶ１
はトランジスタＱ１のＶBE，Ｖ２はダイオードＤ
によるシフト電圧である。
以上説明したように、この考案によるマルチパ
ス検出回路は、比較器の入力電圧差をダイオード
の順方向電圧によつてレベルシフトさせたもので
あるために、弱および中電界時においても比較器
に十分な入力差を持たせることが出来、これによ
つて外来雑音による誤動作を確実に防止すること
が出来る優れた効果を有する。
ス検出回路は、比較器の入力電圧差をダイオード
の順方向電圧によつてレベルシフトさせたもので
あるために、弱および中電界時においても比較器
に十分な入力差を持たせることが出来、これによ
つて外来雑音による誤動作を確実に防止すること
が出来る優れた効果を有する。
第１図は従来のマルチパス検出回路の一例を示
す回路図、第２図ａ〜ｃは第１図の各部動作波形
図、第３図は入力電圧と電圧差の関係を示す特性
図、第４図はこの考案によるマルチパス検出回路
の一実施例を示す回路図、第５図は第４図の入力
電圧と比較器の入力電圧差の関係を示す特性図、
第６図、第８図は他の実施例を示す回路図、第７
図、第９図はそれぞれ第６図、第８図の特性図で
ある。 Ｑ１……トランジスタ、Ｑ２……比較器、Ｒ１
〜Ｒ３……抵抗、Ｃ……コンデンサ、Ｄ……ダイ
オード。
す回路図、第２図ａ〜ｃは第１図の各部動作波形
図、第３図は入力電圧と電圧差の関係を示す特性
図、第４図はこの考案によるマルチパス検出回路
の一実施例を示す回路図、第５図は第４図の入力
電圧と比較器の入力電圧差の関係を示す特性図、
第６図、第８図は他の実施例を示す回路図、第７
図、第９図はそれぞれ第６図、第８図の特性図で
ある。 Ｑ１……トランジスタ、Ｑ２……比較器、Ｒ１
〜Ｒ３……抵抗、Ｃ……コンデンサ、Ｄ……ダイ
オード。
Claims (1)
- レベルメータ信号をベース入力とするエミツタ
フオロワ構成によるトランジスタと、前記トラン
ジスタに接続された負荷抵抗と、前記負荷抵抗と
トランジスタとの間に順方向接続されたダイオー
ドと、ダイオードのアノード電位を反転入力とす
る比較器と、ダイオードのカソード電位を分圧し
かつ平滑して比較器の非反転入力端に供給する抵
抗とコンデンサを備えたマルチパス検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8595181U JPS6118462Y2 (ja) | 1981-06-10 | 1981-06-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8595181U JPS6118462Y2 (ja) | 1981-06-10 | 1981-06-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57198072U JPS57198072U (ja) | 1982-12-16 |
| JPS6118462Y2 true JPS6118462Y2 (ja) | 1986-06-04 |
Family
ID=29881202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8595181U Expired JPS6118462Y2 (ja) | 1981-06-10 | 1981-06-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6118462Y2 (ja) |
-
1981
- 1981-06-10 JP JP8595181U patent/JPS6118462Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57198072U (ja) | 1982-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003447B1 (ko) | 슈미트트리거회로 | |
| GB2084826A (en) | Full-wave rectifying circuit | |
| US5798663A (en) | Precision hysteresis generator | |
| JPS6118462Y2 (ja) | ||
| US2956241A (en) | Complementary transistor multivibrator | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH0155762B2 (ja) | ||
| JPS5921549Y2 (ja) | 単安定マルチバイブレ−タ | |
| US4335322A (en) | Pulse generator for producing a pulse having a pulse width dependent on an input signal | |
| JPH0332113Y2 (ja) | ||
| JPS6133483B2 (ja) | ||
| US4430618A (en) | Input buffer circuit | |
| JPH024521Y2 (ja) | ||
| JP2599429Y2 (ja) | 光電変換回路 | |
| US3986056A (en) | Circuit for transforming a trigger signal into a pulse | |
| JPS5929397Y2 (ja) | 単安定回路 | |
| JPS5852728Y2 (ja) | クリック防止回路 | |
| JPH0311745Y2 (ja) | ||
| JPH0113463Y2 (ja) | ||
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JPH0212738Y2 (ja) | ||
| JPH0537549Y2 (ja) | ||
| JPH0541415Y2 (ja) | ||
| KR100281357B1 (ko) | 입력레벨에관계없이안정적인출력을얻을수있는입력레벨제한기를포함한비교기회로 | |
| JP2690521B2 (ja) | 減電圧検出回路 |