JPH0744094Y2 - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH0744094Y2 JPH0744094Y2 JP1989010246U JP1024689U JPH0744094Y2 JP H0744094 Y2 JPH0744094 Y2 JP H0744094Y2 JP 1989010246 U JP1989010246 U JP 1989010246U JP 1024689 U JP1024689 U JP 1024689U JP H0744094 Y2 JPH0744094 Y2 JP H0744094Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- voltage
- differential amplifier
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】 産業上の利用分野 本考案は差動増幅器に係り、例えば定電圧電源回路にお
いて、基準電圧と制御トランジスタの出力とを比較して
その誤差電圧で制御トランジスタのベース電流を制御す
る回路に関する。
いて、基準電圧と制御トランジスタの出力とを比較して
その誤差電圧で制御トランジスタのベース電流を制御す
る回路に関する。
従来の技術 第４図は上記のような定電圧電源回路に用いられる従来
の差動増幅器の一例の回路図を示す。同図において、PN
P型の入力トランジスタQ1のベースには基準電圧Vrefが
印加されており、PNP型の入力トランジスタQ2のベース
には制御トランジスタQ6の出力電圧を抵抗R1,R2で分圧
した電圧が印加されている。又、トランジスタQ1,Q2の
エミッタ共通接続点には定電流源IB1が接続されてお
り、その夫々のコレクタにはトランジスタQ3,Q4からな
るカレントミラー回路が接続されている。
の差動増幅器の一例の回路図を示す。同図において、PN
P型の入力トランジスタQ1のベースには基準電圧Vrefが
印加されており、PNP型の入力トランジスタQ2のベース
には制御トランジスタQ6の出力電圧を抵抗R1,R2で分圧
した電圧が印加されている。又、トランジスタQ1,Q2の
エミッタ共通接続点には定電流源IB1が接続されてお
り、その夫々のコレクタにはトランジスタQ3,Q4からな
るカレントミラー回路が接続されている。
ここで、トランジスタQ1,Q2において基準電圧Vrefと入
力端子１の電圧とが比較され、その誤差電圧がトランジ
スタQ4のコレクタから出力される。この出力はトランジ
スタQ5で増幅されて出力端子２より取出され、制御トラ
ンジスタQ6のベース電流を制御して端子４から取出され
る出力電圧が一定になるようにする。
力端子１の電圧とが比較され、その誤差電圧がトランジ
スタQ4のコレクタから出力される。この出力はトランジ
スタQ5で増幅されて出力端子２より取出され、制御トラ
ンジスタQ6のベース電流を制御して端子４から取出され
る出力電圧が一定になるようにする。
然るにこの従来回路は、電流投入によってトランジスタ
Q2のベース電位が零Ｖから立上がる場合、トランジスタ
Q2のコレクタ電位はトランジスタQ4のダイオード分の電
位があるので、トランジスタQ2は飽和状態とみなせる。
これにより、定電流源IB1のバイアス電流I1は専らトラ
ンジスタQ2のエミッタ，ベースを介して流れ出し、トラ
ンジスタQ2の出力がトランジスタQ5に供給されず、この
差動増幅器が起動しないことがある。
Q2のベース電位が零Ｖから立上がる場合、トランジスタ
Q2のコレクタ電位はトランジスタQ4のダイオード分の電
位があるので、トランジスタQ2は飽和状態とみなせる。
これにより、定電流源IB1のバイアス電流I1は専らトラ
ンジスタQ2のエミッタ，ベースを介して流れ出し、トラ
ンジスタQ2の出力がトランジスタQ5に供給されず、この
差動増幅器が起動しないことがある。
そこで、従来、このような不都合をなくすために第５図
に示す構成の差動増幅器がある。同図において、トラン
ジスタQ1はトランジスタQ1′と共にダーリントン構成と
されてトランジスタQ1′のベースには基準電圧Vrefが印
加されており、トランジスタQ2はトランジスタQ2′と共
にダーリントン構成とされてトランジスタQ2′のベース
には出力電圧を抵抗R1,R2で分圧した電圧が印加されて
いる。
に示す構成の差動増幅器がある。同図において、トラン
ジスタQ1はトランジスタQ1′と共にダーリントン構成と
されてトランジスタQ1′のベースには基準電圧Vrefが印
加されており、トランジスタQ2はトランジスタQ2′と共
にダーリントン構成とされてトランジスタQ2′のベース
には出力電圧を抵抗R1,R2で分圧した電圧が印加されて
いる。
この差動増幅器によれば、電源投入によってトランジス
タQ2′のベース電位が零Ｖから立上がる場合、トランジ
スタQ2のコレクタ・エミッタ間電圧がダーリントン構成
によって確保されているのでトランジスタQ2は飽和状態
になることはなく、トランジスタQ2の出力がトランジス
タQ5に確実に供給され、起動を確実にすることができ
る。
タQ2′のベース電位が零Ｖから立上がる場合、トランジ
スタQ2のコレクタ・エミッタ間電圧がダーリントン構成
によって確保されているのでトランジスタQ2は飽和状態
になることはなく、トランジスタQ2の出力がトランジス
タQ5に確実に供給され、起動を確実にすることができ
る。
考案が解決しようとする課題 然るに、第５図に示す従来例は、ダーリントン接続のト
ランジスタを用いているので、基準電圧Vrefを1.2V、ト
ランジスタのベース・エミッタ間電圧VBEを0.6Vとする
と、電源電圧Vcc2としてはVref＋2VBE＝2.4V以上を必要
とし、特に、比較的低い電源電圧（2.4V以下）では使用
できない問題点があった。
ランジスタを用いているので、基準電圧Vrefを1.2V、ト
ランジスタのベース・エミッタ間電圧VBEを0.6Vとする
と、電源電圧Vcc2としてはVref＋2VBE＝2.4V以上を必要
とし、特に、比較的低い電源電圧（2.4V以下）では使用
できない問題点があった。
本考案は、低い電源電圧を用い、確実に起動できる差動
増幅器を提供することを目的とする 課題を解決するための手段 コレクタを電源ラインに、ベースをPNP型トランジスタ
の入力段の一方の入力に、エミッタを他方の入力に接続
されてなるNPN型トランジスタを設けた構成とする。
増幅器を提供することを目的とする 課題を解決するための手段 コレクタを電源ラインに、ベースをPNP型トランジスタ
の入力段の一方の入力に、エミッタを他方の入力に接続
されてなるNPN型トランジスタを設けた構成とする。
作用 上記NPN型トランジスタを設けた構成により、電源投入
時、又は、上記分圧電圧がグランドレベルに落ちた後で
復帰した時、上記入力段の電位が同相入力電圧範囲内に
保持されるので、PNP型トランジスタの入力トランジス
タのエミッタ，コレクタにバイアス電流を確実に流すこ
とがきるように作用する。
時、又は、上記分圧電圧がグランドレベルに落ちた後で
復帰した時、上記入力段の電位が同相入力電圧範囲内に
保持されるので、PNP型トランジスタの入力トランジス
タのエミッタ，コレクタにバイアス電流を確実に流すこ
とがきるように作用する。
実施例 第１図は本考案になる差動増幅器の一実施例を定電圧電
源回路に適用した回路図を示し、同図中、第４図，第５
図と同一構成部分には同一番号，同一符号を付してその
説明を省略する。第２図は第１図に示す本考案になる差
動増幅器３をブロックで示した回路図である。第１図及
び第２図において、差動増幅器３により、ツェナーダイ
オードＤによるVref基準電圧と制御トランジスタQ6の出
力を抵抗R1,R2で分圧された電圧との誤差電圧が得ら
れ、これにて制御トランジスタQ6のベース電流を制御し
て端子４より取出される出力が一定電圧となるようにす
る。
源回路に適用した回路図を示し、同図中、第４図，第５
図と同一構成部分には同一番号，同一符号を付してその
説明を省略する。第２図は第１図に示す本考案になる差
動増幅器３をブロックで示した回路図である。第１図及
び第２図において、差動増幅器３により、ツェナーダイ
オードＤによるVref基準電圧と制御トランジスタQ6の出
力を抵抗R1,R2で分圧された電圧との誤差電圧が得ら
れ、これにて制御トランジスタQ6のベース電流を制御し
て端子４より取出される出力が一定電圧となるようにす
る。
ここで、第１図において、PNP型の入力トランジスタQ2
のベースと電源Vcc3との間にNPN型のトランジスタQ10を
接続し、トランジスタQ10を基準電圧Vrefにてオンする
ように構成する。トランジスタQ10のオンにより、電源
投入時においてトランジスタQ2のベースで電位を第４図
に示す従来例のものよりも高くでき、即ち、抵抗R2の両
端電圧を高くできる。これにより、差動増幅器の入力段
の電位を同相入力電圧範囲内に保持でき、定電流源IBの
バランス電流Ｉが専らトランジスタQ2のエミッタ，ベー
スを介して流れ出すのが防止され、つまり、バイアス電
流ＩはトランジスタQ2のエミッタ，コレクタにも流れ、
トランジスタQ2の出力はトランジスタQ5に供給され、こ
の差動増幅器が確実に起動される。
のベースと電源Vcc3との間にNPN型のトランジスタQ10を
接続し、トランジスタQ10を基準電圧Vrefにてオンする
ように構成する。トランジスタQ10のオンにより、電源
投入時においてトランジスタQ2のベースで電位を第４図
に示す従来例のものよりも高くでき、即ち、抵抗R2の両
端電圧を高くできる。これにより、差動増幅器の入力段
の電位を同相入力電圧範囲内に保持でき、定電流源IBの
バランス電流Ｉが専らトランジスタQ2のエミッタ，ベー
スを介して流れ出すのが防止され、つまり、バイアス電
流ＩはトランジスタQ2のエミッタ，コレクタにも流れ、
トランジスタQ2の出力はトランジスタQ5に供給され、こ
の差動増幅器が確実に起動される。
一方、第５図に示す従来例のようにダーリントン構成を
用いていないので、Vref＝1.2V、トランジスタのベース
・エミッタ間電圧を0.6Vとすると、電源電圧Vcc3として
はVref＋VBE＝1.8V程度あれば使用でき、換言すれば、
第５図に示す従来例と同じ電池を用いた場合、長期間の
使用が可能になる。
用いていないので、Vref＝1.2V、トランジスタのベース
・エミッタ間電圧を0.6Vとすると、電源電圧Vcc3として
はVref＋VBE＝1.8V程度あれば使用でき、換言すれば、
第５図に示す従来例と同じ電池を用いた場合、長期間の
使用が可能になる。
なお、トランジスタQ10をオンさせるのは、上記のよう
に電源投入時の他、端子１の電位が何らかの原因でグラ
ンドレベルに落ちた後で復帰した時もである。
に電源投入時の他、端子１の電位が何らかの原因でグラ
ンドレベルに落ちた後で復帰した時もである。
第３図は本考案の他の実施例の回路図を示し、同図中、
第１図と同一構成部分には同一番号，同一符号を付して
その説明を省略する。このものは、第２図中、エラーア
ンプ３の非反転入力端子に基準電圧Vref、反転入力端子
に端子１の電圧が印加される構成で、かつ、制御トラン
ジスタ（Q6）にNPN型のトランジスタを用いた回路にも
適用できる。
第１図と同一構成部分には同一番号，同一符号を付して
その説明を省略する。このものは、第２図中、エラーア
ンプ３の非反転入力端子に基準電圧Vref、反転入力端子
に端子１の電圧が印加される構成で、かつ、制御トラン
ジスタ（Q6）にNPN型のトランジスタを用いた回路にも
適用できる。
即ち、トランジスタQ10が先にオンとなる構成（第１図
と同様）ではトランジスタQ2のベース電位を高くしてト
ランジスタQ2のエミッタ・コレクタに電流を流すように
し、一方、トランジスタQ11が先にオンとなる構成では
トランジスタQ1のベース電位を高くしてトランジスタQ1
のエミッタ，コレクタに電流を流すようにする。
と同様）ではトランジスタQ2のベース電位を高くしてト
ランジスタQ2のエミッタ・コレクタに電流を流すように
し、一方、トランジスタQ11が先にオンとなる構成では
トランジスタQ1のベース電位を高くしてトランジスタQ1
のエミッタ，コレクタに電流を流すようにする。
その他の動作及び効果は夫々第１図のものと同様であ
る。
る。
考案の効果 本考案によれば、電源投入時PNP型の入力トランジスタ
のエミッタ，コレクタにバイアス電流を確実に流すこと
ができるので、入力トランジスタの出力を次段の回路に
供給でき、低い電源電圧で確実に起動させることができ
る。
のエミッタ，コレクタにバイアス電流を確実に流すこと
ができるので、入力トランジスタの出力を次段の回路に
供給でき、低い電源電圧で確実に起動させることができ
る。
第１図は本考案の一実施例の回路図、第２図は本考案を
定電圧電源回路に適用した回路図、第３図は本考案の他
の実施例の回路図、第４図及び第５図は従来の各例の回
路図である。 １……入力端子、２……出力端子、3,3′……差動増幅
器、Q1〜Q5,Q10,Q11……トランジスタ、Vref……基準電
圧、Vcc3……電源電圧、R1,R2……抵抗、IB……定電流
源。
定電圧電源回路に適用した回路図、第３図は本考案の他
の実施例の回路図、第４図及び第５図は従来の各例の回
路図である。 １……入力端子、２……出力端子、3,3′……差動増幅
器、Q1〜Q5,Q10,Q11……トランジスタ、Vref……基準電
圧、Vcc3……電源電圧、R1,R2……抵抗、IB……定電流
源。
Claims (1)
- 【請求項１】PNP型トランジスタの入力段を持ち、その
一方の入力に基準電圧が印加され、その他方の入力に、
その出力にて制御された電位を分圧された分圧電圧が印
加されるよう構成された差動増幅器において、 コレクタを電源ラインに、ベースを該一方の入力に、エ
ミッタを該他方の入力に接続されてなるNPN型トランジ
スタを設けることで、電源投入時、又は、上記分圧電圧
がグランドレベルに落ちた後で復帰した時、上記入力段
の電位を同相入力電圧範囲内に保持する構成とされてな
る差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989010246U JPH0744094Y2 (ja) | 1989-01-31 | 1989-01-31 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989010246U JPH0744094Y2 (ja) | 1989-01-31 | 1989-01-31 | 差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02101615U JPH02101615U (ja) | 1990-08-13 |
| JPH0744094Y2 true JPH0744094Y2 (ja) | 1995-10-09 |
Family
ID=31217731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989010246U Expired - Fee Related JPH0744094Y2 (ja) | 1989-01-31 | 1989-01-31 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744094Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5853209A (ja) * | 1981-09-25 | 1983-03-29 | Mitsubishi Electric Corp | 差動増幅器 |
| JPH0787316B2 (ja) * | 1985-01-18 | 1995-09-20 | 松下電器産業株式会社 | 充電回路 |
-
1989
- 1989-01-31 JP JP1989010246U patent/JPH0744094Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02101615U (ja) | 1990-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPH0744094Y2 (ja) | 差動増幅器 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH0230902Y2 (ja) | ||
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| JPH0158684B2 (ja) | ||
| JPS63186576A (ja) | モータ速度制御装置 | |
| JPH0413692Y2 (ja) | ||
| JPS6011550B2 (ja) | 直流モ−タの速度制御装置 | |
| JPH0434567Y2 (ja) | ||
| JP3049712B2 (ja) | 利得制御増幅回路 | |
| JP2714151B2 (ja) | 電流制限回路 | |
| JPH0352031Y2 (ja) | ||
| JP2537235B2 (ja) | 定電流回路 | |
| JP2697006B2 (ja) | 出力回路 | |
| JPH074654Y2 (ja) | ボルテージレギュレータ回路 | |
| JPH0537549Y2 (ja) | ||
| JPS5816272Y2 (ja) | シユミツト回路 | |
| JPS5914813Y2 (ja) | 定電流回路 | |
| JP3512935B2 (ja) | 直流安定化電源回路 | |
| JPS626879Y2 (ja) | ||
| JPH0510421Y2 (ja) | ||
| JP2797621B2 (ja) | コンパレータ回路 | |
| JPH055840Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |