JP2714151B2 - 電流制限回路 - Google Patents
電流制限回路Info
- Publication number
- JP2714151B2 JP2714151B2 JP1164527A JP16452789A JP2714151B2 JP 2714151 B2 JP2714151 B2 JP 2714151B2 JP 1164527 A JP1164527 A JP 1164527A JP 16452789 A JP16452789 A JP 16452789A JP 2714151 B2 JP2714151 B2 JP 2714151B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- constant
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、バンドギャップ型定電圧回路を有する定
電圧電源回路に用いられる電流制限回路の改良に関す
る。
電圧電源回路に用いられる電流制限回路の改良に関す
る。
(従来の技術) 周知のように、定電圧電源回路として最も一般的に利
用されているものに、3端子レギュレータがある。この
3端子レギュレータは、第2図に示すように構成される
もので、抵抗R11,R12,R21とNPN型のトランジスタQ15
とが電流制限回路を構成している。そして、この電流制
限回路は、トランジスタQ15がオン状態となるベース・
エミッタ間電圧をVBEon(Q15)とし、NPN型のトランジス
タQ17のベース・エミッタ間電圧をVBE(Q17)とすると、 VBEon(Q15)=[R12/(R12+R21)]・VBE(Q17)+IO・R
11 となるような出力電流IOが流れると駆動される。つま
り、NPN型のトランジスタQ16のベース電流を吸い取るこ
とによって、電流制限を行なっているわけである。さら
に、この電流制限回路は、負荷が短絡に近い状態になり
出力電圧が低下すると、抵抗R13とツェナーダイオードD
2に電流が流れるため、トランジスタQ15にベース電流が
供給され、いわゆる「フ」の字型と称される入出力特性
を有する。ところが、第2図に示した電流制限回路で
は、抵抗R11として微少抵抗を用いる必要があるため、I
C(集積回路)化に適さないという不都合がある。
用されているものに、3端子レギュレータがある。この
3端子レギュレータは、第2図に示すように構成される
もので、抵抗R11,R12,R21とNPN型のトランジスタQ15
とが電流制限回路を構成している。そして、この電流制
限回路は、トランジスタQ15がオン状態となるベース・
エミッタ間電圧をVBEon(Q15)とし、NPN型のトランジス
タQ17のベース・エミッタ間電圧をVBE(Q17)とすると、 VBEon(Q15)=[R12/(R12+R21)]・VBE(Q17)+IO・R
11 となるような出力電流IOが流れると駆動される。つま
り、NPN型のトランジスタQ16のベース電流を吸い取るこ
とによって、電流制限を行なっているわけである。さら
に、この電流制限回路は、負荷が短絡に近い状態になり
出力電圧が低下すると、抵抗R13とツェナーダイオードD
2に電流が流れるため、トランジスタQ15にベース電流が
供給され、いわゆる「フ」の字型と称される入出力特性
を有する。ところが、第2図に示した電流制限回路で
は、抵抗R11として微少抵抗を用いる必要があるため、I
C(集積回路)化に適さないという不都合がある。
そこで、従来より、第3図に示すような定電圧電源回
路が考えられている。すなわち、NPN型のトランジスタQ
18〜Q21,抵抗R22〜R24及び定電流源I1がバンドギャッ
プ型定電圧回路を構成しており、NPN型のトランジスタQ
22を介して出力電圧VOを取り出すようにしている。この
場合、トランジスタQ22のエミッタ面積の1/Nのエミッタ
面積を有するNPN型のトランジスタQ23で、トランジスタ
Q22を流れる電流の1/Nの電流を検出し、その検出された
電流をトランジスタQ25,Q26よりなるカレントミラー回
路を介してNPN型のトランジスタQ24のベースに供給する
ようにした電流制限回路が使用されている。
路が考えられている。すなわち、NPN型のトランジスタQ
18〜Q21,抵抗R22〜R24及び定電流源I1がバンドギャッ
プ型定電圧回路を構成しており、NPN型のトランジスタQ
22を介して出力電圧VOを取り出すようにしている。この
場合、トランジスタQ22のエミッタ面積の1/Nのエミッタ
面積を有するNPN型のトランジスタQ23で、トランジスタ
Q22を流れる電流の1/Nの電流を検出し、その検出された
電流をトランジスタQ25,Q26よりなるカレントミラー回
路を介してNPN型のトランジスタQ24のベースに供給する
ようにした電流制限回路が使用されている。
この電流制限回路では、トランジスタQ24のエミッタ
電位を、 [R28/(R27+R28)]・VO に規定しており、抵抗R29の電圧降下がトランジスタQ24
のエミッタ電位よりベース・エミッタ間電圧VBE(Q24)以
上に高くなったときに、トランジスタQ24がオン状態と
なりトランジスタQ20のコレクタ電流を抜き取って電流
制限するようにしている。すなわち、上記電流制限回路
が駆動開始するときの出力電流をIO1とすると、 [R28VO/(R27+R28)]・VBE(Q24)=(IO1/N)R29 となる。
電位を、 [R28/(R27+R28)]・VO に規定しており、抵抗R29の電圧降下がトランジスタQ24
のエミッタ電位よりベース・エミッタ間電圧VBE(Q24)以
上に高くなったときに、トランジスタQ24がオン状態と
なりトランジスタQ20のコレクタ電流を抜き取って電流
制限するようにしている。すなわち、上記電流制限回路
が駆動開始するときの出力電流をIO1とすると、 [R28VO/(R27+R28)]・VBE(Q24)=(IO1/N)R29 となる。
また、負荷短絡時においてはVO=0であるから、トラ
ンジスタQ24のエミッタ電位も0である。すると、抵抗R
29での電圧降下はVBE(Q24)だけでよくなるわけであるか
ら、そのときの出力電流IO2は、 IO2=(VBE(Q24)/R29)・N となり、第4図に実線で示すように、「フ」の字型の入
出力特性を有することになる。
ンジスタQ24のエミッタ電位も0である。すると、抵抗R
29での電圧降下はVBE(Q24)だけでよくなるわけであるか
ら、そのときの出力電流IO2は、 IO2=(VBE(Q24)/R29)・N となり、第4図に実線で示すように、「フ」の字型の入
出力特性を有することになる。
しかしながら、第3図に示したような従来の電流制限
回路では、抵抗R25,R26を可変して出力電圧VOを変化さ
せるようにした場合、抵抗R25,R26の値に応じて、制限
される出力電流値つまり電流制限値が変わってしまうと
いう問題が生じる。
回路では、抵抗R25,R26を可変して出力電圧VOを変化さ
せるようにした場合、抵抗R25,R26の値に応じて、制限
される出力電流値つまり電流制限値が変わってしまうと
いう問題が生じる。
(発明が解決しようとする課題) 以上のように、従来の電流制限回路では、出力電圧を
変化させると、それに応じて電流制限値も変化してしま
うという問題を有している。
変化させると、それに応じて電流制限値も変化してしま
うという問題を有している。
そこで、この発明は上記事情を考慮してなされたもの
で、出力電圧を可変としても電流制限値を変化なく一定
に保持することができる極めて良好な電流制限回路を提
供することを目的とする。
で、出力電圧を可変としても電流制限値を変化なく一定
に保持することができる極めて良好な電流制限回路を提
供することを目的とする。
[発明の構成] (課題を解決するための手段) この発明に係る電流制限回路は、バンドギャップ型定
電圧回路を有し、出力トランジスタを介して負荷に出力
電圧を印加する定電圧電源回路を対象としている。そし
て、上記出力トランジスタの1/Nのエミッタ面積を有
し、該出力トランジスタを流れる電流の1/Nの電流を検
出する検出トランジスタと、この検出トランジスタで検
出された電流に基づいてベース電位が決定され、出力ト
ランジスタを流れる電流を制限する制限トランジスタ
と、この制限トランジスタのエミッタ電位を、バンドギ
ャップ型定電圧回路の定電流路から取り出した定電流に
基づいて、一定値に規定する制御回路とを備えるように
したものである。
電圧回路を有し、出力トランジスタを介して負荷に出力
電圧を印加する定電圧電源回路を対象としている。そし
て、上記出力トランジスタの1/Nのエミッタ面積を有
し、該出力トランジスタを流れる電流の1/Nの電流を検
出する検出トランジスタと、この検出トランジスタで検
出された電流に基づいてベース電位が決定され、出力ト
ランジスタを流れる電流を制限する制限トランジスタ
と、この制限トランジスタのエミッタ電位を、バンドギ
ャップ型定電圧回路の定電流路から取り出した定電流に
基づいて、一定値に規定する制御回路とを備えるように
したものである。
(作用) 上記のような構成によれば、出力トランジスタを流れ
る電流の1/Nの検出電流に基づいてベース電位が決定さ
れる制限トランジスタのエミッタ電位を、バンドギャッ
プ型定電圧回路の定電流路から取り出した定電流に基づ
いて一定値に規定するようにしたので、出力電圧を可変
としても電流制限値を変化なく一定に保持することがで
きるようになるものである。
る電流の1/Nの検出電流に基づいてベース電位が決定さ
れる制限トランジスタのエミッタ電位を、バンドギャッ
プ型定電圧回路の定電流路から取り出した定電流に基づ
いて一定値に規定するようにしたので、出力電圧を可変
としても電流制限値を変化なく一定に保持することがで
きるようになるものである。
(実施例) 以下、この発明の一実施例について図面を参照して詳
細に説明する。第1図において、第3図と同一部分には
同一符号を付して示している。すなわち、バンドギャッ
プ型定電圧回路の定電流路であるトランジスタQ21のコ
レクタを流れる定電流を、PNP型のトランジスタQ27,Q
28よりなるカレントミラー回路で折り返して抵抗R28に
供給し、該抵抗R28による電圧降下でトランジスタQ24の
エミッタ電圧を決定するようにしたことが、従来と異な
る部分である。
細に説明する。第1図において、第3図と同一部分には
同一符号を付して示している。すなわち、バンドギャッ
プ型定電圧回路の定電流路であるトランジスタQ21のコ
レクタを流れる定電流を、PNP型のトランジスタQ27,Q
28よりなるカレントミラー回路で折り返して抵抗R28に
供給し、該抵抗R28による電圧降下でトランジスタQ24の
エミッタ電圧を決定するようにしたことが、従来と異な
る部分である。
上記のような構成によれば、トランジスタQ21を流れ
る電流IC(Q21)は、出力電圧VOに依存せず、これにより
抵抗R28に生じる電圧降下も出力電圧VOに依存しないこ
とになる。つまり、トランジスタQ24のエミッタ電位
は、IC(Q21)・R28なる一定値となり、抵抗R29での電圧
降下がトランジスタQ24のエミッタ電位よりVBE(Q24)以
上に高くなると、トランジスタQ24がオン状態となっ
て、電流制限が行なわれる。すなわち、上記電流制限回
路が駆動開始するときの出力電流をIO1とすると、 IC(Q21)・R28+VBE(Q24)=(IO1/N)・R29 となる。
る電流IC(Q21)は、出力電圧VOに依存せず、これにより
抵抗R28に生じる電圧降下も出力電圧VOに依存しないこ
とになる。つまり、トランジスタQ24のエミッタ電位
は、IC(Q21)・R28なる一定値となり、抵抗R29での電圧
降下がトランジスタQ24のエミッタ電位よりVBE(Q24)以
上に高くなると、トランジスタQ24がオン状態となっ
て、電流制限が行なわれる。すなわち、上記電流制限回
路が駆動開始するときの出力電流をIO1とすると、 IC(Q21)・R28+VBE(Q24)=(IO1/N)・R29 となる。
また、負荷短絡時においては、バンドギャップ型定電
圧回路が動作しないために、トランジスタQ21に電流I
C(Q21)が流れず、このため、トランジスタQ24のエミッ
タ電位が0となる。すると、抵抗R29での電圧降下はV
BE(Q24)だけでよくなるわけであるから、そのときの出
力電流IO2は、 IO2=(VBE(Q24)/R29)・N となり、出力電圧VOに存在しない、「フ」の字型の入出
力特性を有することになる。
圧回路が動作しないために、トランジスタQ21に電流I
C(Q21)が流れず、このため、トランジスタQ24のエミッ
タ電位が0となる。すると、抵抗R29での電圧降下はV
BE(Q24)だけでよくなるわけであるから、そのときの出
力電流IO2は、 IO2=(VBE(Q24)/R29)・N となり、出力電圧VOに存在しない、「フ」の字型の入出
力特性を有することになる。
このため、抵抗R25を可変抵抗器として外部操作によ
って出力電圧VOを変化させるようにしても、トランジス
タQ24のエミッタ電位は、出力電圧VOに依存することな
く一定値に保持されるので、電流制限値が変化なく一定
に保持されるようになる。
って出力電圧VOを変化させるようにしても、トランジス
タQ24のエミッタ電位は、出力電圧VOに依存することな
く一定値に保持されるので、電流制限値が変化なく一定
に保持されるようになる。
なお、この発明は上記実施例に限定されるものではな
く、この外その要旨を逸脱しない範囲で種々変形して実
施することができる。
く、この外その要旨を逸脱しない範囲で種々変形して実
施することができる。
[発明の効果] 以上詳述したようにこの発明によれば、出力電圧を可
変としても電流制限値を変化なく一定に保持することが
できる極めて良好な電流制限回路を提供することができ
る。
変としても電流制限値を変化なく一定に保持することが
できる極めて良好な電流制限回路を提供することができ
る。
第1図はこの発明に係る電流制限回路の一実施例を示す
回路構成図、第2図及び第3図はそれぞれ従来の電流制
限回路を示す回路構成図、第4図は「フ」の字型の入出
力特性を示す図である。
回路構成図、第2図及び第3図はそれぞれ従来の電流制
限回路を示す回路構成図、第4図は「フ」の字型の入出
力特性を示す図である。
Claims (1)
- 【請求項1】バンドギャップ型定電圧回路を有し、出力
トランジスタを介して負荷に出力電圧を印加する定電圧
電源回路において、前記出力トランジスタの1/Nのエミ
ッタ面積を有し、該出力トランジスタを流れる電流の1/
Nの電流を検出する検出トランジスタと、この検出トラ
ンジスタで検出された電流に基づいてベース電位が決定
され、前記出力トランジスタを流れる電流を制限する制
限トランジスタと、この制限トランジスタのエミッタ電
位を、前記バンドギャップ型定電圧回路の定電流路から
取り出した定電流に基づいて、一定値に規定する制御回
路とを具備してなることを特徴とする電流制限回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1164527A JP2714151B2 (ja) | 1989-06-27 | 1989-06-27 | 電流制限回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1164527A JP2714151B2 (ja) | 1989-06-27 | 1989-06-27 | 電流制限回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0329507A JPH0329507A (ja) | 1991-02-07 |
JP2714151B2 true JP2714151B2 (ja) | 1998-02-16 |
Family
ID=15794862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1164527A Expired - Lifetime JP2714151B2 (ja) | 1989-06-27 | 1989-06-27 | 電流制限回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2714151B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5169468B2 (ja) * | 2008-05-15 | 2013-03-27 | オムロン株式会社 | 基準電圧発生回路 |
-
1989
- 1989-06-27 JP JP1164527A patent/JP2714151B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0329507A (ja) | 1991-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07182055A (ja) | 安定化電源回路 | |
NL193545C (nl) | Constante stroom opwekkende schakeling. | |
JPH07104372B2 (ja) | 電圧比較回路 | |
JPH0216453B2 (ja) | ||
JP2714151B2 (ja) | 電流制限回路 | |
JP2533201B2 (ja) | Am検波回路 | |
JP3562141B2 (ja) | 電流出力回路 | |
JPH0321927B2 (ja) | ||
JPH0158684B2 (ja) | ||
JPS63186576A (ja) | モータ速度制御装置 | |
JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
JP2546051Y2 (ja) | 安定化電源回路 | |
JPS589589A (ja) | 小型直流モ−タの速度制御回路 | |
JPS5914816Y2 (ja) | 定電流回路 | |
JP3512935B2 (ja) | 直流安定化電源回路 | |
JP3437274B2 (ja) | 基準電圧回路 | |
JPH0435776Y2 (ja) | ||
JP2802937B2 (ja) | ドロッパ型定電圧回路 | |
JPH04223508A (ja) | 定電圧回路 | |
JPH05173656A (ja) | 基準電圧発生回路 | |
JPH05306958A (ja) | 温度検出回路 | |
KR930004584Y1 (ko) | 슈미트 트리거회로 | |
JPH02104019A (ja) | 検出回路 | |
JPH02191011A (ja) | 保護回路 | |
JPS5836479B2 (ja) | ランプ駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 12 |