KR930004584Y1 - 슈미트 트리거회로 - Google Patents

슈미트 트리거회로 Download PDF

Info

Publication number
KR930004584Y1
KR930004584Y1 KR2019890018920U KR890018920U KR930004584Y1 KR 930004584 Y1 KR930004584 Y1 KR 930004584Y1 KR 2019890018920 U KR2019890018920 U KR 2019890018920U KR 890018920 U KR890018920 U KR 890018920U KR 930004584 Y1 KR930004584 Y1 KR 930004584Y1
Authority
KR
South Korea
Prior art keywords
transistor
base
collector
voltage
trigger circuit
Prior art date
Application number
KR2019890018920U
Other languages
English (en)
Other versions
KR910013272U (ko
Inventor
강성춘
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019890018920U priority Critical patent/KR930004584Y1/ko
Publication of KR910013272U publication Critical patent/KR910013272U/ko
Application granted granted Critical
Publication of KR930004584Y1 publication Critical patent/KR930004584Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/29—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator multistable

Abstract

내용 없음.

Description

슈미트 트리거회로
제1도는 종래의 슈미트 트리거 회로도.
제2도는 종래 슈미트 트리거회로의 히스테리시스 곡선 특성도.
제3도는 본 고안의 슈미트 트리거 회로도.
제4도는 본 고안 슈미트 트리거회로의 히스테리시스 곡선 특성도.
* 도면의 주요부분에 대한 부호의 설명
Q17,Q20,Q22 : 피엔피트랜지스터 VTH: 임계전압
Vm : 출력전압변동폭
본 고안은 슈미트 트리거회로에 관한 것으로, 특히 임계전압과 출력레벨을 원하는 레벨로 변환시킬 수 있도록 한 슈미트 트리거회로에 관한 것이다.
종래의 슈미트 트리거회로를 첨부된 도면을 참조해 설명하면 다음과 같다.
제1도는 종래의 슈미트 트리거회로도로서, 이에 도시된 바와같이 입력전압(Vin)단자가 저항(R1)을 통해 트랜지스터(Q1)의 베이스에 접속되고, 그 트랜지스터(Q1)의 콜렉터가 저항(R3)을 통해서는 트랜지스터(Q2)의 베이스에, 저항(R4)을 통해서는 베이스에 기준전압(Vref)단자가 접속된 트랜지스터(Q3)의 에미터에 접속되며, 상기 트랜지스터(Q1), (Q2)의 에미터가 공통으로 저항(R2)을 통해 접지됨과 아울러 상기 트랜지스터(Q2)의 콜렉터가 출력단자(Vout)에 접속된 후 저항(R5)을 통해서 상기 트랜지스터(Q3)의 에미터에 접속되어 구성되었다.
이와같이 구성된 종래 슈미트 트리거회로의 작용 및 문제점을 설명하면 다음과 같다.
입력전압(Vin)이 저전위이면 트렌지스터(Q1)가 턴오프 상태로 트랜지스터(Q2)가 턴온되어 출력단자(Vout)에 출력이 나온다. 이때 트랜지스터(Q3)는 기준전압(Vref)에 의해 턴온상태에 있다.
입력전압(Vin)이 저전위에서 고전위 전압으로 변할때 즉, 트랜지스터(Q1)는 턴오프상태이고, 트랜지스터(Q2)는 포화상태에서 컷오프상태로 가는 시점의, 경계전압(Vup)은여기서, VE=(Ib2+Ic2)R2이고, Vr=커트인 전압으로 약 0.6V이다.
또한, 입력전압(Vin)이 고전위에서 저전위 전압으로 변할때 즉, 트랜지스터(Q1)는 포화상태이고 트랜지스터(Q2)는 컷오프상태에서 턴온상태로 바뀌는 시점의 경계전압(Vdown)은
이다.
그러므로, 임계전압(VTH)은이다.
그리고, 출력전압의 변동률(Vm)은 입력전압(Vin)이 저전위시 즉, 트랜지스터(Q2)가 포화상태시인 저전위(VL)는
이고, 입력전압(Vin)이 고전위시 즉, 트랜지스터(Q2)가 컷오프시인 고전위(VH)는
이므로,이다.
이와같은 위의 식(1)-(6)에 따른 히스테리시스 곡선특성은 제2도는 종래 슈미트 트리거회로의 히스테리시스 곡선특성도에 도시된 바와같다.
그러나 이상에서 설명한 종래의 슈미트 트리거회로는 입력전압(Vin)이 저전위(VL)에서 고전위(VH)로 변화되는 시점의 경계전압(Vup=VE+Vr)이 트랜지스터(Q1), (Q2)의 에미터에 접속된 저항(R2)의 양단간의 전압(VE)에 관계가 있는데, 이 에미터전압(VE은 VBE.Q2.Sat값과 VCE.Q2.Sat값에 따라 달라지며, 저항(R2-R5)값이 서로 연관관계를 갖고 있어 임계전압(VTHVup=Vdown)이 정확하지 않게 되는 문제점과, 출력전압의 변동률(Vm=VH-VL)이 기준전압(Vref)과 트랜지스터(Q2)의 포화상태시의 전류(Ib2)에 의해 결정되므로 원하는 출력레벨로 맞추기가 어려운 문제점이 있다.
본 고안은 이와같은 종래의 문제점을 감안하여, 임계전압의 정확성을 위해 임계전압이 기준전압, 전류 및 저항값에 의해 결졍되도록 하고, 출력전압의 변동률을 원하는 출력레벨로 조절하기 쉽도록 저항값 또는 전류값에 의해 쉽게 변화시킬 수 있도록 한 슈미트 트리거회로를 안출한 것으로, 이를 첨부한 도면을 참조해 상세히 설명하면 다음과 같다.
제3도는 본 고안의 슈미트 트리거회로도로서, 이에 도시한 바와같이 입력전압(Vin)단자를 베이스에 접속한 트랜지스터(Q11)의 에미터를 트랜지스터(Q12)의 베이스에 접속하고, 그 트랜지스터(Q11), (Q12)의 콜렉터를 공통으로 피엔피트랜지스터(Q17)의 베이스와 콜렉터의 접속점에 접속한 후 그 접속점을 피엔피트랜지스터(Q20), (Q22)의 베이스에 공통접속하며, 트랜지스터(Q13)의 에미터를 베이스에 접속한 트랜지스터(Q14)의 콜렉터를 상기 트랜지스터(Q13)의 콜렉터와 공통으로 전원전압(Vcc)단자에 접속하고, 상기 트랜지스터(Q12), (Q14)의 에미터를 공통으로 콜렉터에 접속한 트랜지스터(Q16)의 베이스를 트랜지스터(Q15의 베이스와 콜렉터를 접속점에 접속함과 아울러 그 접속점을 저항(R11)을 통해 전원전압(Vcc)단자에 접속한 후 그 트랜지스터(Q15), (Q16)의 에미터는 각기 저항(R12), (R13)을 통해 접지시키며, 베이스에 기준전압(Vref)단자를 접속한 트랜지스터(Q18)의 에미터를 저항(R14)을 통해 상기 트랜지스터(Q13)의 베이스 및 트랜지스터(Q19)의 콜렉터에 접속하고, 그 트랜지스터(Q19)의 베이스를 트랜지스터(Q21)의 베이스와 콜렉터의 접속점에 접속하여 그 접속점을 상기 피엔피트랜지스터(Q20)의 콜렉터에 접속한 후 상기 트랜지스터(Q19), (Q21)의 에미터는 저항(R15), (R16)을 각기 통해 접지시키며, 상기 피엔피 트랜지스터(Q22)의 콜렉터를 출력전압(Vout)단자 및 접지된 저항(R17)에 접속하여 구성하였다.
이와같이 구성한 본 고안 슈미트 트리거회로의 작용 및 효과를 설명하면 다음과 같다.
먼저, 전원전압(Vcc)이 인가되고 입력전압(Vin)이 기준전압(Vref)보다 작을 경우는 트랜지스터(Q18)이 턴온되어 트랜지스터(Q13)를 턴온시키므로, 트랜지스터(Q14)가 턴온되어 기준전류원(Iref)작용의 트랜지스터(Q15)에 의해 턴온상태에 있는 트랜지스터(Q16)로 전류로가 형성되므로 입력전압(Vin)이 기준전압(Vref)보다 낮은 상태에서는 트랜지스터(Q11),(Q12)가 턴오프상태로 피엔피트랜지스터(Q17-Q22)를 턴온시키지 못하므로 출력전압(Vout)보다에는 제로출력이 된다.
이때 입력전원전압(Vin)이 기준전압(Vref)보다 높아지는 저전위에서 고전위로 바뀌는 시점인 즉, 트랜지스터(Q11), (Q12)가 컷오프상태로 피엔피트랜지스터(Q17), (Q20), (Q22) 및 트랜지스터(Q17)(Q20)(Q22) 및 트랜지스터(Q19), (Q21)가 컷오프된 상태에서 트랜지스터(Q11), (Q12)가 동작상태로 들어가는 경계전압(Vup)은 Vup=Vref이고, 이때의 출력전압(Vout)은 피엔피트랜지스터(Q11)가 컷오프상태이므로 VL=0이다.
또한, 입력전압(Vin)이 고전위에서 저전위로 바뀌는 시점인 즉, 트랜지스터(Q11), (Q12)가 턴온상태로 피엔피트랜지스터(Q17), (Q20), (Q22) 및 트랜지스터(Q19), (Q21)이 턴온된 상태에서 트랜지스터(Q11), (Q12)가 턴오프로 동작을 멈추는 상태로 들어가는 경계전압(Vdown)은 이때의 출력전압(Vout)은 피엔피트랜지스터(Q11)이 동작 상태에 있으므로이다.
여기서 Iref′는 기준전류원인 트랜지스터(Q15)에 흐르는 기준전류(Iref)에 의해 트랜지스터(Q16)에 걸리는 전류이다.
그러므로 임계전압(VTH)은이고, 출력전압(Vout) 변동률(Vm)은이다.
왜냐하면 저항(R13)에 걸리는 전류(Iref′)와 출력단의 저항(R17)에 걸리는 전류(Iref′)는 전류미러로서 같다.
이와같은 위의 식(7)-(10)에 따른 본 고안의 동작 히스테리시스 곡선특성은 제4도에 도시한 본 고안에 따른 슈미트 트리거회로의 히스테리시스 곡선특성도에 도시한 바와 같다.
따라서, 임계전압(VTH)은 기준전압(Vref), 저항(R14) 및 트랜지스터(Q19)의 콜렉터전(Ic.Q19)에 의해 결졍되므로 임계전압(VTH)이 정확하며, 출력전압변동폭(Vm)을 저전위(VL)일때의 영볼트(0V)와, 고전위(VH)때의 저항(R17)의 전압 강하로 결정할 수 있으므로, 저항(R17)값을 바꾸거나 그 저항(R17)에 흐르는 전류(Iref′)를 변화시킴으로서 쉽게 변화시킬 수 있다.
이상에서 설명한 바와같이 본 고안은 임계전압의 정확성과, 출력전압 변동폭을 쉽게 조절할 수 있는 효과가 있다.

Claims (1)

  1. 입력전압(Vin)단자를 베이스에 접속한 트랜지스터(Q11)의 에미터를 트랜지스터(Q12)의 베이스에 접속하고, 기준전압(Vref)단자를 베이스에 접속한 트랜지스터(Q18)의 에미터를 저항(R14)을 통해 트랜지스터(Q13)의 베이스 및 트랜지스터(Q19)의 콜렉터에 접속한 후 상기 트랜지스터(Q13)의 에미터를 트랜지스터(Q14)의 베이스에 접속하여 상기 트랜지스터(Q12), (Q14)의 에미터를 공통으로 트랜지스터(Q16)의 콜렉터에 접속하며, 그 트랜지스터(Q16)의 베이스를 기준전류(Iref)를 위한 트랜지스터(Q15)에 접속하고, 상기 트랜지스터(Q11), (Q12)의 콜렉터를 공통으로 피엔피트랜지스터(Q17)의 베이스와 콜렉터의 접속점에 접속하여 그 접속점을 전류미러를 위한 피엔피트랜지스터(Q20), (Q22)의 베이스에 공통접속하며, 상기 피엔피트랜지스터(Q20)의 콜렉터를 상기 트랜지스터(Q19)의 베이스 및 트랜지스터(Q21)의 베이스와 콜렉터 접속점에 접속함과 아울러 상기 피엔피트랜지스터(Q11)의 콜렉터를 출력(Vout)단자 및 저항(R17)에 접속하여 구성한 것을 특징으로 하는 슈미트 트리거회로.
KR2019890018920U 1989-12-14 1989-12-14 슈미트 트리거회로 KR930004584Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890018920U KR930004584Y1 (ko) 1989-12-14 1989-12-14 슈미트 트리거회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890018920U KR930004584Y1 (ko) 1989-12-14 1989-12-14 슈미트 트리거회로

Publications (2)

Publication Number Publication Date
KR910013272U KR910013272U (ko) 1991-07-30
KR930004584Y1 true KR930004584Y1 (ko) 1993-07-21

Family

ID=19293165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890018920U KR930004584Y1 (ko) 1989-12-14 1989-12-14 슈미트 트리거회로

Country Status (1)

Country Link
KR (1) KR930004584Y1 (ko)

Also Published As

Publication number Publication date
KR910013272U (ko) 1991-07-30

Similar Documents

Publication Publication Date Title
US4264873A (en) Differential amplification circuit
US4013898A (en) Hysteresis circuit
US4268789A (en) Limiter circuit
US4611136A (en) Signal delay generating circuit
US4658205A (en) Reference voltage generating circuit
JPH0473806B2 (ko)
JPH07104372B2 (ja) 電圧比較回路
US3536986A (en) Low level costant current source
KR100251576B1 (ko) 기준 전압 발생기
KR930004584Y1 (ko) 슈미트 트리거회로
US4786855A (en) Regulator for current source transistor bias voltage
JPS6031290B2 (ja) シユミツトトリガ回路
JP2729001B2 (ja) 基準電圧発生回路
US4509020A (en) Push-pull amplifier
JP3403054B2 (ja) 温度特性補正回路
KR0155339B1 (ko) 히스테리시스를 갖는 서멀 셧트 다운 회로
JPH0413692Y2 (ko)
JP2573393B2 (ja) コンパレータ回路
KR930003012Y1 (ko) 베이스전류 보상형 전류미러회로
KR100212155B1 (ko) 히스테리시스 특성을 갖는 전압비교기
JPH06309054A (ja) 電圧源回路
JP2935080B2 (ja) 電圧検出回路
KR920005089Y1 (ko) 밴드 갭 회로
JPS6143014A (ja) ヒステリシス付コンパレ−タ
KR940002452Y1 (ko) 전류원 가변회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030620

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee