KR920005089Y1 - 밴드 갭 회로 - Google Patents

밴드 갭 회로 Download PDF

Info

Publication number
KR920005089Y1
KR920005089Y1 KR2019900008377U KR900008377U KR920005089Y1 KR 920005089 Y1 KR920005089 Y1 KR 920005089Y1 KR 2019900008377 U KR2019900008377 U KR 2019900008377U KR 900008377 U KR900008377 U KR 900008377U KR 920005089 Y1 KR920005089 Y1 KR 920005089Y1
Authority
KR
South Korea
Prior art keywords
transistor
reference voltage
vref
base
collector
Prior art date
Application number
KR2019900008377U
Other languages
English (en)
Other versions
KR920001219U (ko
Inventor
홍성룡
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019900008377U priority Critical patent/KR920005089Y1/ko
Publication of KR920001219U publication Critical patent/KR920001219U/ko
Application granted granted Critical
Publication of KR920005089Y1 publication Critical patent/KR920005089Y1/ko

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05DSYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D23/00Control of temperature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

내용 없음.

Description

밴드 갭 회로
제 1 도는 종래의 밴드갭 회로도.
제 2 도는 온도계수가 제로가 되는 기준 전압을 보인 그래프.
제 3 도는 본 고안의 밴드갭 회로도.
* 도면의 주요부분에 대한 부호의 설명
Qa1-Qan, A11-Q14 :트랜지스터 R11-R14 : 저항
본 고안은 온도계수가 제로가 되는 기준전압을 상승 시킬 수 있는 밴드갭(Band-Gap)회로에 관한 것으로, 특히 높은 기준전압을 필요로 하는 회로에 적당하도록 한 밴드갭회로에 관한 것이다.
제 1 도는 종래의 밴드갭 회로도로서 이에 도시한 바와 같이, 전원단자(Vcc)가 전류원(Is)을 통한후 저항(R1)을 통해 트랜지스터 (Q1)의 콜렉터 및 베이스, 트랜지스터(Q2)의 베이스에 공통접속되고, 저항(R2)을 통해서는 상기 트랜지스터(Q2)의 콜렉터 및 트랜지스터(Q3)의 베이스에 접속되며, 상기 전류원(Is) 및 저항(R2)의 접속점이 트랜지스터(Q3)의 콜렉터와 기준전압단자(Vref)에 공통접속되어 구성되었다.
이와같이 구성된 종래의 회로에 있어서, 전원단자(Vcc)에 전원이 인가되면 전류원(Is)으로 부터 제공되는 전류가 저항(R1)을 통해 트랜지스터(Q1, Q2)의 베이스로 흐르게 되어 그들이 온되고, 저항(R2)을 통해서는 트랜지스터(Q3)의 베이스에 인가되어 이 트랜지스터(Q3)가 온된다.
이에따라 상기 트랜지스터(Q1-Q3)을 각기 통하는 전류(I1-I3)루프가 형성되고 이때 기준전압단자(Vref)에 기준전압이 설정되는데, 온도계수가 제로가 되는 기준전압(Vref)을 구하면 다음과 같다.
즉, 기준전압 ref=Eg일 때이 된다. 그러므로 온도계수가 제로가 되는 기준전압을 Eg[V]이다.
그러나 이와같은 종래의 회로에 있어서는 온도계수가 제로가 되는 기준전압이 Eg(1.25V)로써 너무 낮기 때문에 기준전압을 이용하여 출력전압을 유도하는 회로에 적용할 때 저항값을 크게 해야 되므로 집적도가 저하되는 문제점이 있었다.
본 고안은 이와같은 종래의 문제점을 해결하기 위하여 온도계수를 변화시키지 않고 기준전압을 상승시킬 수 있는 회로를 안출한 것으로 이를 첨부한 도면에 의하여 상세히 설명한다.
제 2 도는 본 고안의 밴드 갭 회로도로서 이에 도시한 바와같이, 전원단자(Vcc)가 전류원(Is)을 통해 기준전압단자(Vref)에 접속됨과 아울러 저항(R11) 및 트랜지스터(Q11), 트랜지스터(Q12)를 각기 통해 접지단자에 접속되어 구성된 밴드갭회로에 있어서 상기 전류원(Is)단자를 콜렉터와 베이스가 공통접속된 트랜지스터(Qa1-Qan)를 통해 기준전압단자(Vref')에 접속한 후, 그 기준전압단자(Vref')를 저항(R12)을 통해 트랜지스터(Q13)의 베이스에 접속함과 아울러 이 접속점을 저항(R13)을 통해 상기 트랜지스터(Q13)의 콜렉터 및 트랜지스터(Q14)의 베이스에 접속하고, 상기 기준전압단자(Vref')를 저항(R14)을 통해 상기 트랜지스터(Q14)의 콜렉터 및 트랜지스터(Q14)의 베이스에 공통접속하여 구성한 것으로 이와같이 구성된 본 고안의 작용 및 효과를 제 2 도를 참조하여 설명하면 다음과 같다.
전원단자(Vcc)에 전원이 인가되면 전류원(Is)으로 부터 제공되는 전류가 다이오드 결합된 트랜지스터(Qa1-Qan)를 통해 기준전압단자(Vref')에 인가되고, 이는 다시 트랜지스터(Q13)의 베이스에 인가되어 그 트랜지스터(Q13)가 온되고, 이때 상기 트랜지스터(Q13)가 완전히 포화되지 않으므로 트랜지스터(Q14)의 순바이어스전압이 공급되어 그가 온되며, 상기 트랜지스터(Q14)로 완전히 포화되지 않아 트랜지스터(Q11)에 순바이어스전압이 인가되어 그가 온되는데, 이때 상기 트랜지스터(Q11)는 완전히 포화상태로 되어 트랜지스터(Q12)도 순바이어스 되어 결국 트랜지스터(Q11-Q14) 모두 온되어 전류 루프(IA-IC) 형성된다.
이에 따라 기준전압(Vref)이 설정되는데, 여기서 온도 계수가 제로가 되는 기준 전압(Vref)을 구해보면 다음과 같다.
즉, Vref'단과 Vref단 사이에 n개의 다이오드를 접속하면 온도계수가 제로가 되는 기준전압(Vref)을 높일 수 있게 되며, 이때 Vref'의 전압을 종래의 Eg[V]가 아니라 nEg-nVBE[V]가 된다.
이상에서 상세히 설명한 바와같이 저항값을 크게 하지 않고, 다이오드수에 따라 기준전압을 상승시킬 수 있게 함으로써 온도 특성을 향상시키고, 집적도를 높일 수 있는 이점이 있다.

Claims (1)

  1. 전원단자(Vcc)가 전류원(Is)을 통해 기준전압단자(Vref)에 접속됨과 아울러 저항(R11) 및 트랜지스터(Q11), 트랜지스터(Q12)를 각기 통해 접지되어 구성된 밴드갭회로에 있어서, 상기 전류원(Is) 및 기준전압단자(Vref) 접속점을 콜렉터와 베이스가 공통접속된 트랜지스터(Qa1-Qan)를 통해 기준전압단자(Vref')에 접속한 후, 그 기준전압단자(Vref')를 저항(R12)을 통해 트랜지스터(Q13)의 베이스에 접속함과 아울러 저항(R13)을 통해 상기 트랜지스터(Q13)의 콜렉터 및 트랜지스터(Q14)의 콜렉터 및 트랜지스터(Q14)의 콜렉터 및 트랜지스터(Q11)의 베이스에 공통 접속하여 구성된 것을 특징으로 하는 밴드 갭 회로.
KR2019900008377U 1990-06-14 1990-06-14 밴드 갭 회로 KR920005089Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900008377U KR920005089Y1 (ko) 1990-06-14 1990-06-14 밴드 갭 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900008377U KR920005089Y1 (ko) 1990-06-14 1990-06-14 밴드 갭 회로

Publications (2)

Publication Number Publication Date
KR920001219U KR920001219U (ko) 1992-01-28
KR920005089Y1 true KR920005089Y1 (ko) 1992-07-27

Family

ID=19299877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900008377U KR920005089Y1 (ko) 1990-06-14 1990-06-14 밴드 갭 회로

Country Status (1)

Country Link
KR (1) KR920005089Y1 (ko)

Also Published As

Publication number Publication date
KR920001219U (ko) 1992-01-28

Similar Documents

Publication Publication Date Title
US5015942A (en) Positive temperature coefficient current source with low power dissipation
US4945260A (en) Temperature and supply compensated ECL bandgap reference voltage generator
US4602207A (en) Temperature and power supply stable current source
US5262713A (en) Current mirror for sensing current
US3536986A (en) Low level costant current source
KR920005089Y1 (ko) 밴드 갭 회로
KR930003927B1 (ko) 정 전압회로
EP0088477A1 (en) Current-discrimination arangement
US4577119A (en) Trimless bandgap reference voltage generator
KR930007127B1 (ko) 반도체 집적회로
US5563503A (en) Source/sink current generating circuit system
KR930003012Y1 (ko) 베이스전류 보상형 전류미러회로
KR930008224Y1 (ko) 제로 크로싱 검출회로
KR940006603Y1 (ko) 멀티레벨 기준 전압 회로
KR930004584Y1 (ko) 슈미트 트리거회로
JPH0622325B2 (ja) レベル変換回路
KR930003740Y1 (ko) 저전압 안정화 전원회로
KR920002976Y1 (ko) 전류 안정화 장치
JPH0413692Y2 (ko)
KR890005519Y1 (ko) 히스테리시스를 갖는 논리회로
KR930006083Y1 (ko) 3진 논리 변환회로
KR930006084Y1 (ko) 3입력 인버터회로
KR950005508Y1 (ko) 티에스디(tsd) 회로
KR860001362Y1 (ko) 전류원을 이용한 리세트 회로
SU1088128A1 (ru) Элемент инжекционной логики со стабилизацией тока питани

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020618

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee