KR930006083Y1 - 3진 논리 변환회로 - Google Patents

3진 논리 변환회로 Download PDF

Info

Publication number
KR930006083Y1
KR930006083Y1 KR2019890005015U KR890005015U KR930006083Y1 KR 930006083 Y1 KR930006083 Y1 KR 930006083Y1 KR 2019890005015 U KR2019890005015 U KR 2019890005015U KR 890005015 U KR890005015 U KR 890005015U KR 930006083 Y1 KR930006083 Y1 KR 930006083Y1
Authority
KR
South Korea
Prior art keywords
transistor
collector
base
turned
transistors
Prior art date
Application number
KR2019890005015U
Other languages
English (en)
Other versions
KR900019465U (ko
Inventor
박승우
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019890005015U priority Critical patent/KR930006083Y1/ko
Publication of KR900019465U publication Critical patent/KR900019465U/ko
Application granted granted Critical
Publication of KR930006083Y1 publication Critical patent/KR930006083Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/0823—Multistate logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

3진 논리 변환회로
제1도는 종래의 2진논리 변환 회로도.
제2도는 본 고안의 3진 논리 변환 회로도.
* 도면의 주요부분에 대한 부호의 설명
R11-R17 : 저항 Q11-Q21 : 트랜지스터
본 고안은 논리회로에 관한 것으로, 특히 입력되는 하이, 오픈, 로우신호를 오픈, 하이로우의 신호로 변환시켜 출력할 수 있게한 3진논리 변환회로에 관한 것이다.
제1도는 종래의 2진 논리 변환회로도로서 이에 도시한 바와같이 입력단자(IN)가 다이오드(D1)를 역방향으로 통해서 트랜지스터(Q1)의 베이스에 접속되고, 이 트랜지스터(Q1)의 에미터는 다이오드(D2)에, 콜렉터는 전원단자(Vcc)에 접속된 저항(R2) 및 트랜지스터(2)의 베이스에 각각 접속되어 그 트랜지스터(Q2)의 에미터가 트랜지스터(Q3)의 베이스 및 콜렉터측, 트랜지스터(Q6)의 베이스에 공통 접속되며, 상기 상기 트랜지스터(Q2)의 콜렉터가 전원단자(Vcc)에 접속된 저항(R3) 및 트랜지스터(Q4)의 베이스에 공통 접속되고, 이 트랜지스터(Q4)의 에미터는 트랜지스터(Q5)의 베이스에 접속되며, 그 트랜지스터(Q4)의 콜렉터가 전원단자(Vcc)에 접속된 저항(R4)에 접속되어 그 접속점이 상기 트랜지스터(Q5)를 통해 상기 트랜지스터(Q6)의 콜렉터 및 출력단자(OUT)에 공통 접속되어 구성되었다.
이와같이 구성된 종래의 회로는, 전원단자(Vcc)전압이 5V이고 저항(R1)(R2)값이 각각 20. 10(㏀)이라 할때의 동작상태를 살펴보면, 먼저, 입력단자(IN)에 고전위가 인가될 때 트랜지스터(Q1) 및 다이오드(D2)가 온되며, 이때 그 트랜지스터(Q1)의 베이스전류가 되고, 그 트랜지스터(Q1)의 최대 콜렉터전류가 되므로 이 트랜지스터(Q1)가 온되는 순간 포화영역에 돌입하게 되어 콜렉터전류가 0.8V정도로 떨어짐에 따라 트랜지스터(Q2),(Q3),(Q6)가 오프되고, 이로인하여 트랜지스터(Q4), (Q5)가 온되어 출력단자(out)에 고전위가 출력된다.
한편 상기 입력단자(IN)가 개방상태에 있게되면, 상기와 같이 다이오드(D1)가 오프되고, 트랜지스터(Q1)가 온됨에 따라 트랜지스터(Q2), (Q3), (Q6)가 오프되며, 이때 트랜지스터(Q4),(Q5)가 온되어 출력단자(out)에 고전위가 출력된다.
또, 상기 입력단자(IN)에 저전위가 인가되면, 다이오드(D1)가 온되어 트랜지스터(Q1)가 오프됨에 따라 트랜지스터(Q2), (Q3), (Q6)가 온되고, 이때 트랜지스터(Q4),(Q5)가 오프되어 출력단자(out)에 저전위가 출력된다.
그러나 이와같은 종래의 회로는 입력단자가 개방상태 일때에도 입력단자에 고전위가 인가될때와 같이 출력단자에 고전위가 출력되므로 3진논리회로로 사용할 수 없는 문제점이 있었다.
본 고안은 이와같은 문제점을 해결하기 위한 것으로 입력단자의 개방상태를 논리의 한 형태로 사용하여 2입력은 인버팅하고 1입력은 버퍼링하여 출력시킬 수 있게 안출한 것으로 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.
제2도는 본 고안의 3진논리 변환회로로서 이에 도시한 바와같이, 저항(R11), (R12)의 접속점을 트랜지스터(Q11), (Q17)의 베이스에 공통 접속하며, 이 트랜지스터(Q11)의 콜렉터를 상기 저항(12)에 접속하고, 그 접속점을 저항(R13)을 통해 베이스에 입력단자(IN)가 접속된 트랜지스터(Q12)의 에미터에 접속하며, 상기 트랜지스터(Q17)의 콜렉터를 트랜지스터(Q18)의 콜렉터 및 베이스, 트랜지스터(Q19)의 베이스에 공통접속하여 이 트랜지스터(Q19)의 콜렉터를 정전류원(I) 및 트랜지스터(Q21)의 베이스에 접속하고, 베이스가 상기 입력단자(IN)에 접속된 트랜지스터(Q13)의 에미터를 트랜지스터(Q14)의 콜렉터에 접속하여 그 접속점을 바이어스저항(R15)을 통해 바이어스저항(R16) 및 트랜지스터(Q14-Q16)의 베이스에 공통 접속하고, 그 트랜지스터(Q15)의 콜렉터를 바이어스저항(R17) 및 트랜지스터(Q20)의 베이스 접속하며, 그 트랜지스터(Q20)의 콜렉터를 상기 트랜지스터(Q21)의 콜렉터 및 출력단자(OUT)에 공통접속하여 구성한 것으로 이와같이 구성된 본 고안의 작용 및 효과를 상세히 설명하면 다음과 같다.
먼저, 전원단자(Vcc)전압을 5V, 저항(R14)값을 1.1(㏀)이라 할때 입력단자(IN)에 고전위(3V이상)가 인가되면, 트랜지스터(Q13)의 콜렉터되며,
이 180(㎂)의 전류중 70(㎂)정도는 바이어스저항(R15),(R16)을 통해서 나머지 110(㎂)의 전류는 전류미러인 트랜지스터(Q15),(Q16)를 통해서 흐르게 되고, 이에따라 트랜지스터(Q20)의 베이스에 저전위가 인가되므로 그 트랜지스터(Q20)가 온된다. 한편 바이어스저항(R11,R12)을 통해서는 70(㎂)정도의 전류가 흐르고, 트랜지스터(Q11)를 통해서는 40(㎂)정도의 전류가 흐르게 됨에 따라 전류미러인 트랜지스터(Q17),(Q18),(Q19)를 통해서 40(㎂)정도의 전류가 흐르게 되는데, 그 트랜지스터(Q19)는 콜렉터에 접속된 정전류원(I)에 의해 포화되므로 트랜지스터(Q21)가 오프되어 출력단자(OUT)에 고전위가 출력된다.
또, 입력단자(IN)가 개방상태일때 트랜지스터(Q12), (Q13)의 콜렉터 전류에 의해 저항(R11),(R16)에 발생되는 전압강하(0.4V)로는 트랜지스터(Q11), (Q14)가 온되지 못함에 따라 트랜지스터(Q15-Q200가 모두 오프되고, 이때 정전류원(I)에 의해 트랜지스터(Q21)가 온되어 출력단자(out)에 저전위가 출력된다.
끝으로 입력단자(IN)에 저전위(1V 이하)가 인가되면, 이 트랜지스터(Q14),(Q15),(Q16),(Q20)가 모두 오프되고 이대 저항(R13)값을 8(㏀)으로 트랜지스터(Q12)D의 콜렉터 전류를 구해보면,
가 되며, 이 100(㎂)의 전류중 70(㎂)는 바이어스저항(R11),(R12)을 통해서 흐르고, 나머지 30(㎂)의 전류가 트랜지스터(Q11)의 콜렉터에 흐르게되어 전류미러인 트랜지스터(Q17),(Q18),(Q19)를 통해서도 30(㎂)의 전류가 흐르게 되는데, 이때 상기 트랜지스터(Q19)는 정전류원(I)에 의해 포화되므로 출력단자(OUT)는 개방상태가 된다.
이상에서 상세히 설명한 바와같이, 본 고안은 입력단자의 개방상태를 논의한 상태로 이용하여 3진논리를 실현시킴은 물론 2입력신호를 인버팅시켜 출력함으로써 많은 논리회로에 유효하게 사용될 수 있는 이점이 있다.

Claims (1)

  1. 바이어스저항(R11, R12)의 접속점을 트랜지스터(Q11), (Q17)의 베이스에 접속하고, 그 트랜지스터(Q11)의 콜렉터를 트랜지스터(Q15)의 콜렉터 및 베이스가 입력단자(IN)에 접속된 트랜지스터(Q12)의 에미터에 공통접속하며, 상기 트랜지스터(Q17)의 콜렉터를 트랜지스터(Q18)의 콜렉터 및 베이스, 트랜지스터(Q19)의 베이스에 공통접속하여 이 트랜지스터(Q19)의 콜렉트를 정전류원(I) 및 트랜지스터(Q21)의 베이스에 공통접속하고, 베이스가 상기 입력단자(IN)에 접속된 트랜지스터(Q13)의 에미터를 트랜지스터(Q14)의 콜렉터에 접속함과 아울러 저항(R15)을 통해 저항(R16) 및 트랜지스터(Q14-Q16)의 베이스에 공통접속한후, 바이어스저항(R17) 및 트랜지스터(Q20)의 베이스 공통접속점을 상기 트랜지스터(Q16)의 콜렉터에 접속하며, 상기 트랜지스터(Q20)의 콜렉터를 상기 트랜지스터(Q21)의 콜렉터 및 출력단자(OUT)에 공통접속하여 구성한 것을 특징으로 하는 3진 논리 변환회로.
KR2019890005015U 1989-04-24 1989-04-24 3진 논리 변환회로 KR930006083Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890005015U KR930006083Y1 (ko) 1989-04-24 1989-04-24 3진 논리 변환회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890005015U KR930006083Y1 (ko) 1989-04-24 1989-04-24 3진 논리 변환회로

Publications (2)

Publication Number Publication Date
KR900019465U KR900019465U (ko) 1990-11-09
KR930006083Y1 true KR930006083Y1 (ko) 1993-09-13

Family

ID=19285401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890005015U KR930006083Y1 (ko) 1989-04-24 1989-04-24 3진 논리 변환회로

Country Status (1)

Country Link
KR (1) KR930006083Y1 (ko)

Also Published As

Publication number Publication date
KR900019465U (ko) 1990-11-09

Similar Documents

Publication Publication Date Title
US5801553A (en) Comparator with built-in hysteresis
JP2852971B2 (ja) Ｔｔｌからｅｃｌ／ｃｍｌへの変換回路
JPH0473806B2 (ko)
US4912344A (en) TTL output stage having auxiliary drive to pull-down transistor
US4754166A (en) Reset circuit for integrated injection logic
KR930006083Y1 (ko) 3진 논리 변환회로
JP2852972B2 (ja) 差動出力端を有するｔｔｌからｅｃｌ／ｃｍｌへの変換回路
KR910003925A (ko) Ecl/cml 의사-레일 회로, 차단 드라이버 회로 및 래치 회로
KR930006082Y1 (ko) 3진 논리 변환회로
US4791315A (en) Cross-coupled latch
JPS62501391A (ja) トライステ−トドライバ回路
KR930006087Y1 (ko) 3진논리 버퍼
KR930006075Y1 (ko) 3입력 인버터회로
JPH03227119A (ja) Ｅｃｌ論理回路
KR930006084Y1 (ko) 3입력 인버터회로
KR930007834Y1 (ko) 3진 논리 버퍼
KR930006086Y1 (ko) 3진논리 변환회로
KR930006085Y1 (ko) 3진논리 변환회로
KR930008224Y1 (ko) 제로 크로싱 검출회로
KR930004584Y1 (ko) 슈미트 트리거회로
KR900017185A (ko) 반도체 집적회로
SU1443160A1 (ru) Коммутатор напр жени
JP2541010B2 (ja) サンプルホ―ルド回路
KR940000251Y1 (ko) 3진 인버터 회로
KR920005089Y1 (ko) 밴드 갭 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020820

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee