JPS62501391A

JPS62501391A - トライステ−トドライバ回路

Info

Publication number: JPS62501391A
Application number: JP61500242A
Authority: JP
Inventors: チユーフイ，フランク，フイリイツプ，ジユニヤ
Original assignee: アメリカンテレフオンアンドテレグラフカムパニ−
Priority date: 1985-01-09
Filing date: 1985-12-06
Publication date: 1987-06-04
Also published as: CA1258887A; WO1986004197A1; US4649298A; EP0207962B1; EP0207962A1; DE3580106D1

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】］・ライステートドライへ回路本発明はトライステートドライバ回路に関し、高速動作を達成するために不飽和デバイスに限定されるような回路に適用され、アナログ集積回路の埋込注入回路と共に使用できるドライバ回路を提供することを目的とする。

埋込注入論理（Ｂ　Ｉ　Ｌ）回路はバイポーラアナログ集積回路で実現することができる論理回路の一種である。特徴と【、では低電圧、低電力、中程度の速度及び小型が挙げられる。これらの回路は１つのチップでアナログ機能とデジタル機能を混合することができる。然し乍ら、これらの回路は低電力、低電圧であるので、外部回路を直接駆動できず、何らかの種類のバッファを必要とする。

更に、アナログ集積回路に従来のデジタル形ゲートを使用すると過剰な伝播遅延が発生する。伝播遅延が最小となるように２〜３段のみを有するバッファ論理回路を得ることが望ましい。先行技術におけるこの問題の１つの解決方法は低圧ＢＩＬ信号を基準電圧と比較することを必要とした。低圧ＢＩＬ信号は電圧揺動における変化に関して広い許容範囲を有するが、基準電圧（閾値電圧又はスイッチング点基準としても知られる）は低圧入力の変化に追随することはできなかった。

本発明の位置実施例においてはトライステートドライバ回路は次の特徴を含む＝（１）差動比較器、即ち差動増幅器を駆動する為に低圧信号とその相補信号（低圧信号と）、（車信号ではなく）を使用すること。相補信号の使用により低圧信号入力の絶対レベルに対する応答は排除される；（２）トライへの電圧揺動を最小にする為に細流ｉｔ流を使用することにより、回路をＯＮ又はＯＦＦする為に要する時間を短縮すること：（３）論理［１」出力を供給する出力トランジスタが要する蓄積昨間を最短にする飽和防止装置を使用すること；（４）論理「０」出力の為に出力バスにおける電圧揺動が接地レベルより低くなるのをＢ１１止する為に使用されるレベルシフト回路：及び（５）高インピーダンス出力状ｙル：を提供する為に差動比較器、即ち差動増幅器をＯＦＦするように方向付けられる電流源を使用すること。論理「１」状態、論理「０」状態及び高インピーダンス状態が３つの出力状態を構成する。

以下、添付の図面を参照して本発明の詳細な説すｊする。

図面中：第１図、第２図及び第３図は先行技術のトライステートドライバ回路を示し：第４図及び第５図は本発明の基本概念を示し：第６図は本発明の好ましい実施例を示す。

第１図に関して説明すると、フリップフロップ１２は別の論理回路（図示せず）からリード線１１を介してその入力を受取る。Ｑポートからの出力はバス１５を駆動する為に使用されるトライステートドライバ１４に供給される。

埋込注入論理（Ｂ　Ｉ　Ｌ）回路と共に使用する為の第２図の改良された先行技術回路に関して説明すると、フリップフロップ２２のＱポートとトライステートドライバ２４との間に比較器２６が挿入される。フリップフロップ２２のＱポートからの低圧信号はリード線２９の基準電圧と比較される。この改良に伴なう問題は、リード線２９の基準電圧又は、リード線２３の低圧論理レベルの電圧変化によって起こる。

第３図に関して説明すると、基準電圧ｖヒｅｆ　（低圧信号に関して）がＶトｅ４に変化したとき、Ｑボートから比較器の出力端子への低圧信号の伝播遅延はＤＥＬＡＹに減少される。

えた遅延を生じさせると考えることができる。　Ｖｌ−ｅ＋の有効値が線７及び９により限定される限界から外れると、回路は機能を停止する。

第４図に関して説明すると、Ｑボートと互ボートの双方からの低圧出力信号はトライステートドライバ４０の出力段４４に供給される前に比較器４６に供給される。２つのポートからの低圧出力信号を使用することの利点は第５図を参照することによりわかる。１つのボートと別のポート動に対して一定である。動作の為の選択リード線１９がＱ及びＱの絶対値と無関係である場合、比較器４６の出力はゼロであり、バス４５には出力が送られない；その代わりにインピーダンスは高い０選択リード線が１であるとき、バス４５への出力はフリップフロー２ブ４．２のＱボート及びｑボートからの論理出力（「１」又は「０」）によって決まる。このようにして３つの状態が取出される。

第６図に関して説明すると、ここにはバイポーラ集積回路技術による本発明の好ましい実施例が示されている。抵抗器５０と、ｌ・ランジスタ５２と、トランジスタ５４と、トランジスタ５６は組合わされて比較器セクションを形成する。後述するように、トランジスタ５２がバイアスされると、抵抗器５０とトランジスタ５２はトランジスタ５４及び５６のエミッタに定電流を供給する電流源を形成する。トランジスタ５４及び５６は比較器、即ち差動増幅器段を形成する。トランジスタ５４及び５６は第４図のフリップフロップ４２にような装置のＱポート及びＱボートからの低圧出力信号により夫々バイアスされる。Ｑボートからの低圧出力が万ボートからの低圧出力より正であるとき、電流はｌ・ランジスタ５６のエミッターコレクタ間経路を介して流れる。同様に、■ボートからの低圧信号がＱボートからの低圧出力より正であるとき、電流源からの電流はトランジスタ５４のエミッターコレクタ間経路を介して流れる。

抵抗器６４と、トランジスタ６８及び６６とはトランジスタ５４及び５６からの出力に細流電流を供給する為に使用される。細流電流はトランジスタ５４及び５６からの出力における電圧揺動を最小限に抑える。電流ミラー９５及び９７を介する遅延はそれらの電圧揺動に比例するので、細流電流の使用によりこの８延は短縮される。

Ｉ・ランジスタ９４及び９８と、抵抗器９６及び５８とは第１の電流ミラー９５を形成する。同様に、トランジスタ９２及び９０と、抵抗器３８及び４８とは第２の゛を流ミラー９７を形成する。

ドライバからの論理「１」出力をバス４５に供給するセクションを形成する。周知のように、遅延には２つの成分：即ち１回路をＯＮ又はＯＦＦするために内部回路キャパシタンスにより発生するランプ時間、及びトランジスタ自体の蓄ａｌｌ’？間がある。トランジスタの蓄積時間を最短にするためには、トランジスタが飽和しなすように確保することが必要である。そこで、出力トランジスタ７４が飽和に達するのを阻止するために飽和防止トランジスタ７６が設けられ、抵抗器７０はトランジスタ７４がＯＦＦされたときにベース電流を放電する。抵抗器７２は出力トランジスタ７４のエミッターコレクタ間経路の電圧降下を維持し且つ出力トランジスタが飽和するのを阻止するように選択される。

Ｑからの出力がＱからの出力より正であるとき、トランジスタ９０はＯＮされて論理「０」出力を供給する。出力トランジスタ７４及び８２はプッシュプル形出力段を一体に形成する。トランジスタ９０がＯＮされると、出力点０は接地レベルとなるが、接地レベルより下がることばない。これはこの１７ベルシフト出力段がダイオードとして接続されるトランジスタ８４及び７８と、トランジスタ８０．８２．．８８と、抵抗器８６とか１）構成されることにより可能になる。点Ｂはトランジスタ９０がＯＮである時に接地レベルより低いダイオード順電圧である。トランジスタ８０は点Ａを接地レベルより低いダイオード順電圧に制限する。２つの点Ａ及びＢは同じ電圧レベルにあるので、トランジスタ８２が飽和することはない。

］・トランジスタ０により実行される機能の１つは眼圧器の機能である。トランジスタ８０は、トランジスタ８０のエミッターベース間降下によって点Ｏが接地レベルに達したときに点Ａにおける電圧揺動を制限することによりこの機能を実行する。トランジスタ８０は点Ａのプルが強すぎる場合にトランジスタ８８のベースに流れ込む電流をトランジスタ８０のエミッターコレクタ間経路を介１．て流すバイパスを形成することによりトランジスタ７８及び８２の総電流を更に制限する。トランジスタ８２はトランジスタ９０からの出力がＯＦＦであるときにデータバス４５にコレクタ形出力を供給する。

リード線１９のチップ選択信号に応答して、トランジスタ３０は夫々ＯＮ又はＯＦＦされ、電流源トランジスタ５２がＯＮ又はＯ’ＦＦされるように電流源トランジスタ３４からの電流を方向付けすべく機能する。トランジスタ６２及び５２は電波ミラーを形成する。トランジスタ３４と抵抗器３６はＭｉ＆源を形成する。この電流は、トランジスタ３０がＯＦＦされたときに、トランジスタ３２．６２及び５２を介して流される。トランジスタ３０がＯＮであるとき、トランジスタ３４からの電流はトランジスタ３０を介して流れ、トランジスタ３２．６２及び５２はＯＦＦされる。このようにしてチップ選択信号は回路を０Ｎ１ＯＦＦする。チップ選択リード線１９のＯは回路をＯＮＬ、チップ選択リード線１９の１は回路をＯＦＦする。

トランジスタ３０及び３２は比較器を形成する。リード線１９のチップ選択電圧がリード線１７の電圧を越えると（即ち、リードＶｊ１９に１があるとき）、電流はトランジスタ３０を介して流れ、トランジスタ３２を介して電流は波れず１回路はＯＦＦである。即ち、トランジスタ９０゜８２．９８又は７４を駆動する信号は存在しない、従って、バス４５に対する出力駆動はなく、インピーダンスは点Ｏにおいて高い。

リード線１９のチー、ブ選択電圧が低くなると、即ち、リード線１７の電圧より低くなると（即ち、リード線１９に０があるとき）、電流はトランジスタ３２のコレクターエミッタ間経路を介して流れるように方向付けされるので、トランジスタ６２はＯＮする。トランジスタ６２がＯＮされると、トランジスタ５２はＯＮする。Ｑボートからの低電圧が１からの低電圧より正である時、トランジスタ９８はＯＮされるので、出力トランジスタ７４はＯＮされて、Ｑボートから発生されるローレベル論理「１」に応答しての低電圧がＱボートからの低電圧を越えた場合には、トランジスタ９０がＯＮされ、バス４５の点Ｏにおける出力はＱボートからのローレベル論理「０」に応答してハイレベル論理「０」となる。

ＦｌＧ、１Ｆｌに、４ＦｌＧ、６＋Ｖ、５５．〜．，１°−’　Ａ、１１１３．１．。０１、。ＰＣＴ／１．：Ｓε５１０２４３４Ａ）、”、、ＥＸ　Ｔｏ　ＴＨＥ　：ＮＴＥＲ：＜ＡＴＩＣＮ、” ＋ｌＬ　５ＥＡＲＣＨＲＥＰＯＲＴ　ＣＮ１ＮＴＥ、Ｒ：：ＡＴ：Ｃ５ＡＬ　ＡＰ：’Ｌ：ＣＡＴＴＯＮ　Ｎｏ、　Ｐｌｙ’：、／ＵＳ　Ｅ５１０２４３４　（ＳＡ　Ｌ）６Ｓ’ｌ’j

Claims

【特許請求の範囲】

１．比較器（４６）と、比較器に低圧信号を供給する手段（４２）と、比較器により供給され、トライステート信号を供給する出力段（４４）とを含むトライステートドライバ回路であって、回路は不飽和であり、手段（４２）は低圧信号とその相補信号の双方を比較器に供給するトライステートドライバ回路。
２．請求の範囲第１項記載の回路において、ドイラバ回路をＯＮ又はＯＦＦするために要する時間が比較器の出力端子における電圧揺動を減少することにより最短にされるように比較器の出力端子に細流電流を供給する手段（６４、６６、６８）を含むことを特徴とする回路。
３．請求の範囲第１項記載の回路において、電源と出力段の出力端子との間に接続される出力トランジスタ（７４）とを出力段の中に含むことを特徴とする回路。
４．請求の範囲第１項記載の回路において、比較器からの出力に応答して出力段の出力レベルを接地電位にシフトする手段（７８、８０、８２、８４、８６、８８）を含むことを特徴とする回路。
５．請求の範囲第４項記載の回路において、自身を流れる電流を変化させることにより出力段の出力端子における電圧揺動を制限する手段（８０）を含むことを特徴とする回路。
６．請求の範囲第１項記載の回路において、比較器をバイアスする電流源（５２）と、電流源を制御することによりドライバ回路をＯＮ又はＯＥＦする手段を含むことを特徴とする回路。
７．回路をＯＮ又はＯＦＦする手段（３０、３２、５２、６２）を含むトライステートドライバ回路であって、回路は不飽和であり、低圧信号とその相補信号を受信し、低圧信号とその相補信号とを比較する手段（５４、５６）と、回路をＯＮ又はＯＦＦする手段に応答して、低圧信号がハイレベル論理「１」又は「０」として出力バスに供給されるように比較器に出力段（７４）をＯＮさせるか又は回路の出力端子に高いインビーダンスが提供されるように比較器及び力段をオフする手段（９０、９８）と、ドライバ回路をＯＮ又はＯＦＦするために要する時間を短縮するために比較器の出力段子と出力段との間に接続される１対の電流ミラー（９５、９７）に細流電流を供給する手段（６４、６６、６８）とが設けられるトライステートドライバ回路。