KR930007834Y1

KR930007834Y1 - 3진 논리 버퍼

Info

Publication number: KR930007834Y1
Application number: KR2019890005020U
Authority: KR
Inventors: 박승우
Original assignee: 금성일렉트론 주식회사; 문정환
Priority date: 1989-04-24
Filing date: 1989-04-24
Publication date: 1993-11-18
Also published as: KR900019445U

Abstract

내용 없음.

Description

3진 논리 버퍼

제 1 도는 일반적인 2진 논리 버퍼회로도.

제 2 도는 본 고안의 3진 논리 버퍼회로도.

제 3 도의 (a) 및 (b)는 제 1 도 및 제 2 도의 입출력관계도.

본 고안은 논리회로에 관한 것으로, 특히 고전위, 저전위뿐 아니라 오픈상태도 하나의 논리 상태로 취급할 수 있도록 3진 논리 버퍼에 관한 것이다.

일반적인 2진 논리 버퍼회로는 제 1 도에 도시된 바와 같이 저항(R1), (R2)으로 바이어스된 트랜지스터(Q1)의 베이스에 입력단자(Vi)를 역방향 접속된 다이오드(D1)를 통해 접속하고, 그 트랜지스터(Q1)의 콜렉터를 트랜지스터(Q2)의 베이스에, 에미터는 다이오드(D2)를 통해 접지측에 접속하며, 상기 트랜지스터(Q2)의 콜렉터는 저항(R3)을 통해 전원전압단(Vcc)에 접속함과 아울러 트랜지스터(Q4)의 베이스에 접속하고, 상기 트랜지스터(Q2)의 에미터는 저항(R6), (R7)을 각기 통해서는 트랜지스터(Q3)의 베이스측 및 콜렉터측에 접속함과 아울러 트랜지스터(Q6)의 베이스에 공통접속하고, 상기 트랜지스터(Q4)와 달링톤 접속되는 트랜지스터(Q5)의 베이스를 저항(R5)을 통해 그의 에미터 및 상기 트랜지스터(Q6)의 콜렉터에 공통접속하고 이 접속점을 출력단(Vo)에 접속하여 구성되는 것이다.

이와같이 구성된 종래의 회로에 있어서, 먼저 고전위신호가 입력되면 다이오드(D1)가 오프되며 전원(Vcc)이 트랜지스터(Q1)의 베이스에 가해져 트랜지스터(Q1)가 온된다. 여기서 Vcc=5V, R1=20KΩ, R2=10KΩ일때 트랜지스터(Q1)의 베이스전류는(Vcc-2VBE(Q1, D2)/R1=180㎂이고, 콜렉터전류는 최대로(Vcc-VBE(Q1))/R2=430㎂이므로 트랜지스터(Q1)가 포화영역에서 동작하며 콜렉터로부터 약0.8V 정도의 저전위신호가 출력되어 트랜지스터(Q2)가 오프되고, 이에 의해 트랜지스터(Q3), (Q6)로 오프된다. 그리고 달링통 접속된 트랜지스터(Q4), (Q5)가 온되어 출력단자(Vo)로 고전위 신호가 출력된다.

한편 저전위신호가 입력되면 다이오드(D1)가 온되어 트랜지스터(Q1)의 베이스에 저전위신호가 가해져 그는 오프되고, 이때 트랜지스터(Q2)가 온되어 트랜지스터(Q4, Q5), (Q3, Q6)가 각각 오프, 온된다. 따라서 출력단자(Vo)로 저전위 신호가 출력된다.

그런데 입력상태가 오픈상태가 되면 다이오드(D1)가 오프되므로 상기 고전위 신호 입력시와 같이 출력신호(Vo)로 고전위신호가 출력된다. 이의 입출력관계를 요약하면 제 3a 도와 같다.

그러나 종래회로에 있어서, 입력신호가 오픈상태일 때, 고전위 신호입력시와 마찬가지로 출력단에 고전위신호가 출력되므로 2진 논리 회로에서는 문제가 없으나 3진 논리회로의 기본소자로서는 적합하지 않은 문제점이 있었다.

따라서 종래의 문제점을 해결하기 위하여 본 고안은 논리상태의 한 상태로서는 이용되지 못했던 오픈(OPEN) 상태를 논리의 한 상태로 이용할 수 있도록 한 3진 논리 버퍼를 안출한 것으로, 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.

제 2 도는 본 고안의 3진 논리 버퍼회로도로서 이에 도시한 바와같이 전원전압단(Vcc)에 에미터를 공통접속한 트랜지스터(Q11, Q12)의 베이스 공통접속점을 상기 트랜지스터(Q11)의 콜렉터에 접속하고, 상기 트랜지스터(Q11)의 콜렉터는 다이오드(D1)(D2) 및 저항(R1)을 순차적으로 통해 입력단자(Vi)와 접속함과 아울러 저항(R2) 및 다이오드(D3)을 통해 에미터가 접지측에 공통접속된 트랜지스터(Q14)(Q15)의 베이스 공통 접속점과 트랜지스터(Q14)의 콜렉터에 접속하며, 상기 트랜지스터(Q12)의 콜렉터는 제 1 전류원(11)을 통해 접지측에 접속함과 아울러 에미터가 전원전압단(Vcc)에 접속된 트랜지터(Q13)의 베이스에 접속하고, 일측이 전원전압단(Vcc)과 접속된 제 2 전류원(12)의 타측은 트랜지스터(Q15)의 콜렉터에 접속함과 아울러 에미터가 접지측에 접속된 트랜지스터(Q16)의 베이스에 접속하고, 상기 트랜지스터(Q13)(Q16)의 콜렉터 공통접속점을 최종출력단(Vo)에 접속하여 구성한다.

이와같이 구성된 본 고안의 작용 및 효과에 대하여 상세히 설명하면 다음과 같다.

고전위신호(3.5V 이상)가 입력될 때 다이오드(D1, D2)가 오프되므로 트랜지스터(Q11, Q12)도 오프된다.

이때 제 1 전류원(Ⅰ1)에 의해 트랜지스터(Q13)가 온되며, 고전위 입력신호로 다이오드(D3)가 온되어 제 2 전류 미러인 트랜지스터(Q14, Q15)가 온되고, 트랜지스터(Q14)의 콜렉터에 흐르는 전류(Ic)는 다음과 같다. 여기서 R1=25KΩ. R2=15KΩ이다.

여기에서 트랜지스터(Q14, Q15)는 전류미러를 이루고 있기 때문에 트랜지스터(Q15)의 콜렉터 전류도 140㎂이어야 하는데 제 2 전류원(I2)은 20㎂로 흐르도록 함으로써 트랜지스터(Q15)는 포화되어 트랜지스터(Q16)가 오프된다. 따라서 최종출력단자(Vo)로 출력되는 신호는 고전위신호가 출력된다. 그리고 저전위신호(1V 이하)가 입력될 때는 다이오드(D1, D2)는 정바이어스되어 트랜지스터(Q11, Q12) 및 다이오드(D1, D2)가 온되고, 다이오드(D3)는 역바이어스되어 다이오드(D3) 및 트랜지스터(Q14,Q15)가 오프되므로 제 2 전류원(I2)에 의해 트랜지스터(Q16)가 온된다.

이때 제 1 전류미러인 트랜지스터(Q11, Q12)에서 트랜지스터(Q11)의 콜렉터에 흐르는 전류를 구해보면 아래에서와 같다. 단, Vcc=5V이다.

여기에서 트랜지스터(Q11, Q12)는 전류미러를 이루고 있기 때문에 트랜지스터(Q12)의 콜렉터 전류도 76㎂이어야 하는데 제 1 전류원(I1)은 20㎂로 흐르도록 되어 있어서 상기 트랜지스터(Q12)는 포화되며, 트랜지스터(Q13)는 오프된다.

그러므로 저전위입력에 대해 최종출력단자(Vo)로 저전위신호가 출력된다. 또, 입력이 오픈상태일 때는 트랜지스터(Q11), (Q14)의 콜렉터에인 전류가 흐르는데, 상기 트랜지스터(Q11), (Q14)와 전류미러를 형성하는 트랜지스터(Q12), (Q15)의 콜렉터에는 제 1, 제 2 전류원(I1), (I2)에 의한 20㎂의 전류밖에 흐르지 않으므로 트랜지스터(Q12), (Q15)가 포화되어 트랜지스터(Q13), (Q16)가 오프되고, 따라서 출력은 오픈상태가 되며, 본 고안 버퍼의 입출력관계는 제 2b 도와 같다.

이상의 상세한 설명과 같이 본 고안은 3진 논리로 동작하여 3진 논리 시스템의 구성이 가능해진다.

Claims

전원전압단(Vcc)에 에미터를 공통접속한 트랜지스터(Q11, Q12)의 베이스와 상기 트랜지스터(Q11)의 콜렉터를 공통접속하고 그 접속점을 다이오드(D1)(D2) 및 저항(R1)을 순차적으로 통해 입력단자(Vi)와 접속함과 아울러 저항(R2) 및 다이오드(D3)을 통해 에미터가 접지측에 공통접속된 트랜지스터(Q14)(Q15)의 베이스 공통 접속점 및 트랜지스터(Q14)의 콜렉터에 접속하고, 상기 트랜지스터(Q12)의 콜렉터는 제 1 전류원(I1)을 통해 접지측에 접속함과 아울러 에미터가 전원전압단(Vcc)에 접속된 트랜지스터(Q13)의 베이스에 접속하고, 일측이 전원전압단(Vcc)과 접속된 제 2 전류원(I2)의 타측은 트랜지스터(Q15)의 콜렉터에 접속함과 아울러 콜렉터가 접지된 트랜지스터(Q16)의 베이스에 접속하고, 상기 트랜지스터(Q13)(Q16)의 콜렉터 공통접속점을 최종출력단(Vo)에 접속하여 구성된 3진 논리 버퍼.