KR930006084Y1 - 3입력 인버터회로 - Google Patents

3입력 인버터회로 Download PDF

Info

Publication number
KR930006084Y1
KR930006084Y1 KR2019890005016U KR890005016U KR930006084Y1 KR 930006084 Y1 KR930006084 Y1 KR 930006084Y1 KR 2019890005016 U KR2019890005016 U KR 2019890005016U KR 890005016 U KR890005016 U KR 890005016U KR 930006084 Y1 KR930006084 Y1 KR 930006084Y1
Authority
KR
South Korea
Prior art keywords
transistor
collector
base
transistors
turned
Prior art date
Application number
KR2019890005016U
Other languages
English (en)
Other versions
KR900019466U (ko
Inventor
박승우
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019890005016U priority Critical patent/KR930006084Y1/ko
Publication of KR900019466U publication Critical patent/KR900019466U/ko
Application granted granted Critical
Publication of KR930006084Y1 publication Critical patent/KR930006084Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/0823—Multistate logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

3입력 인버터회로
제1도는 종래의 2입력 인버터 회로도.
제2도는 본 고안의 3입력 인버터 회로도.
* 도면의 주요부분에 대한 부호의 설명
R11,R16 : 저항 Q11-Q22 : 트랜지스터
본 고안은 논리회로에 관한 것으로, 특히 일반적으로 출력단에서만 사용되는 개방상태를 논리구성에도 사용할 수 있도록 3입력 인버터 회로에 관한 것이다.
종래에 있어서는 3입력 인버터 회로가 없었고, 가장 유사한 것으로서 제1도와 같은 2입력 인버터회로가 있었는데, 이를 살펴보면, 입력단자(IN)가 베이스측에 전원단자(Vcc) 전압이 인가되는 트랜지서터(Q1)의 에미터에 접속되고, 이 트랜지스터(Q1)의 콜렉터가 트랜지스터(Q2)의 베이스에 접속되며, 전원단자(Vcc)에 접속된 저항(R2)이 트랜지스터(Q3)의 베이스에 접속되어 그 접속점이 상기 트랜지스터(Q2)를 통한후 트랜지스터(Q5)의 베이스에 접속되고, 그 접속점이 저항 (R5),(R6)을 각기 통해 트랜지스터(Q6)의 베이스, 에미터에 각각 접속되며, 전원단자(Vcc)에 일측이 접속된 저항(R3)이 상기 트랜지스터(Q3)를 통해서는 접지 저항(R4) 및 트랜지스터(Q4)의 베이스에 접속되고, 직접 상기 트랜지스터(Q4)를 통해서는 상기 트랜지스터(Q5)의 콜렉터 및 출력단자(OUT)에 공통 접속되어 구성되었다.
이와같이 구성된 종래회로의 입력단자(IN)에 고전위신호가 인가되면 트랜지스터(Q1)의 베이스(B)-에미터(E)정션은 오프되고 베이스-콜렉터(C) 정션은 온됨에 따라 전원단자(Vcc)→저항(R1)→트랜지스터(Q1)의 B→C→트랜지스터(Q2)의 B→E→트랜지스터(Q5)의 B-E로 전류루프가 형성되어 트랜지스터(Q2). (Q5), (Q6)가 각기 온되고, 이 때 상기 트랜지스터(Q2)의 콜렉터 전류에 의해 저항(R2)에 큰 전압강하가 발생되어 트랜지스터(Q3,Q4)는 오프되므로 출력단자(OUT)에 저전위가 출력된다.
한편 입력단자(IN)에 개방상태이면 트랜지스터(Q1)의 B-E정션도 역시 오프되어 상기 입력단자(IN)에 고전위가 인가될 때와 같은 과정을 통해 출력단자(OUT)에 저전위가 출력된다. 또, 상기 입력단자(IN)에 저전위가 인가되면 트랜지스터(Q1)의 B-E정션이 온되고, B-C 정션은 오프됨에 따라 트랜지스터(Q2), (Q5), (Q6)가 각기 오프되며, 이로 인하여 트랜지스터(Q3), (Q4)가 각각 온되어 출력단자(OUT)에 고전위가 출력된다.
그러나, 이와같은 종래의 회로는 입력단자가 개방상태 일때에도 입력단자에 고전위가 인가될 때와 같이 출력단자에 저전위가 출력됨에 따라 3입력(3진) 논리회로인 인버터회로로 사용될 수 없는 문제점이 있었다.
본 고안은 이와같은 문제점을 해결하기 위하여 입력단자의 개방상태를 논리의 한 상태로 이용하며 3입력 인버터 회로를 실현시킬 수 있게 인출한 것으로, 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.
제2도는 본 고안의 3입력 인버터 회로도로서 이에 도시한 바와같이 입력단자(IN)를 트랜지스터(Q12), (Q13)의 베이스에 접속하고, 트랜지스터(Q11)의 콜렉터는 상기 트랜지스터(Q12)의 에미터측에, 베이스는 바이어스저항(R11), (R12) 및 트랜지스터(Q15)의 베이스에 공통 접속하여 이 트랜지스터(Q15)의 콜렉터를 트랜지스터(Q18)의 콜렉터 및 베이스, 트랜지스터(Q20)의 베이스에 공통 접속하며, 상기 트랜지스터(Q13)의 에미터를 트랜지스터(Q14)의 콜렉터에 접속하고 이 접속점을 바이어스저항(R15)을 통해 그 트랜지스터(Q14)의 베이스 및 바이어스저항(R16), 트랜지스터(Q16)의 베이스에 공통접속하여 이 트랜지스터(Q16), 트랜지스터(Q16)의 베이스에 공통접속하여 이 트랜지스터(Q16)의 콜렉터를 트랜지스터(Q17)의 콜렉터 및 베이스, 트랜지스터(Q19)의 베이스에 공통 접속하며, 이 트랜지스터(Q19)의 콜렉터를 저항(R18) 및 트랜지스터(Q22)의 베이스에 공통접속하고, 트랜지스터(Q21)의 베이스 및 콜렉터를 상기 트랜지스터(Q20)의 콜렉터, 출력단자(OUT) 및 상기 트랜지스터(Q22)의 콜렉터에 각기 접속하여 구성한 것으로, 이와같이 구성된 본 고안의 작용 및 효과를 상세히 설명하면 다음과 같다.
전원단자(Vcc)의 전압이 5V이고, 저항(R11), (R12)값을 각각 10(Ω), 40(㏀)이라 할때 트랜지스터(Q11)가 0.7V의 베이스와 이미터간 전압(VBE)으로 온 되려면 저항(R11)을 통해서는의 전류가 흘러야하고, 이 전류는 저항(R12)을 통해 흐르게되므로 그 저항(R12)의 양단간 전압강하는 70(㎂)×40(㏀)=2.8V가 되므로 그 트랜지스터(Q11)가 온될때에는 에미터와 콜렉터간의 전압(VBE,Q11)=3.5V가 된다. 또 상기 트랜지스터(Q11)의 턴 오프전압(VBE을 0.5V로 하면, 그 트랜지스터(Q11)의 턴 오프전압(VBE)을 0.5V로 하면, 그 트랜지스터(Q11)의 턴 오프시 콜렉터와 에미터간 전압즉 VCE,Q11=5VCE,Q3이고 이와같은 방법으로 트랜지스터(Q14)의 턴오프시 콜렉터와 에미간 전압(VCE, Q14=3VBE, Q14가 된다. 이상에서 설명한 트랜지스터(Q11), (Q14)의 동작상태를 참고로하여 입력단자(IN)에 인가되는 전압에 따라 출력단자(OUT)의 출력값을 살펴보면 다음과 같다.
먼저, 입력단자(IN)에 고전위(3V 이상)인가시, 트랜지스터(Q12)의 베이스와 에미터간 전압(VBE,Q12)과 트랜지스터(Q11)의 콜렉터와 에미터간 전압(VBE,Q11)의 합은 6VBE,Q11인데 Vcc-VH≤2V이므로 트랜지스터(Q12), (Q11)가 오프됨에 따라 트랜지스터(Q15), (Q18), (Q20), (Q21)가 모두 오프된다.
한편, 저항(R14)값을 2(㏀)이라 할때, 트랜지스터(Q13)의 콜렉터전류 가 되고, 이중에서 저항(R15), (R16)쪽으로 70(㎂)의 바이어스전류가 흐르며 그 트랜지스터(Q14)의 콜렉터전류(IC,Q14)는 30(㎂)가 된다.
따라서 트랜지스터(Q16), (Q17). (Q19)의 콜렉터 전류도 각각 30(㎂)가 되므로 그 트랜지스터(Q19)를 통한 30(NA)의 전류가 트랜지스터(Q22)를 온시켜 출력단자(OUT)는 저전위상태가 된다.
또 입력단자(IN)가 개방상태 일때, 트랜지스터(Q11), (Q15)가 온되려면
와 같은 조건이 되어야 하나 전원단자(Vcc)전압이 5V이면 VBE=0.46V가 되어 트랜지스터(Q11), (Q14)가 오프됨에 따라 뒷단의 모든 트랜지스터(Q15-Q22)가 오프되고, 이로인하여 출력단자(OUT)는 개방상태를 유지한다.
또, 입력단자(IN)에 저전위(1V 이하)인가시에는 트랜지스터(Q13)가 오프됨 따라 트랜지스터(Q14), (Q16), (Q17), (Q19), (Q22)가 오프되는 한편, 이때 트랜지스터(Q12)의 콜렉터전류
가 되는데, 이중에서 70(㎂) 정도는 저항(R11), (R12)을 통해 흐르고 그 트랜지스터(Q11)의 콜렉터전류는 30(㎂)정도가 된다.
따라서 트랜지스터(Q15), (Q18), (Q20)의 콜렉터에도 30(㎂)의 전류가 흘러 트랜지스터(Q21)가 온되므로 이때 출력단자(OUT)는 고전위상태가 된다.
이상에서 상세히 설명한 바와같이 본 고안은 입력단자의 개방상태를 논리의 한 상태로 이용하여 3진 논리를 실현시키고, 개방상태에서의 소비전류를 최소화시킴으로써 전력소비를 절감시킬 수 있는 이점이 있다.

Claims (1)

  1. 입력단자(IN)를 트랜지스터(Q12), (Q13)의 베이스에 접속하고, 트랜지스터(Q11)의 콜렉터는 상기 트랜지스터(Q12)의 에미터측에, 베이스는 바이어스저항(R11), (R12) 및 트랜지스터(Q15)의 베이스에 접속하여 이 트랜지스터(Q15)의 콜렉터를 트랜지스터(Q18)의 콜렉터 및 베이스, 트랜지스터(Q20)의 베이스에 공통접속하며, 상기 트랜지스터(Q13)의 에미터를 트랜지스터(Q14)의 콜렉터에 접속함과 아울러 저항(R15)을 통해 그 트랜지스터(Q14), (Q16)의 베이스 및 저항(R16)에 공통접속하고, 트랜지스터(Q17), (Q19)의 베이스 및 그 트랜지스터(Q17)의 콜렉터 공통접속점을 상기 트랜지스터Q12)의 콜렉터에 접속하며, 상기 트랜지스터(Q19)의 콜렉터를 트랜지스터(Q22)의 베이스에 접속한후 바이어스저항(R17) 및 트랜지스터(Q21)의 베이스 접속점을 상기 트랜지스터(Q20)의 콜렉터에 접속하고, 그 트랜지스터(Q21)의 콜렉터를 상기 트랜지스터(Q22)의 콜렉터 및 출력단자(OUT)에 공통접속하여 구성된 것을 특징으로 하는 3입력 인버터 회로.
KR2019890005016U 1989-04-24 1989-04-24 3입력 인버터회로 KR930006084Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890005016U KR930006084Y1 (ko) 1989-04-24 1989-04-24 3입력 인버터회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890005016U KR930006084Y1 (ko) 1989-04-24 1989-04-24 3입력 인버터회로

Publications (2)

Publication Number Publication Date
KR900019466U KR900019466U (ko) 1990-11-09
KR930006084Y1 true KR930006084Y1 (ko) 1993-09-13

Family

ID=19285402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890005016U KR930006084Y1 (ko) 1989-04-24 1989-04-24 3입력 인버터회로

Country Status (1)

Country Link
KR (1) KR930006084Y1 (ko)

Also Published As

Publication number Publication date
KR900019466U (ko) 1990-11-09

Similar Documents

Publication Publication Date Title
JPH0473806B2 (ko)
US4454479A (en) Operational amplifier with improved output capability
US4684880A (en) Reference current generator circuit
KR910021008A (ko) 전류전달회로
JP2852972B2 (ja) 差動出力端を有するｔｔｌからｅｃｌ／ｃｍｌへの変換回路
KR930006084Y1 (ko) 3입력 인버터회로
US4458162A (en) TTL Logic gate
US4801825A (en) Three level state logic circuit having improved high voltage to high output impedance transition
JPS6038925A (ja) 信号変換器
US5066876A (en) Circuit for converting ecl level signals to mos level signals
JPH02248117A (ja) 高速度のスイッチング速度を有するｔｔｌコンパチブル出力回路
JPH0738403A (ja) ラインドライバ‐スイッチング段
KR930006075Y1 (ko) 3입력 인버터회로
KR930006082Y1 (ko) 3진 논리 변환회로
KR930006087Y1 (ko) 3진논리 버퍼
KR930006083Y1 (ko) 3진 논리 변환회로
KR940000251Y1 (ko) 3진 인버터 회로
KR950005811B1 (ko) 비교기 회로
KR880003606Y1 (ko) 트라이 스테이트 검출회로
KR930006138Y1 (ko) 3진 논리 회로
JP3039174B2 (ja) スイッチ回路
KR930007834Y1 (ko) 3진 논리 버퍼
KR930004584Y1 (ko) 슈미트 트리거회로
KR890005519Y1 (ko) 히스테리시스를 갖는 논리회로
KR920005089Y1 (ko) 밴드 갭 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020820

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee