KR880003606Y1

KR880003606Y1 - 트라이 스테이트 검출회로

Info

Publication number: KR880003606Y1
Application number: KR2019850015738U
Authority: KR
Inventors: 박숭균
Original assignee: 주식회사 금성사; 허신구
Priority date: 1985-11-28
Filing date: 1985-11-28
Publication date: 1988-10-12
Also published as: KR870009066U

Abstract

내용 없음.

Description

트라이 스테이트 검출회로

제1도는 종래의 회로도.

제2도는 본 고안의 회로도.

* 도면의 주요부분에 대한 부호의 설명

Q₁-Q₅: 트랜지스터 R₁-R₅: 저항

본 고안은 디지탈 논리회로에서 하이와 로우 및 개방의 트라이 스테이트를 검출하는 회로에 관한 것으로서, 특히 스위칭 트랜지스터의 베이스에 전류밀러(Current mirror) 회로를 연결하여 1개이 입력단으로 3가지 상태를 인지할 수 있도록 트라이 스테이트 검출회로의 구성에 관한 것이다. 종래의 트라이 스테이트 검출회로는 제1도에 도시된 바와 같이, 입력(IN)이 하이(V₁+0.7V이상)이면 트랜지스터(Q₁)의 에미터 전위가 베이스 전위(V₁)보다 높게 되고 트랜지스터(Q₁)가 온 되므로 트랜지스터(Q₂, Q₃)가 온 됨과 동시에 트랜지스터(Q₂)도 온 되므로 출력(OUT₁, OUT₂)은 모두 로우가 되며, 입력(IN)이 로우(전위(V₁)보다 낮음)이면 트랜지스터(Q₁)의 에미터 전위가 베이스 전위보다 낮게 되어 트랜지스터(Q₁)가 오프되고 따라서 트랜지스터(Q₃)가 의 에미터 전위가 베이스 전위보다 낮게 되어 트랜지스터(Q₁)가 오프되고 따라서 트랜지스터(Q₃)가 오프됨과 동시에 트랜지스터(Q₂)가 오프되어 출력(OUT₁, OUT₂)은 하이가 되고, 입력(IN)이 중간상태(0.7V이상 V₁+0.7V 이하)인 경우에는 트랜지스터(Q₂)는 온, 트랜지스터(Q₁, Q₃)는 오프되어 출력(OUT₁)은 로우, 출력(OUT₂)은 하이가 되므로서 입력의 3가지 상태를 검출하게 된다. 그러나 이러한 회로에서는 입력(IN)이 V₁+0.7V 이상의 전위를 갖는 하이와 0.7V 이상이며 V₁+0.7V 이하인 중간상태의 전압이 입력에 존재하여야만 3가지 상태를 검출할 수 있어 입력전위용의 전원으로 적어도 2가지(V₁+V₁+0.7V 이상의 전압과 0.7V 이상이며 V₁+0.7V 이하인 전압) 전원이 필요하게 되어 회로구성이 복잡해 질뿐 아니라 직접화 했을 때 주변회로가 복잡해진다는 단점이 있는 것이다.

본 고안은 이러한 단점을 없이하도록 단일 전원으로 입력단위 3가지 상태를 인지토록하여 회로구성이 간단해지고 집적화했을 때 주변회로의 구성을 간략히 할 수 있도록한 것이다.

본 고안의 회로구성은 제2도에 도시된 바와같이, 전류밀러회로를 구성하는 트랜지스터(Q₃, Q₄)의 에미터는 전원(Vcc)에 연결하되, 트랜지스터(Q₃)의 콜렉터는 저항(R₄)을 통해 접지함과 동시에 저항(R₃)을 통해 에미터 접지된 트랜지스터(Q₁)의 베이스에 연결하고, 트랜지스터(Q₄)의 콜레터는 저항(R₁, R₂)을 통해 접지함과 동시에 입력단자(1)가 연결된 저항의 공통접속점에서 저항(R₅)을 통해 에미터 접지된 트랜지스터(Q₂)의 베이스에 연결하여서 된 것으로서, R₆, R₇는 저항 2, 3은 출력단자 인다.

본 고안의 작용효과는 제1도에서와 같이, 입력단자(1)가 하이 상태이면 트랜지스터(Q₃, Q₄)는 오프되므로 트랜지스터(Q₁)가 따라서 오프되어 출력단자(2)는 하이가 되고 트랜지스터(Q₂)는 온 되므로 출력단자(3)는 로우가 된다.

또한 입력단자(1)가 로우일때는 트랜지스터(Q₃, Q₄)가 온 되므로 트랜지스터(Q₁)가 온 되어 출력단자(2)는 로우가 되고, 트랜지스터(Q₂)는 오프되므로 출력단자(3)는 하이가 된다. 그리고 입력단자(1)가 개방상태 일때는 트랜지스터(Q₃, Q₄)는 온 되므로 트랜지스터(Q₁)가 온되어 출력단자(2)는 로우가 되고, 또한 저항(R₁, R₂)으로 분압된 전압이 저항(R₅)을 통해 트랜지스터(Q₂)의 베이스에 인가되어 트랜지스터(Q₂)도 온 되므로 출력단자(3)는 로우가 된다.

즉, 본 고안에 의하면, 다음표에서와 같이 입력단자(1)가 하이일때 출력단자(2)는 하이, 출력단자(3)는 로우가 되고, 이력단자(1)가 로우일때 출력단자(2)는 로우, 출력단자(3)는 하이가 되며, 입력단자(1)가 개방되면 출력단자(2, 3)는 모두 로우가 되므로서 입력단자(1)의 3가지 입력상태를 검출하게 되는 것이다.

[표]

이와 같이 본 고안은 입력단자에 인가되는 전위가 '하이'의 전원 이외의 별도 전원이 필요치 않으므로 종래와 같이 별도의 입력전원 및 바이어스 회로를 구성할 필요가 없고 또 집적화 했을때 주변회로 구성이 간략화 되어 기기의 소형 경량화를 이룰 수 있게 된 것이다.

Claims

전류밀러회로를 구성하는 트랜지스터(Q₃, Q₄)의 에미터는 전원(Vcc)에 연결하되, 트랜지스터(Q₃)의 콜레터는 저항(R₄)을 통해 접지함과 동시에 저항(R₃)을 통해 에미터 접지된 트랜지스터(Q₁)의 베이스에 연결하고, 트랜지스터(Q₄)의 콜렉터는 저항(R₁, R₂)를 통해 접지함과 동시에 입력단자(1)가 연결된 저항(R₁, R₂)의 공통점 속점에서 저항(R₅)을 통해 에미터 접지된 트랜지스터(Q₂)의 베이스에 연결하여서된 트라이 스테이트 검출회로.