JP2751387B2 - Ｅｃｌ回路の入力回路 - Google Patents
Ｅｃｌ回路の入力回路Info
- Publication number
- JP2751387B2 JP2751387B2 JP1118878A JP11887889A JP2751387B2 JP 2751387 B2 JP2751387 B2 JP 2751387B2 JP 1118878 A JP1118878 A JP 1118878A JP 11887889 A JP11887889 A JP 11887889A JP 2751387 B2 JP2751387 B2 JP 2751387B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- ecl
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置の入力回路に関し、特に、ECL（E
mitter Coupled Logic）回路の相補信号を入力とする入
力回路（以下、この種入力回路をラインレシーバと記
す）に関する。
mitter Coupled Logic）回路の相補信号を入力とする入
力回路（以下、この種入力回路をラインレシーバと記
す）に関する。
［従来の技術］ 従来のECL回路のラインレシーバを第３図に示す。同
図に示すようにラインレシーバは、高電位側電源301、
低電位側電源302間に配置され、差動動作のトランジス
タ321、322、エミッタホロワトランジスタ325、抵抗31
1、313および定電流源341によって構成され、トランジ
スタ321、322のベースをそれぞれ相補信号が入力される
入力端子303、304とし、またトランジスタ325のエミッ
タを出力端子307としていた。このような回路構成で
は、相補信号が入力されることにより、通常のECLレベ
ルの半分の論理振幅で動作が可能である。
図に示すようにラインレシーバは、高電位側電源301、
低電位側電源302間に配置され、差動動作のトランジス
タ321、322、エミッタホロワトランジスタ325、抵抗31
1、313および定電流源341によって構成され、トランジ
スタ321、322のベースをそれぞれ相補信号が入力される
入力端子303、304とし、またトランジスタ325のエミッ
タを出力端子307としていた。このような回路構成で
は、相補信号が入力されることにより、通常のECLレベ
ルの半分の論理振幅で動作が可能である。
［発明が解決しようとする問題点］ 上述した従来のラインレシーバでは参照電圧を用いな
いため、従来のラインレシーバを用いた半導体装置に信
号を入力する半導体装置は相補信号出力を持つことが求
められているが、相補信号出力を持たない場合には、入
力側の半導体装置のラインレシーバの２入力の一方に、
外部から参照電圧を印加しなければならない。
いため、従来のラインレシーバを用いた半導体装置に信
号を入力する半導体装置は相補信号出力を持つことが求
められているが、相補信号出力を持たない場合には、入
力側の半導体装置のラインレシーバの２入力の一方に、
外部から参照電圧を印加しなければならない。
そのため、相補出力を持つ半導体装置と接続するよう
に、ラインレシーバを用いて設計された半導体装置は、
他の相補出力を持たぬ半導体装置と接続するために、外
部に参照電圧を用意せねばならず、汎用性に欠けてい
た。
に、ラインレシーバを用いて設計された半導体装置は、
他の相補出力を持たぬ半導体装置と接続するために、外
部に参照電圧を用意せねばならず、汎用性に欠けてい
た。
［問題点を解決するための手段］ 本発明によるECL回路の入力回路は、ベースに相補の
入力信号の一方が入力される第１のトランジスタと、ベ
ースに前記相補の入力信号の他方または電源電圧が入力
されエミッタが前記第１のトランジスタのエミッタに接
続された第２のトランジスタとを含む第１のECL回路
と、ベースに前記相補の入力信号の一方が入力される第
３のトランジスタと、ベースにECLレベルの中間電位の
参照電圧が入力されエミッタが前記第３のトランジスタ
のエミッタに接続された第４のトランジスタとを含む第
２のECL回路と、前記第２のトランジスタに入力される
信号が相補の入力信号の他方であるか電源電圧であるの
かに応じて前記第１のECL回路の出力信号または前記第
２のECL回路の出力信号を出力せしめる信号選択回路と
を具備している。
入力信号の一方が入力される第１のトランジスタと、ベ
ースに前記相補の入力信号の他方または電源電圧が入力
されエミッタが前記第１のトランジスタのエミッタに接
続された第２のトランジスタとを含む第１のECL回路
と、ベースに前記相補の入力信号の一方が入力される第
３のトランジスタと、ベースにECLレベルの中間電位の
参照電圧が入力されエミッタが前記第３のトランジスタ
のエミッタに接続された第４のトランジスタとを含む第
２のECL回路と、前記第２のトランジスタに入力される
信号が相補の入力信号の他方であるか電源電圧であるの
かに応じて前記第１のECL回路の出力信号または前記第
２のECL回路の出力信号を出力せしめる信号選択回路と
を具備している。
［実施例］ 次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は、本発明の一実施例を示す回路図である。同
図に示すように、トランジスタ121、122、125、抵抗11
1、113、定電流源141によって従来型のラインレシーバ
型の第１のECL回路を構成し、トランジスタ123、124、1
26、抵抗112、114によって参照電圧によりスイッチング
する通常型の入力回路である第２のECL回路を構成して
いる。また、抵抗115、116、117、トランジスタ127によ
り発生されるECLレベルより高く、高電位側電源より低
い電位、例えば、高電位側電源101が接地電位であるな
ら、−0.1V〜−0.5V（このとき抵抗115の値は抵抗116の
1/8〜3/5である）を参照電位とする第３のECL回路を、
トランジスタ128〜130、抵抗118、119、定電流源143に
て構成し、その出力を、前記第１のECL回路の出力と前
記第２のECL回路の出力とをデータ入力として持つマル
チプレクサ150のセレクタ入力としている。これらの回
路は、高電位側電源101、低電位側電源102によって給電
される。
図に示すように、トランジスタ121、122、125、抵抗11
1、113、定電流源141によって従来型のラインレシーバ
型の第１のECL回路を構成し、トランジスタ123、124、1
26、抵抗112、114によって参照電圧によりスイッチング
する通常型の入力回路である第２のECL回路を構成して
いる。また、抵抗115、116、117、トランジスタ127によ
り発生されるECLレベルより高く、高電位側電源より低
い電位、例えば、高電位側電源101が接地電位であるな
ら、−0.1V〜−0.5V（このとき抵抗115の値は抵抗116の
1/8〜3/5である）を参照電位とする第３のECL回路を、
トランジスタ128〜130、抵抗118、119、定電流源143に
て構成し、その出力を、前記第１のECL回路の出力と前
記第２のECL回路の出力とをデータ入力として持つマル
チプレクサ150のセレクタ入力としている。これらの回
路は、高電位側電源101、低電位側電源102によって給電
される。
入力端子103、104にECLレベルもしくはそれに近いレ
ベルの相補信号が入力された場合には、前記第３のECL
回路では、入力信号の論理によらずトランジスタ129が
カットオフとなるため、マルチプレクサ150のセレクタ
入力にはローレベルが入力され、これにより第１のECL
回路の出力がセレクトされて出力端子107に出力され
る。すなわち、本回路はラインレシーバとして機能す
る。
ベルの相補信号が入力された場合には、前記第３のECL
回路では、入力信号の論理によらずトランジスタ129が
カットオフとなるため、マルチプレクサ150のセレクタ
入力にはローレベルが入力され、これにより第１のECL
回路の出力がセレクトされて出力端子107に出力され
る。すなわち、本回路はラインレシーバとして機能す
る。
入力端子103を高電位側電源に接続した場合には、第
３のECL回路では、トランジスタ128がカットオフとなる
ためのマルチプレクサ150のセレクタ入力にはハイレベ
ルが入力され、これにより第２のECL回路の出力がセレ
クトされて出力端子106に出力される。すなわち、この
場合本回路は参照電位によりスイッチングする通常の入
力回路として機能する。
３のECL回路では、トランジスタ128がカットオフとなる
ためのマルチプレクサ150のセレクタ入力にはハイレベ
ルが入力され、これにより第２のECL回路の出力がセレ
クトされて出力端子106に出力される。すなわち、この
場合本回路は参照電位によりスイッチングする通常の入
力回路として機能する。
第２図は、本発明の他の実施例を示す回路である。同
図において、第１図のものと共通する部分には、下２桁
が共通する参照番号が付せられている。第２図に示すよ
うに、トランジスタ221、222、225、抵抗211、213、定
電流源241によって従来型のラインレシーバ型の第１のE
CL回路を構成し、トランジスタ223、224、225、抵抗21
1、213、定電流源241によって参照電位によりスイッチ
ングする通常型の入力回路である第２のECL回路を構成
している。すなわち、第１のECL回路と第２のECL回路と
は、トランジスタ225と抵抗213からなるエミッタホロワ
回路、負荷抵抗211および定電流源241を共有している。
これらの共有回路は、第１のECL回路の共通エミッタ接
続点と定電流源241との間に接続されたトランジスタ231
と、第２のECL回路の共通エミッタ接続点と定電流源241
との間に接続されたトランジスタ232とによって構成さ
れるセレクタ回路によって切り換えられる。トランジス
タ231のベースは参照電位印加端子206となされ、トラン
ジスタ232のベースは、第１図の実施例と同様に構成さ
れた第３のECL回路の出力端子と接続されている。
図において、第１図のものと共通する部分には、下２桁
が共通する参照番号が付せられている。第２図に示すよ
うに、トランジスタ221、222、225、抵抗211、213、定
電流源241によって従来型のラインレシーバ型の第１のE
CL回路を構成し、トランジスタ223、224、225、抵抗21
1、213、定電流源241によって参照電位によりスイッチ
ングする通常型の入力回路である第２のECL回路を構成
している。すなわち、第１のECL回路と第２のECL回路と
は、トランジスタ225と抵抗213からなるエミッタホロワ
回路、負荷抵抗211および定電流源241を共有している。
これらの共有回路は、第１のECL回路の共通エミッタ接
続点と定電流源241との間に接続されたトランジスタ231
と、第２のECL回路の共通エミッタ接続点と定電流源241
との間に接続されたトランジスタ232とによって構成さ
れるセレクタ回路によって切り換えられる。トランジス
タ231のベースは参照電位印加端子206となされ、トラン
ジスタ232のベースは、第１図の実施例と同様に構成さ
れた第３のECL回路の出力端子と接続されている。
入力端子203、204に、ECLレベルもしくはそれに近い
レベルの相補信号が入力された場合、前記第３のECL回
路では、入力信号の論理によらずトランジスタ229がカ
ットオフとなるため、セレクタ回路のトランジスタ232
のベースにはローレベルが入力され、これにより第１の
ECL回路によるラインレシーバ型論理出力がセレクトさ
れて出力端子207に出力される。すなわち、本回路はラ
インレシーバとして機能する。
レベルの相補信号が入力された場合、前記第３のECL回
路では、入力信号の論理によらずトランジスタ229がカ
ットオフとなるため、セレクタ回路のトランジスタ232
のベースにはローレベルが入力され、これにより第１の
ECL回路によるラインレシーバ型論理出力がセレクトさ
れて出力端子207に出力される。すなわち、本回路はラ
インレシーバとして機能する。
入力端子203を高電位側電源201に接続した場合、第３
のECL回路では、トランジスタ228がカットオフとなるた
め、セレクタ回路のトランジスタ232のベースにはハイ
レベルが入力され、これにより第２のECL回路による参
照電圧によりスイッチングを行う通常型論理出力がセレ
クトされて出力端子207に出力される。すなわち、本回
路は参照電位によりスイッチングする通常の入力回路と
して機能する。
のECL回路では、トランジスタ228がカットオフとなるた
め、セレクタ回路のトランジスタ232のベースにはハイ
レベルが入力され、これにより第２のECL回路による参
照電圧によりスイッチングを行う通常型論理出力がセレ
クトされて出力端子207に出力される。すなわち、本回
路は参照電位によりスイッチングする通常の入力回路と
して機能する。
本実施例は、先の実施例に較べて、素子数、消費電
力、遅延時間をいずれも1/2程度に節約できる利点を有
する。
力、遅延時間をいずれも1/2程度に節約できる利点を有
する。
以上の実施例では第３のECL回路のトランジスタ129、
229のベースにはECLレベルまたは高電位側電圧が入力さ
れていたが、これをECLレベルまたは低電位側電圧が入
力されるように変更することができる。その場合、トラ
ンジスタ128、228のベースには、ECLレベルより低く低
電位側電圧より高い電圧が入力される。
229のベースにはECLレベルまたは高電位側電圧が入力さ
れていたが、これをECLレベルまたは低電位側電圧が入
力されるように変更することができる。その場合、トラ
ンジスタ128、228のベースには、ECLレベルより低く低
電位側電圧より高い電圧が入力される。
［発明の効果］ 以上説明したように、本発明によれば、入力端子にEC
Lレベルもしくはそれに近いレベルの相補信号が入力さ
れた場合、ラインレシーバとして機能し、入力端子の一
方が高電位側あるいは低電位側電源に接続された場合、
外部から、参照電位を印加することなく、もう一方の入
力端子に信号を入力することにより、参照電位によりス
イッチングする通常の入力回路として機能するECL回路
の入力回路が得られる。したがって、本発明によれば、
相補出力を持つ半導体装置と接続するようにラインレシ
ーバを用いて設計された半導体装置でも入力端子の一方
を高電位側あるいは低電位側電源に接続するだけで、外
部から参照電位を印加することなく、容易に他の相補出
力を持たぬ半導体装置と接続することができるため、EC
L型半導体装置の汎用性を高めることができる。
Lレベルもしくはそれに近いレベルの相補信号が入力さ
れた場合、ラインレシーバとして機能し、入力端子の一
方が高電位側あるいは低電位側電源に接続された場合、
外部から、参照電位を印加することなく、もう一方の入
力端子に信号を入力することにより、参照電位によりス
イッチングする通常の入力回路として機能するECL回路
の入力回路が得られる。したがって、本発明によれば、
相補出力を持つ半導体装置と接続するようにラインレシ
ーバを用いて設計された半導体装置でも入力端子の一方
を高電位側あるいは低電位側電源に接続するだけで、外
部から参照電位を印加することなく、容易に他の相補出
力を持たぬ半導体装置と接続することができるため、EC
L型半導体装置の汎用性を高めることができる。
第１図、第２図は、それぞれ、本発明の実施例を示す回
路図、第３図は、従来例を示す回路図である。 101、201、301……高電位側電源、102、202、302……低
電位側電源、103、104、203、204、303、304……入力端
子、105、205、206……参照電位印加端子、107、207、3
07……出力端子、111〜119、211、213、215〜219、31
1、313……抵抗、121〜130、221〜225、227〜232、32
1、322、325……トランジスタ、141〜143、241、243、3
41……定電流源、150……マルチプレクサ。
路図、第３図は、従来例を示す回路図である。 101、201、301……高電位側電源、102、202、302……低
電位側電源、103、104、203、204、303、304……入力端
子、105、205、206……参照電位印加端子、107、207、3
07……出力端子、111〜119、211、213、215〜219、31
1、313……抵抗、121〜130、221〜225、227〜232、32
1、322、325……トランジスタ、141〜143、241、243、3
41……定電流源、150……マルチプレクサ。
Claims (1)
- 【請求項１】ベースに相補の入力信号の一方が入力され
る第１のトランジスタと、ベースに前記相補の入力信号
の他方または電源電圧が入力されエミッタが前記第１の
トランジスタのエミッタに接続された第２のトランジス
タとを含む第１のECL回路と、 ベースに前記相補の入力信号の一方が入力される第３の
トランジスタと、ベースにECLレベルの中間電位の参照
電圧が入力されエミッタが前記第３のトランジスタのエ
ミッタに接続された第４のトランジスタとを含む第２の
ECL回路と、 前記第２のトランジスタに入力される信号が相補の入力
信号の他方であるか電源電圧であるのかに応じて前記第
１のECL回路の出力信号または前記第２のECL回路の出力
信号を出力せしめる信号選択回路と、 を具備するECL回路の入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1118878A JP2751387B2 (ja) | 1989-05-12 | 1989-05-12 | Ｅｃｌ回路の入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1118878A JP2751387B2 (ja) | 1989-05-12 | 1989-05-12 | Ｅｃｌ回路の入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02299318A JPH02299318A (ja) | 1990-12-11 |
| JP2751387B2 true JP2751387B2 (ja) | 1998-05-18 |
Family
ID=14747360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1118878A Expired - Lifetime JP2751387B2 (ja) | 1989-05-12 | 1989-05-12 | Ｅｃｌ回路の入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751387B2 (ja) |
-
1989
- 1989-05-12 JP JP1118878A patent/JP2751387B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02299318A (ja) | 1990-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003070B1 (ko) | 논리회로 | |
| US5006732A (en) | Semiconductor circuit having buffer function | |
| KR890005992A (ko) | 상보신호 출력회로 | |
| EP0334545B1 (en) | Single-level multiplexer | |
| US5598110A (en) | Detector circuit for use with tri-state logic devices | |
| US3927333A (en) | Electronic circuit comprising complementary symmetrical transistors | |
| US2927733A (en) | Gating circuits | |
| JPS58502176A (ja) | ラツチ可能高速設定ｄ−ａ変換器ビツトスイツチ | |
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| US4801825A (en) | Three level state logic circuit having improved high voltage to high output impedance transition | |
| JP2751387B2 (ja) | Ｅｃｌ回路の入力回路 | |
| US3604950A (en) | Switching circuit | |
| US4420716A (en) | DC Motor control apparatus | |
| US3417262A (en) | Phantom or circuit for inverters having active load devices | |
| US3917959A (en) | High speed counter latch circuit | |
| US4527128A (en) | Bistate linear amplifier circuit | |
| JP2531666B2 (ja) | ドツト化回路 | |
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| US5434517A (en) | ECL output buffer with a MOS transistor used for tristate enable | |
| KR920002672B1 (ko) | 전류스위치회로 | |
| JP2680940B2 (ja) | Ｄ／ａ変換器 | |
| JP3039174B2 (ja) | スイッチ回路 | |
| JPS595744A (ja) | スイツチング回路 | |
| JPH02283123A (ja) | 半導体装置 | |
| SU1262717A1 (ru) | Логический элемент |