JP2680940B2 - D/a変換器 - Google Patents
D/a変換器Info
- Publication number
- JP2680940B2 JP2680940B2 JP9093191A JP9093191A JP2680940B2 JP 2680940 B2 JP2680940 B2 JP 2680940B2 JP 9093191 A JP9093191 A JP 9093191A JP 9093191 A JP9093191 A JP 9093191A JP 2680940 B2 JP2680940 B2 JP 2680940B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- reference voltage
- bit
- input
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はD/A変換器に関する。
【0002】
【従来の技術】従来のRストリング型D/A変換器の例
を図3に示す。図3において、電源端子57と接地電位
との間にはn(正整数)個の同一抵抗値の抵抗器12−
1〜12−nが接続されており、電源電圧はこれらの抵
抗器の接続点ならびに末端の抵抗器12−nの接地点と
アナログ信号出力端子62の間には、n個のスイッチン
グ素子11−1〜11−nが挿入接続され、これらのス
イッチング素子11−1〜11−nに対する制御線がデ
コーダ13に対して、それぞれ個別に接続されている。
デコーダ13に対しては、デジタル信号入力端子58〜
61よりD/A変換対象のデジタル信号が入力され、こ
れらのデジタル信号の論理レベルの組合わせを介して、
デコーダ13よりスイッチング素子のオン・オフを制御
する“H”レベルまたは“L”レベル論理信号が出力さ
れる。これらのスイッチング素子がデコーダ13の論理
信号出力を介してオンすると、対応する抵抗器の接続点
に対応する分割電圧が、当該スイッチング素子を経由し
てアナログ信号出力端子62に出力される。即ち、デコ
ーダ13に対して、デジタル信号入力端子58〜61よ
り入力されるデジタル信号は、D/A変換されてアナロ
グ信号出力端子より出力される。なお、この場合におい
ては、デジタル信号入力端子の数が4個であるため、抵
抗分割数は、n=24 となる。
を図3に示す。図3において、電源端子57と接地電位
との間にはn(正整数)個の同一抵抗値の抵抗器12−
1〜12−nが接続されており、電源電圧はこれらの抵
抗器の接続点ならびに末端の抵抗器12−nの接地点と
アナログ信号出力端子62の間には、n個のスイッチン
グ素子11−1〜11−nが挿入接続され、これらのス
イッチング素子11−1〜11−nに対する制御線がデ
コーダ13に対して、それぞれ個別に接続されている。
デコーダ13に対しては、デジタル信号入力端子58〜
61よりD/A変換対象のデジタル信号が入力され、こ
れらのデジタル信号の論理レベルの組合わせを介して、
デコーダ13よりスイッチング素子のオン・オフを制御
する“H”レベルまたは“L”レベル論理信号が出力さ
れる。これらのスイッチング素子がデコーダ13の論理
信号出力を介してオンすると、対応する抵抗器の接続点
に対応する分割電圧が、当該スイッチング素子を経由し
てアナログ信号出力端子62に出力される。即ち、デコ
ーダ13に対して、デジタル信号入力端子58〜61よ
り入力されるデジタル信号は、D/A変換されてアナロ
グ信号出力端子より出力される。なお、この場合におい
ては、デジタル信号入力端子の数が4個であるため、抵
抗分割数は、n=24 となる。
【0003】
【発明が解決しようとする課題】上述した従来のD/A
変換器においては、所望のアナログ電圧を抽出する抵抗
分割回路としては、デジタル入力信号が8ビットの場合
には256個の抵抗器、4ビットの場合には16個の抵
抗器が必要となる。従って、デジタル入力信号のビット
数が増大するな伴ない、抵抗器の数を増さなければなら
なくなり、D/A変換器における抵抗器の占有するレイ
アウト面積の割合が増大してしまうという欠点がある。
変換器においては、所望のアナログ電圧を抽出する抵抗
分割回路としては、デジタル入力信号が8ビットの場合
には256個の抵抗器、4ビットの場合には16個の抵
抗器が必要となる。従って、デジタル入力信号のビット
数が増大するな伴ない、抵抗器の数を増さなければなら
なくなり、D/A変換器における抵抗器の占有するレイ
アウト面積の割合が増大してしまうという欠点がある。
【0004】
【課題を解決するための手段】本発明のD/A変換器
は、デジタル入力信号の最上位ビットの論理レベルを入
力して、D/A変換用として供給される所定の基準電圧
を、高電位側の基準電圧と低電位側の基準電圧とに2分
して出力する基準電圧分割手段と、前記高電位側の基準
電圧ならびに低電位側の基準電圧を基準電圧として、前
記デジタル入力信号の次位以降のビットの論理レベルに
対応して、前記デジタル入力信号に対応するアナログ変
換信号を出力するNビットRストリング型D/A変換器
と、を備えて構成される。
は、デジタル入力信号の最上位ビットの論理レベルを入
力して、D/A変換用として供給される所定の基準電圧
を、高電位側の基準電圧と低電位側の基準電圧とに2分
して出力する基準電圧分割手段と、前記高電位側の基準
電圧ならびに低電位側の基準電圧を基準電圧として、前
記デジタル入力信号の次位以降のビットの論理レベルに
対応して、前記デジタル入力信号に対応するアナログ変
換信号を出力するNビットRストリング型D/A変換器
と、を備えて構成される。
【0005】なお、前記NビットRストリング型D/A
変換器は、3ビットRストリング型D/A変換器として
もよい。
変換器は、3ビットRストリング型D/A変換器として
もよい。
【0006】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0007】図1は本発明の一実施例を示すブロック図
である。図1に示されるように、本実施例は、電源端子
51、デジタル信号入力端子52〜55およびアナログ
信号出力端子56に対応して、スイッチング素子1〜5
と、インバータ6と、抵抗器7〜9と、3ビットRスト
リング型D/A変換器10とを備えて構成される。
である。図1に示されるように、本実施例は、電源端子
51、デジタル信号入力端子52〜55およびアナログ
信号出力端子56に対応して、スイッチング素子1〜5
と、インバータ6と、抵抗器7〜9と、3ビットRスト
リング型D/A変換器10とを備えて構成される。
【0008】図1において、電源端子51より供給され
る電源電圧をVDD、接地電位を0とし、デジタル信号入
力端子52からは、デジタル信号の最上位ビットが入力
されるものとする。デジタル信号入力端子52の入力レ
ベルが“L”レベルの時には、スイッチング素子3およ
び4がオンし、スイッチング素子1、2および5はオフ
する。この時、スイッチング素子4がオンしているの
で、スイッチング素子4および5と、3ビットRストリ
ング型D/A変換器10との間の接続線102の電位は
接地電位となる。この場合、電源電圧VDDと接地電位と
の間の節点Aにおける電位をVDD/2とするためには、
電源端子51と節点Aとの間の合成抵抗と、節点Aと接
地点との間の合成抵抗とが等しくなければならない。
る電源電圧をVDD、接地電位を0とし、デジタル信号入
力端子52からは、デジタル信号の最上位ビットが入力
されるものとする。デジタル信号入力端子52の入力レ
ベルが“L”レベルの時には、スイッチング素子3およ
び4がオンし、スイッチング素子1、2および5はオフ
する。この時、スイッチング素子4がオンしているの
で、スイッチング素子4および5と、3ビットRストリ
ング型D/A変換器10との間の接続線102の電位は
接地電位となる。この場合、電源電圧VDDと接地電位と
の間の節点Aにおける電位をVDD/2とするためには、
電源端子51と節点Aとの間の合成抵抗と、節点Aと接
地点との間の合成抵抗とが等しくなければならない。
【0009】ここで、抵抗器7および8の抵抗値をR7
およびR8 とし、3ビットRストリング型D/A変換器
10の入力抵抗値をRとすると、次式が与えられる。
およびR8 とし、3ビットRストリング型D/A変換器
10の入力抵抗値をRとすると、次式が与えられる。
【0010】 R8 =1/(1/R+1/R9 ) ………………… (1) この場合においては、デジタル信号入力端子53、54
および55より入力される次位のデジタル信号における
“H”レベルおよび“L”レベルの論理信号に対応し
て、アナログ信号出力端子56よりは、0から7VDD/
16に至るアナログ電圧が、VDD/16刻みにて出力さ
れる。この場合における、デジタル入力信号とアナログ
出力信号との関係は、図2の入出力対応表を示す図に明
示されているとうりである。図2において、デジタル信
号入力端子52のレベルが“L”レベルの場合に対応し
て、デジタル信号入力端子53、54および55より順
次入力される次位以降のデジタル入力信号のレベルに対
して、アナログ信号出力端子56より出力される電圧レ
バルが示されている。
および55より入力される次位のデジタル信号における
“H”レベルおよび“L”レベルの論理信号に対応し
て、アナログ信号出力端子56よりは、0から7VDD/
16に至るアナログ電圧が、VDD/16刻みにて出力さ
れる。この場合における、デジタル入力信号とアナログ
出力信号との関係は、図2の入出力対応表を示す図に明
示されているとうりである。図2において、デジタル信
号入力端子52のレベルが“L”レベルの場合に対応し
て、デジタル信号入力端子53、54および55より順
次入力される次位以降のデジタル入力信号のレベルに対
して、アナログ信号出力端子56より出力される電圧レ
バルが示されている。
【0011】また、デジタル信号入力端子52の入力レ
ベルが“H”レベルの時には、スイッチング素子3およ
び4がオフし、スイッチング素子1、2および5がオン
するため、スイッチング素子2と、3ビットRストリン
グ型D/A変換器10との間の接続線101の電位は電
源電圧VDDとなり、節点Aの電位は接地電位となる。こ
の場合においても、節点Aの電位をVDD/2とするため
には、電源端子51と節点Aの間の合成抵抗と、節点A
と接地点との間の合成抵抗とが等しくなければならな
い。よって次式が与えられる。
ベルが“H”レベルの時には、スイッチング素子3およ
び4がオフし、スイッチング素子1、2および5がオン
するため、スイッチング素子2と、3ビットRストリン
グ型D/A変換器10との間の接続線101の電位は電
源電圧VDDとなり、節点Aの電位は接地電位となる。こ
の場合においても、節点Aの電位をVDD/2とするため
には、電源端子51と節点Aの間の合成抵抗と、節点A
と接地点との間の合成抵抗とが等しくなければならな
い。よって次式が与えられる。
【0012】 R9 =1/(1/R+1/R7 +1/R8 )……… (2) この場合においては、デジタル信号入力端子53、54
および55より入力される次位のデジタル信号における
“H”レベルおよび“L”レベルの論理信号に対応し
て、アナログ信号出力端子56からは、VDD/2から1
5VDD/16に至るアナログ電圧が、VDD/16刻みに
て出力される。この場合における、デジタル入力信号と
アナログ出力信号との関係は、図2の入出力対応表を示
す図に明示されているとうりで、デジタル信号入力端子
52のレベルが“H”レベルの場合に対応して、デジタ
ル信号入力端子53、54および55より順次入力され
る次位以降のデジタル入力信号のレベルに対して、アナ
ログ信号出力端子56より出力される電圧レベルが示さ
れている。
および55より入力される次位のデジタル信号における
“H”レベルおよび“L”レベルの論理信号に対応し
て、アナログ信号出力端子56からは、VDD/2から1
5VDD/16に至るアナログ電圧が、VDD/16刻みに
て出力される。この場合における、デジタル入力信号と
アナログ出力信号との関係は、図2の入出力対応表を示
す図に明示されているとうりで、デジタル信号入力端子
52のレベルが“H”レベルの場合に対応して、デジタ
ル信号入力端子53、54および55より順次入力され
る次位以降のデジタル入力信号のレベルに対して、アナ
ログ信号出力端子56より出力される電圧レベルが示さ
れている。
【0013】この実施例の場合、4ビットのRストリン
グ型D/A変換器に比較して、3ビットのRストリング
型D/A変換器においては、回路的に抵抗器の数が半分
に削減され、デコーダに対する入力線の本数が1本削減
されるとともに、構成トランジスタ数も3ビットRスト
リング型D/A変換器の方が少ないため、全体としての
レイアウト面積も半分程度に縮小される。
グ型D/A変換器に比較して、3ビットのRストリング
型D/A変換器においては、回路的に抵抗器の数が半分
に削減され、デコーダに対する入力線の本数が1本削減
されるとともに、構成トランジスタ数も3ビットRスト
リング型D/A変換器の方が少ないため、全体としての
レイアウト面積も半分程度に縮小される。
【0014】
【発明の効果】以上説明したように、本発明は、デジタ
ル入力信号の最上位ビットの論理レベルを介して2分さ
れる高電位側と低電位側の二つ基準電圧を基準として、
デジタル入力信号の次位以降のビットを介してD/A変
換を行うことにより、レイアウト面積を著しく縮小する
ことができるという効果がある。
ル入力信号の最上位ビットの論理レベルを介して2分さ
れる高電位側と低電位側の二つ基準電圧を基準として、
デジタル入力信号の次位以降のビットを介してD/A変
換を行うことにより、レイアウト面積を著しく縮小する
ことができるという効果がある。
【図1】本発明の一実施例を示すブロック図である。
【図2】本実施例のデジタル信号対アナログ信号の入出
力対応表を示す図である。
力対応表を示す図である。
【図3】従来例を示すブロック図である。
1〜5、11−1〜11−n スイッチング素子 6 インバータ 7〜9、12−1〜12−n 抵抗器 10 3ビットRストリング型D/A変換器 13 デコーダ
Claims (2)
- 【請求項1】 デジタル入力信号の最上位ビットの論理
レベルを入力して、D/A変換用として供給される所定
の基準電圧を、高電位側の基準電圧と低電位側の基準電
圧とに2分して出力する基準電圧分割手段と、前記高電
位側の基準電圧ならびに低電位側の基準電圧を基準電圧
として、前記デジタル入力信号の次位以降のビットの論
理レベルに対応して、前記デジタル入力信号に対応する
アナログ変換信号を出力するN(正整数)ビットRスト
リング型D/A変換器と、を備えることを特徴とするD
/A変換器。 - 【請求項2】 前記NビットRストリング型D/A変換
器が3ビットRストリング型D/A変換器である請求項
1記載のD/A変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9093191A JP2680940B2 (ja) | 1991-04-23 | 1991-04-23 | D/a変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9093191A JP2680940B2 (ja) | 1991-04-23 | 1991-04-23 | D/a変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04323914A JPH04323914A (ja) | 1992-11-13 |
JP2680940B2 true JP2680940B2 (ja) | 1997-11-19 |
Family
ID=14012194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9093191A Expired - Lifetime JP2680940B2 (ja) | 1991-04-23 | 1991-04-23 | D/a変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2680940B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100829777B1 (ko) | 2007-05-21 | 2008-05-16 | 삼성전자주식회사 | 표시 장치의 계조 전압 디코더 및 이를 포함한 디지털아날로그 변환기 |
-
1991
- 1991-04-23 JP JP9093191A patent/JP2680940B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04323914A (ja) | 1992-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06314977A (ja) | 電流出力型デジタル/アナログ変換回路 | |
KR960016160A (ko) | 저항수가 줄어든 디지털 아날로그 변환기 | |
JPS6245729B2 (ja) | ||
KR910005586A (ko) | 사다리형 저항회로를 갖는 디지탈/아날로그 변환기 | |
JP2598138B2 (ja) | D/a変換器 | |
EP0018739A2 (en) | A decoder circuit for a semiconductor memory device | |
US4888589A (en) | Digital-to-analog converter with diode control | |
JP3636232B2 (ja) | 機能選択が可能な集積回路およびその機能選択方法 | |
JP2680940B2 (ja) | D/a変換器 | |
US5070331A (en) | High resolution D/A converter operable with single supply voltage | |
JPH0769671B2 (ja) | ディジタル−アナログ変換装置 | |
JP2001156640A (ja) | ディジタル/アナログ変換器 | |
JPH0573292B2 (ja) | ||
WO1996035264A1 (en) | Rail-to-rail dac drive circuit | |
JPH09325822A (ja) | 多段階電圧発生回路 | |
JP3088393B2 (ja) | 抵抗ストリング型d/a変換器 | |
JP4099557B2 (ja) | ディジタル/アナログ変換回路 | |
JPH10215179A (ja) | D/aコンバータ | |
JPH08307273A (ja) | D/aコンバータ回路 | |
KR100282443B1 (ko) | 디지탈/아날로그 컨버터 | |
US4613774A (en) | Unitary multiplexer-decoder circuit | |
JPS63246927A (ja) | 基準電圧発生回路 | |
US5175623A (en) | Method and apparatus for linear video mixer with digital control | |
JPH08130477A (ja) | 抵抗ストリング型d/a変換器 | |
JP3128477B2 (ja) | 電圧分割回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970701 |