JPH08307273A - Ｄ／ａコンバータ回路 - Google Patents
Ｄ／ａコンバータ回路Info
- Publication number
- JPH08307273A JPH08307273A JP7134833A JP13483395A JPH08307273A JP H08307273 A JPH08307273 A JP H08307273A JP 7134833 A JP7134833 A JP 7134833A JP 13483395 A JP13483395 A JP 13483395A JP H08307273 A JPH08307273 A JP H08307273A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- converter
- current
- bits
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
Abstract
(57)【要約】
【目的】 大型化することなく簡便にビット数を拡張す
ることができるＤ／Ａコンバータ回路を提供する。 【構成】 コンバータ回路は、１６ビットのディジタル
データのうち上位１４ビットデータを受けるＤ／Ａコン
バータ１と、下位２ビットのディジタルデータに対応し
た定電流Ｉ２，Ｉ３を発生するカレントミラー回路３と
を備えている。カレントミラー回路３の出力は、電流切
換回路４で切り換えられ、電圧フォロア回路２でＤ／Ａ
コンバータ１の出力に加算される。下位２ビットに対応
した各定電流Ｉ２，Ｉ３は、トランジスタＱ２，Ｑ３の
寸法により、Ｉ２＝２×Ｉ３となるように設定される。
ることができるＤ／Ａコンバータ回路を提供する。 【構成】 コンバータ回路は、１６ビットのディジタル
データのうち上位１４ビットデータを受けるＤ／Ａコン
バータ１と、下位２ビットのディジタルデータに対応し
た定電流Ｉ２，Ｉ３を発生するカレントミラー回路３と
を備えている。カレントミラー回路３の出力は、電流切
換回路４で切り換えられ、電圧フォロア回路２でＤ／Ａ
コンバータ１の出力に加算される。下位２ビットに対応
した各定電流Ｉ２，Ｉ３は、トランジスタＱ２，Ｑ３の
寸法により、Ｉ２＝２×Ｉ３となるように設定される。
Description
【０００１】
【産業上の利用分野】この発明は、Ｄ／Ａコンバータ回
路に関する。
路に関する。
【０００２】
【従来の技術】従来より、高ビット数のＤ／Ａコンバー
タ回路として、抵抗ストリングスとＣＭＯＳトランジス
タを組み合わせたものが知られている。この抵抗ストリ
ングス型Ｄ／Ａコンバータは出力インピーダンスが高い
ため、高入力インピーダンス回路で受ける必要がある。
このため、出力段には通常、演算増幅器を用いた電圧フ
ォロア回路が設けられる。
タ回路として、抵抗ストリングスとＣＭＯＳトランジス
タを組み合わせたものが知られている。この抵抗ストリ
ングス型Ｄ／Ａコンバータは出力インピーダンスが高い
ため、高入力インピーダンス回路で受ける必要がある。
このため、出力段には通常、演算増幅器を用いた電圧フ
ォロア回路が設けられる。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来のＤ／Ａコンバータ回路では、高い変換精度が得
られる反面、ビット数を増やすと抵抗の数が多くなり、
ＩＣ化したときに抵抗に大きな面積を必要とすることか
ら、ＩＣが大型化するという問題がある。
た従来のＤ／Ａコンバータ回路では、高い変換精度が得
られる反面、ビット数を増やすと抵抗の数が多くなり、
ＩＣ化したときに抵抗に大きな面積を必要とすることか
ら、ＩＣが大型化するという問題がある。
【０００４】この発明は、このような問題点に鑑みなさ
れたもので、大型化することなく簡便にビット数を拡張
することができるＤ／Ａコンバータ回路を提供すること
を目的とする。
れたもので、大型化することなく簡便にビット数を拡張
することができるＤ／Ａコンバータ回路を提供すること
を目的とする。
【０００５】
【課題を解決するための手段】この発明に係るＤ／Ａコ
ンバータ回路は、（ｍ＋ｎ）ビットのディジタルデータ
のうち上位ｍビットが入力されるＤ／Ａコンバータと、
演算増幅器を有し、前記Ｄ／Ａコンバータの出力が該演
算増幅器の非反転入力端子に接続され、前記演算増幅器
の反転入力端子と出力端子との間に帰還抵抗が介挿され
る電圧フォロア回路と、前記ディジタルデータのうち下
位ｎビットの各データに対応した所定量の電流が流れる
ように設定されたｎ個の電流出力端を有するカレントミ
ラー回路と、前記下位ｎビットに各々応じて前記カレン
トミラー回路の各電流出力端を前記演算増幅器の反転入
力端子に接続する電流切換手段とを備えたことを特徴と
する。
ンバータ回路は、（ｍ＋ｎ）ビットのディジタルデータ
のうち上位ｍビットが入力されるＤ／Ａコンバータと、
演算増幅器を有し、前記Ｄ／Ａコンバータの出力が該演
算増幅器の非反転入力端子に接続され、前記演算増幅器
の反転入力端子と出力端子との間に帰還抵抗が介挿され
る電圧フォロア回路と、前記ディジタルデータのうち下
位ｎビットの各データに対応した所定量の電流が流れる
ように設定されたｎ個の電流出力端を有するカレントミ
ラー回路と、前記下位ｎビットに各々応じて前記カレン
トミラー回路の各電流出力端を前記演算増幅器の反転入
力端子に接続する電流切換手段とを備えたことを特徴と
する。
【０００６】
【作用】この発明のＤ／Ａコンバータ回路によれば、カ
レントミラー回路で下位ｎビットに対応した定電流を作
り、電圧フォロア回路を用いて電流加算を行って前記下
位ｎビットに対応したアナログ出力電圧を生じさせてい
る。下位ｎビットに対応するアナログ出力電圧は小さい
ものであるから、カレントミラー回路による定電流も小
さいものでよい。従って、ＩＣ化したときに抵抗で大き
な面積が占有されず、大型化することなく簡便にビット
数を拡張することができる。
レントミラー回路で下位ｎビットに対応した定電流を作
り、電圧フォロア回路を用いて電流加算を行って前記下
位ｎビットに対応したアナログ出力電圧を生じさせてい
る。下位ｎビットに対応するアナログ出力電圧は小さい
ものであるから、カレントミラー回路による定電流も小
さいものでよい。従って、ＩＣ化したときに抵抗で大き
な面積が占有されず、大型化することなく簡便にビット
数を拡張することができる。
【０００７】
【実施例】以下、図面を参照して、この発明の実施例に
ついて説明する。図１は、この発明の一実施例に係る１
６ビットＤ／Ａコンバータ回路の構成を示す回路図であ
る。
ついて説明する。図１は、この発明の一実施例に係る１
６ビットＤ／Ａコンバータ回路の構成を示す回路図であ
る。
【０００８】このコンバータ回路は、１６ビットのディ
ジタルデータのうち上位１４ビットデータを受けるＤ／
Ａコンバータ１とその出力を受ける電圧フォロア回路
２、及び下位２ビットのディジタルデータに対応する定
電流を発生するカレントミラー回路３を備えている。Ｄ
／Ａコンバータ１は、ＣＭＯＳを用いた抵抗ストリング
型Ｄ／Ａコンバータである。カレントミラー回路３の出
力は、電流切換回路４でその接続が制御され、電圧フォ
ロア回路２でＤ／Ａコンバータ１の出力に加算される。
ジタルデータのうち上位１４ビットデータを受けるＤ／
Ａコンバータ１とその出力を受ける電圧フォロア回路
２、及び下位２ビットのディジタルデータに対応する定
電流を発生するカレントミラー回路３を備えている。Ｄ
／Ａコンバータ１は、ＣＭＯＳを用いた抵抗ストリング
型Ｄ／Ａコンバータである。カレントミラー回路３の出
力は、電流切換回路４でその接続が制御され、電圧フォ
ロア回路２でＤ／Ａコンバータ１の出力に加算される。
【０００９】電圧フォロア回路２は、演算増幅器ＯＰを
用いて構成されている。演算増幅器ＯＰの非反転入力端
子にはＤ／Ａコンバータ１の出力が供給され、出力端子
と反転入力端子の間には帰還抵抗Ｒ２が接続されてい
る。この電圧フォロア回路２は、Ｄ／Ａコンバータ１の
出力に対してその電圧を高入力インピーダンスで受けて
そのまま出力端子に導く帰還利得１の非反転増幅器とし
て機能する。
用いて構成されている。演算増幅器ＯＰの非反転入力端
子にはＤ／Ａコンバータ１の出力が供給され、出力端子
と反転入力端子の間には帰還抵抗Ｒ２が接続されてい
る。この電圧フォロア回路２は、Ｄ／Ａコンバータ１の
出力に対してその電圧を高入力インピーダンスで受けて
そのまま出力端子に導く帰還利得１の非反転増幅器とし
て機能する。
【００１０】カレントミラー回路３は、ＮＭＯＳトラン
ジスタを用いて構成されている。即ち、トランジスタＱ
１と抵抗Ｒ１により基準電流Ｉ１を発生し、この基準電
流Ｉ１をカレントミラーして、定電流Ｉ２，Ｉ３を発生
するトランジスタＱ２，Ｑ３が設けられている。定電流
Ｉ２，Ｉ３はそれぞれ１５ビット目とＬＳＢ（１６ビッ
ト目）に対応するもので、Ｉ２＝２×Ｉ３となるよう
に、トランジスタＱ２，Ｑ３の寸法が設定されている。
ジスタを用いて構成されている。即ち、トランジスタＱ
１と抵抗Ｒ１により基準電流Ｉ１を発生し、この基準電
流Ｉ１をカレントミラーして、定電流Ｉ２，Ｉ３を発生
するトランジスタＱ２，Ｑ３が設けられている。定電流
Ｉ２，Ｉ３はそれぞれ１５ビット目とＬＳＢ（１６ビッ
ト目）に対応するもので、Ｉ２＝２×Ｉ３となるよう
に、トランジスタＱ２，Ｑ３の寸法が設定されている。
【００１１】電流切換回路４は、拡張された下位２ビッ
トに対応して、二組のトランジスタ（Ｑ４，Ｑ５），
（Ｑ６，Ｑ７）が設けられている。この電流切換回路４
は、下位２ビットの“１”，“０”に応じて、定電流Ｉ
２，Ｉ３の電流路を切り換えるもので、それぞれトラン
ジスタＱ５，Ｑ７がオンのとき各電流出力端が電圧フォ
ロア回路２の演算増幅器ＯＰの反転入力端子に接続され
る。
トに対応して、二組のトランジスタ（Ｑ４，Ｑ５），
（Ｑ６，Ｑ７）が設けられている。この電流切換回路４
は、下位２ビットの“１”，“０”に応じて、定電流Ｉ
２，Ｉ３の電流路を切り換えるもので、それぞれトラン
ジスタＱ５，Ｑ７がオンのとき各電流出力端が電圧フォ
ロア回路２の演算増幅器ＯＰの反転入力端子に接続され
る。
【００１２】次に、このようにして構成されたＤ／Ａコ
ンバータ回路の動作について説明する。下位２ビットが
共に“０”であれば、トランジスタＱ５，Ｑ７がオフし
て、Ｄ／Ａコンバータ１の出力をそのまま出力する。１
５ビット目が“１”であれば、トランジスタＱ５がオン
して、定電流Ｉ２が電圧フォロア回路２側に電気的に接
続され、帰還抵抗Ｒ２に流れて、Ｒ２×Ｉ２なるアナロ
グ出力電圧が得られ、同様に、ＬＳＢが“１”であれ
ば、トランジスタＱ７がオンして、Ｒ２×Ｉ３なるアナ
ログ出力電圧が発生する。下位２ビットが共に“１”で
あれば、定電流Ｉ２、Ｉ３は加算されて、これに対応し
たアナログ出力電圧が得られる。
ンバータ回路の動作について説明する。下位２ビットが
共に“０”であれば、トランジスタＱ５，Ｑ７がオフし
て、Ｄ／Ａコンバータ１の出力をそのまま出力する。１
５ビット目が“１”であれば、トランジスタＱ５がオン
して、定電流Ｉ２が電圧フォロア回路２側に電気的に接
続され、帰還抵抗Ｒ２に流れて、Ｒ２×Ｉ２なるアナロ
グ出力電圧が得られ、同様に、ＬＳＢが“１”であれ
ば、トランジスタＱ７がオンして、Ｒ２×Ｉ３なるアナ
ログ出力電圧が発生する。下位２ビットが共に“１”で
あれば、定電流Ｉ２、Ｉ３は加算されて、これに対応し
たアナログ出力電圧が得られる。
【００１３】この実施例において、下位２ビットに対応
したアナログ出力電圧をＤ／Ａコンバータ１の出力電圧
の最小ステップΔＶのそれぞれ１／２，１／４とするた
めには、Ｒ２×Ｉ２＝ΔＶ／２，Ｒ２×Ｉ３＝ΔＶ／４
を満たすように、帰還抵抗Ｒ２及び定電流Ｉ２，Ｉ３を
設定すれば良い。最小ステップΔＶが数ｍＶ程度とすれ
ば、帰還抵抗Ｒ２及び定電流Ｉ２，Ｉ３は、小さいもの
となる。
したアナログ出力電圧をＤ／Ａコンバータ１の出力電圧
の最小ステップΔＶのそれぞれ１／２，１／４とするた
めには、Ｒ２×Ｉ２＝ΔＶ／２，Ｒ２×Ｉ３＝ΔＶ／４
を満たすように、帰還抵抗Ｒ２及び定電流Ｉ２，Ｉ３を
設定すれば良い。最小ステップΔＶが数ｍＶ程度とすれ
ば、帰還抵抗Ｒ２及び定電流Ｉ２，Ｉ３は、小さいもの
となる。
【００１４】以上のように、この実施例によると、大き
な面積を要する高抵抗値の抵抗を必要とせず、帰還抵抗
Ｒ２の抵抗値も小さくて良く、またカレントミラー回路
も小さい面積に作ることができる。このため、ＩＣ化し
たときに抵抗で大きな面積を占有されず、大型化するこ
となく簡便にビット数を拡張することができる。
な面積を要する高抵抗値の抵抗を必要とせず、帰還抵抗
Ｒ２の抵抗値も小さくて良く、またカレントミラー回路
も小さい面積に作ることができる。このため、ＩＣ化し
たときに抵抗で大きな面積を占有されず、大型化するこ
となく簡便にビット数を拡張することができる。
【００１５】なお、下位ビット数２の場合の実施例につ
いて説明したが、１以上の任意のｎビットの場合につい
ても適用可能なことは言うまでもない。
いて説明したが、１以上の任意のｎビットの場合につい
ても適用可能なことは言うまでもない。
【００１６】
【発明の効果】以上述べたように、この発明によれば、
カレントミラー回路による定電流により下位の拡張ビッ
トを作り、電流加算を行うようにして、小さい占有面積
で簡便なビット数拡張を図ったＤ／Ａコンバータを得る
ことができる。
カレントミラー回路による定電流により下位の拡張ビッ
トを作り、電流加算を行うようにして、小さい占有面積
で簡便なビット数拡張を図ったＤ／Ａコンバータを得る
ことができる。
【図１】 この発明の一実施例に係るＤ／Ａコンバータ
回路の構成を示す回路図である。
回路の構成を示す回路図である。
１…Ｄ／Ａコンバータ、２…電圧フォロア回路、３…カ
レントミラー回路、４…電流切換回路。Ｉ１…基準電
流、ＯＰ…演算増幅器、Ｑ１〜Ｑ７…トランジスタ、Ｒ
１，Ｒ２…抵抗、ＶREF …基準電圧。
レントミラー回路、４…電流切換回路。Ｉ１…基準電
流、ＯＰ…演算増幅器、Ｑ１〜Ｑ７…トランジスタ、Ｒ
１，Ｒ２…抵抗、ＶREF …基準電圧。
Claims (1)
- 【請求項１】 （ｍ＋ｎ）ビットのディジタルデータの
うち上位ｍビットが入力されるＤ／Ａコンバータと、 演算増幅器を有し、前記Ｄ／Ａコンバータの出力が該演
算増幅器の非反転入力端子に接続され、前記演算増幅器
の反転入力端子と出力端子との間に帰還抵抗が介挿され
る電圧フォロア回路と、 前記ディジタルデータのうち下位ｎビットの各データに
対応した所定量の電流が流れるように設定されたｎ個の
電流出力端を有するカレントミラー回路と、 前記下位ｎビットに各々応じて前記カレントミラー回路
の各電流出力端を前記演算増幅器の反転入力端子に接続
する電流切換手段とを備えたことを特徴とするＤ／Ａコ
ンバータ回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07134833A JP3116773B2 (ja) | 1995-05-08 | 1995-05-08 | Ｄ／ａコンバータ回路 |
| TW085105378A TW301084B (ja) | 1995-05-08 | 1996-05-06 | |
| SG1996009757A SG77115A1 (en) | 1995-05-08 | 1996-05-07 | Digital-to-analog converter circuit |
| US08/644,645 US5742245A (en) | 1995-05-08 | 1996-05-07 | Digital-to-analog converter circuit using current mirror circuit for conversion of law-order bits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07134833A JP3116773B2 (ja) | 1995-05-08 | 1995-05-08 | Ｄ／ａコンバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08307273A true JPH08307273A (ja) | 1996-11-22 |
| JP3116773B2 JP3116773B2 (ja) | 2000-12-11 |
Family
ID=15137534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07134833A Expired - Lifetime JP3116773B2 (ja) | 1995-05-08 | 1995-05-08 | Ｄ／ａコンバータ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5742245A (ja) |
| JP (1) | JP3116773B2 (ja) |
| SG (1) | SG77115A1 (ja) |
| TW (1) | TW301084B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001041310A1 (fr) * | 1999-11-30 | 2001-06-07 | Yamaha Corporation | Convertisseur numerique-analogique |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000036747A (ja) * | 1998-07-17 | 2000-02-02 | Nec Corp | 信号値表現方法 |
| JP3534179B2 (ja) * | 2000-03-31 | 2004-06-07 | ヤマハ株式会社 | デジタル／アナログ変換器 |
| US6356222B1 (en) * | 2000-05-04 | 2002-03-12 | Matsushita Mobile Communication Development Corporation Of Usa | Circuit to increase the precision of a digital-to-analog converter |
| US6741195B1 (en) | 2002-12-11 | 2004-05-25 | Micron Technology, Inc. | Low glitch current steering digital to analog converter and method |
| KR100723509B1 (ko) * | 2005-11-05 | 2007-05-30 | 삼성전자주식회사 | 저항 스트링 컨버터와 커패시터 컨버터를 결합하는디지털-아날로그 컨버팅 드라이버 및 디지털-아날로그컨버팅 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56169935A (en) * | 1980-06-03 | 1981-12-26 | Toshiba Corp | Digital-to-analog converting circuit |
| US4410879A (en) * | 1980-10-31 | 1983-10-18 | Tektronix, Inc. | High resolution digital-to-analog converter |
| US5294927A (en) * | 1992-04-13 | 1994-03-15 | Micro Power Systems, Inc. | Multi-channel digital to analog converter |
| US5483150A (en) * | 1993-02-05 | 1996-01-09 | Hughes Aircraft Company | Transistor current switch array for digital-to-analog converter (DAC) including bias current compensation for individual transistor current gain and thermally induced base-emitter voltage drop variation |
| US5361068A (en) * | 1993-04-02 | 1994-11-01 | National Semiconductor Corporation | Low-current digital-to-analog converter |
-
1995
- 1995-05-08 JP JP07134833A patent/JP3116773B2/ja not_active Expired - Lifetime
-
1996
- 1996-05-06 TW TW085105378A patent/TW301084B/zh not_active IP Right Cessation
- 1996-05-07 US US08/644,645 patent/US5742245A/en not_active Expired - Lifetime
- 1996-05-07 SG SG1996009757A patent/SG77115A1/en unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001041310A1 (fr) * | 1999-11-30 | 2001-06-07 | Yamaha Corporation | Convertisseur numerique-analogique |
Also Published As
| Publication number | Publication date |
|---|---|
| US5742245A (en) | 1998-04-21 |
| JP3116773B2 (ja) | 2000-12-11 |
| TW301084B (ja) | 1997-03-21 |
| SG77115A1 (en) | 2000-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6246351B1 (en) | LSB interpolation circuit and method for segmented digital-to-analog converter | |
| US5585795A (en) | D/A converter including output buffer having a controllable offset voltage | |
| JPH06314977A (ja) | 電流出力型デジタル／アナログ変換回路 | |
| US6522280B2 (en) | Adjustable digital-to-analog converter | |
| JPS61210723A (ja) | デジタル‐アナログ変換器 | |
| JPH0734542B2 (ja) | Ｄ−ａ変換回路 | |
| JP2002016458A (ja) | 利得可変増幅器 | |
| US5010337A (en) | High resolution D/A converter operable with single supply voltage | |
| JP3246498B2 (ja) | ディジタル／アナログ変換器 | |
| JP2598138B2 (ja) | Ｄ／ａ変換器 | |
| JPH08307273A (ja) | Ｄ／ａコンバータ回路 | |
| US4567463A (en) | Circuit for improving the performance of digital to analog converters | |
| US5296857A (en) | Digital to analog converter with precise linear output for both positive and negative digital input values | |
| US5070331A (en) | High resolution D/A converter operable with single supply voltage | |
| KR950022057A (ko) | 음량 콘트롤 회로 | |
| JPH06268523A (ja) | Ｄ／ａ変換器 | |
| JPH06132828A (ja) | Ｄ／ａ変換装置 | |
| JP2662955B2 (ja) | デジタル・アナログ変換回路 | |
| JP2680940B2 (ja) | Ｄ／ａ変換器 | |
| JP3863702B2 (ja) | Ｄ／ａ変換回路 | |
| US5905454A (en) | Digital-to-analog converter with complementary outputs | |
| JPH07162311A (ja) | Ｄａコンバータ回路 | |
| JPH06343044A (ja) | 基準電圧発生回路 | |
| JPS6037655B2 (ja) | デイジタル・アナログ変換回路 | |
| JPH0548459A (ja) | アナログ・デイジタル変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071006 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081006 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 12 |