JPS6245729B2 - - Google Patents

Description

【発明の詳細な説明】

産業上の利用分野 本発明は入力信号に応じた並列デジタル信号を
発生する符号化回路に関する。 背景技術とその問題点 例えば並列比較型アナログ・デジタル変換器で
は、複数の比較器により入力アナログ信号を夫々
異なる基準電圧と比較し、その比較出力を符号化
回路に供給して、グレー・コード等の所定の符号
化を行なつている。しかし、従来の符号化回路は
種々のロジツク・ゲートを組合せて構成している
ため、回路が複雑かつ高価であつた。 発明の目的 したがつて本発明の目的は構成が簡単かつ安価
な符号化回路の提供にある。 発明の概要 本発明の符号化回路は、複数の入力端に供給さ
れた入力信号に応じて並列デジタル・コード信号
を発生する符号化回路において、夫々一端が各抵
抗器を介して第１電位源に接続され上記並列デジ
タル・コード信号を出力する複数の出力線と、各
ベースが上記複数の入力端の各々に接続され、エ
ミツタが上記並列デジタル・コード信号に対応し
て上記複数の出力線に選択的に接続され、各コレ
クタが第２電位源に接続された複数のトランジス
タとを具え、この複数のトランジスタの各々は選
択的に接続する上記出力線の数だけの上記エミツ
タを有すると共に、上記トランジスタの各々の１
つの上記エミツタが１つの上記出力線に接続さ
れ、少なくとも１つの上記出力線には少なくとも
２つ以上の上記トランジスタの上記エミツタが共
通接続され、上記入力信号に応じて上記複数のト
ランジスタのすべてが非導通か又は上記複数のト
ランジスタ内の１つのみが選択的に導通するよう
にしている。即ち、複数のトランジスタはエミツ
タ・フオロワとして動作し、入力信号により駆動
されたトランジスタのエミツタに接続された出力
線のみに出力電圧が供給されて符号化を行なう。
よつて、ロジツク・ゲートを複雑に組合せる必要
がなく、符号化に応じて各トランジスタのエミツ
タを出力線に接続するのみでよいので、回路構成
が簡単かつ安価になる。 実施例 以下、添付図を参照して本発明の好適な実施例
を説明する。 添付図は本発明の好適な一実施例を並列比較型
アナログ・デジタル変換器に適用した場合の回路
図である。 信号源２５からのアナログ信号は２^N個の比較
器２７乃至３３に同時に加えられ、２つの基準電
圧源間に直列接続された抵抗器３６乃至４２を含
む線形分圧器から得た各々の電圧レベルと比較さ
れる。比較器はトランジスタ４５乃至５３のエミ
ツタに結合した相補的な電流出力端子Ｑ及びを
有する。斯るトランジスタの機能は後述するロジ
ツク・アンド・ゲートの如きものである。 トランジスタ４５乃至５３のベースには適当な
バイアイ電圧が加わり、これらトランジスタは接
地されたエミツタ抵抗器５７乃至７２と、適当な
正電圧源に接続されたコレクタ負荷抵抗器７５乃
至８３を含む。更にこれらトランジスタ４５乃至
５２のコレクタはエミツタ・フオロワ・トランジ
スタ８５乃至９２のベース（入力端）に接続され
る。各エミツタ・フオロワは複数のエミツタを有
し、斯るエミツタは、各エミツタ・フオロワが表
わすデータ・ワードの量子化ビツトに応じてＮ個
の出力線に接続される。エミツタ・フオロワ８５
乃至９２の任意の１個が導通すると、出力線に適
当な論理「１」を発生する。抵抗器９５乃至９９
はエミツタ・フオロワ８５乃至９２のエミツタと
接地（第１電位源）間に接続され、全ての出力線
に論理「０」が発生できるようにする。なお、ト
ランジスタ８５乃至９２のコレクタは適当な正電
圧源（第２電位源）に接続されている。 トランジスタ４６乃至５２はＮ論理ビツトまで
の符号化を行ない、且つ各トランジスタを隣接し
た比較器の相補的出力に接続するため２個のエミ
ツタを有する。トランジスタ５３は比較器３３の
出力に接続され、零を表わす。一方トランジス
タ４５は比較器２７のＱ出力に接続され、オーバ
レンジ状態を表わす。論理「１」を任意の出力線
に発生する必要がないので、トランジスタ５３の
コレクタは次段のエミツタ・フオロワに接続され
ない。トランジスタ４５はオーバレンジ出力線に
接続された単一のエミツタを有するエミツタ・フ
オロワ８５に接続される。 信号源２５からの信号が抵抗器４２に加えられ
た負電圧より更に負の場合、アンド・ゲート４５
乃至５３によりエミツタ・フオロワ８５乃至９２
が如何に駆動されるか考察する。この状態におい
て、全てのＱ出力は「低」であり、全ての出力
は「高」である。アンド・ゲート４５乃至５３の
動作状態を考えれば、トランジスタ５３のエミツ
タに加わる論理「高」によりトランジスタ５３の
みが非導通であり、トランジスタ４５乃至５２の
各々のエミツタに加わる少なくとも１つの論理
「低」によりトランジスタ４５乃至５２が導通で
あることが判る。これらトランジスタ４５乃至５
２の導通により抵抗器７５乃至８２の両端に発生
する電圧はエミツタ・フオロワ・トランジスタ８
５乃至９２のベースを逆バイアスに保ち、出力線
上のデータ・ワードを全て論理「０」とする。信
号源２５からの信号が抵抗器４１及び４２の接続
点の電圧を越えて正に変化するとき、比較器３３
は状態が切換わり、Ｑ出力線に論理「高」を、
出力線に論理「低」を発生する。この動作により
トランジスタ５３は導通し、また、すでに比較器
３２の出力から論理「高」が加えられているト
ランジスタ５２は非導通となる。そこでトランジ
スタ９２のベースは逆バイアスとなり、このトラ
ンジスタの単一のエミツタを正とし、符号化出力
線１に論理「１」を発生する。更に、信号源２５
からの信号が抵抗器３６に加えられた正の基準電
圧の方に変化すると、各比較器はその状態が順次
切換えられる。この結果、エミツタ・フオロワ８
５が付勢されオーバレンジ状態を示すまで、エミ
ツタ・フオロワは順次論理「１」に付勢される。
実際には、信号源２５からの信号はアナログ信号
であり、ダイナミツク・レンジの範囲内で変化す
るものとする。添付図に示す如く、符号化回路は
必要なだけ多くのビツト数を含む様に拡張でき
る。符号化回路のエミツタ及びコレクタ抵抗器
は、回路の適当な利得及びフアン・アウトが得ら
れるように選択される。上述のアナログ・デジタ
ル変換器は個別の部品で構成してもよいし、モノ
リシツク集積回路で構成してもよい。 発明の効果 上述の如く本発明によれば、複数の入力端に供
給された入力信号に応じて並列デジタル・コード
信号を発生する符号化回路において、夫々一端が
各抵抗器を介して第１電位源に接続され上記並列
デジタル・コード信号を出力する複数の出力線
と、各ベースが上記複数の入力端の各々に接続さ
れ、エミツタが上記並列デジタル・コード信号に
対応して上記複数の出力線に選択的に接続され、
各コレクタが第２電位源に接続された複数のトラ
ンジスタとを具え、この複数のトランジスタの
各々は選択的に接続する上記出力線の数だけの上
記エミツタを有すると共に、上記トランジスタの
各々の１つの上記エミツタが１つの上記出力線に
接続され、少なくとも１つの上記出力線には少な
くとも２つ以上の上記トランジスタの上記エミツ
タが共通接続され、上記入力信号に応じて上記複
数のトランジスタのすべてが非導通か又は上記複
数のトランジスタ内の１つのみが選択的に導通す
るように構成しているので、簡単かつ安価とな
る。また２本以上の出力線に基準電位

〔０〕と異
なるレベル〔１〕を発生しても、各出力線には専
用のエミツタが接続されているので、各出力線に
等しい出力を供給できる。

【図面の簡単な説明】

添付図は本発明による符号化回路の好適な一実
施例を並列比較型アナログ・デジタル変換器に適
用した場合の回路図である。 ８５〜９２はトランジスタ、９５〜９９は抵抗
器である。

Claims (1)

1. 【特許請求の範囲】 １ 複数の入力端に供給された入力信号に応じて
   並列デジタル・コード信号を発生する符号化回路
   において、 夫々一端が各抵抗器を介して第１電位源に接続
   され上記並列デジタル・コード信号を出力する複
   数の出力線と、 各ベースが上記複数の入力端の各々に接続さ
   れ、エミツタが上記並列デジタル・コード信号に
   対応して上記複数の出力線に選択的に接続され、
   各コレクタが第２電位源に接続された複数のトラ
   ンジスタとを具え、 該複数のトランジスタの各々は選択的に接続す
   る上記出力線の数だけの上記エミツタを有すると
   共に、上記トランジスタの各々の１つの上記エミ
   ツタが１つの上記出力線に接続され、少なくとも
   １つの上記出力線には少なくとも２つ以上の上記
   トランジスタの上記エミツタが共通接続され、上
   記入力信号に応じて上記複数のトランジスタのす
   べてが非導通か又は上記複数のトランジスタ内の
   １つのみが選択的に導通することを特徴とする符
   号化回路。