SU1262717A1

SU1262717A1 - Логический элемент

Info

Publication number: SU1262717A1
Application number: SU853861866A
Authority: SU
Inventors: Владимир Степанович Осадчук; Виктор Владимирович Стронский; Василий Мартынович Кичак; Сергей Федорович Смешко
Original assignee: Винницкий политехнический институт
Priority date: 1985-02-28
Filing date: 1985-02-28
Publication date: 1986-10-07

Abstract

Изобретение относитс к области импульсной техники и может быть использовано дл построени цифровых .логических устройств. Целью изобретени вл етс расширение функциональных возможностей логического злемента . Дл достижени этой цели в логи-. ческий элемент введены резистор 15 и третий промежуточный транзистор 16, к базе которого подключен дополнительно введенный резистор .Состо ни входов и выходов логического элемента сведены в таблицу , приведенную в описании из об-ретенй .Предпоженный логический злемент по сравнению с известными злементами типа транзисторно-транзисторной логики.позвол ет реализовать как пр мую логическую функцию ИЛИ-НЕ, так Щ и инверсную ИЛИ, что расшир ет его функциональные возможности, 1 ил, ГЛ 1 табл.

Description

Изобретение относится к импульсной технике и предназначено для построения цифровых логических устройств.

•Цель изобретения - расширение функциональных возможностей логического элемента.

На чертеже представлена принципиальная электрическая схема логического элемента.

Логический элемент содержит'первый и второй входные транзисторы 1 и 2, базы которых через первый и второй резисторы 3 и 4 подключены к шине 5 питания, эмиттеры подключены к первому и второму входам 6 и 7 элемента, а коллекторы соединены с базами соответственно первого и второго промежуточных транзисторов 8 и 9, эмиттеры которых подключены к входу инвертирующего выходного каскада 10, выход которого является выходом 11 элемента, и через третий резистор 12 подключены к общей шине 13, коллекторы первого и второго промежуточных транзисторов через четвертый резистор 14 подключены к шине 5 питания,· а через шестой резистор 15 соединены с базой третьего промежуточного транзистора 16, коллектор которого через пятый резистор 17 подключен к шине 5 питания и соединен с входом неинвертирующего выходного каскада 18, выход которого является дополнительным выходом 19 элемента, а эмиттер подключен к входу инвертирующего выходного каскада 10, при этом инвертирующий каскад 10 содержит двухэмиттерный транзистор 20,база которого соединена с его входом, первый эмиттер подключен к общей шине 13, а второй эмиттер через соответствующий резистор 21 подключен к шине 5 питания и соединен с базой выходного транзистора 22, коллектор которого через соответствующий резистор 23. подключен к шине 5 питания, а эмиттер соединен с коллектором двухэмиттерного транзистора 20 и выходом 11 элемента, при этом неинвертирующий выходной каскад 18 содержит первый транзистор 24, база которого соединена с входом каскада, коллектор соединен с шиной 5 питания и коллектором второго выходного транзистора 25, эмиттер которого соединен с дополнительным выходом 19 элемента и эмиттером третьего транзистора 26 обратной проводимости, коллектор ко торого подключен к общей шине 13, база - к катоду диода 27 и через резистор 28 - к общей шине 13, анод диода 27 соединен с эмиттером первого транзистора 24, база которого соединена с базой второго выходного транзситора 25.

Логический элемент работает следующим образом.

Пусть в исходном состоянии на входах 6 и 7 присутствует высокий потенциал, что соответствует значению логических единиц. В этом случае первый и второй входные транзисторы 1 и 2 находятся в инверсном активном режиме и их базовые токи, величина которых определяется резисторами 3 и 4, обуславливают открытое состояние промежуточных транзисторов 8 и 9. При этом на эмиттерах промежуточных транзисторов 8 и 9 и входе инвертирующего выходного каскада 10 присутствует высокий потенциал, т.е. логическая единица. С входа инвертирующего выходного каскада 10 в базу двухэмиттерного транзистора 20, имеющего большой инверсный коэффициент переда-, чи, поступает эмиттерный ток открытых промежуточных транзисторов 8 и 9.Подключение второго эмиттера к базе выходного транзистора 22 обеспечивает выключение последнего после отпирания транзистора 20 и его перехода в режим насыщения. При этом на выходе 11 присутствует низкий потенциал,что соответствует состоянию логического нуля. Следовательно, выходной каскад 10 инвертирует сигнал, поступающий на его вход.

На коллекторах промежуточных транзисторов 8 и 9 присутствует низкий потенциал, что обусловливает закрытое состояние третьего промежуточного транзистора 16, так как в его базу поступает ток с коллекторов промежуточных транзисторов через пятый резистор 15.

На коллекторе третьего промежуточного транзистора 16 - высокий потенциал и в базы первого транзистора и второго выходного транзистора поступает ток от шины 5 питания через резистор 17, что обуславливает открытое состояние первого транзистора 24 и второго выходного транзистора 25. Эмиттерный ток первого транзистора 24 создает на резисторе 28 jпадение напряжения, достаточное для запирания третьего транзистора 26 обратной проводимости, в результате чего на дополнительном выходе 19 оказывается высокий потенциал, что соответствует состоянию логической едини- 5 цы. Следовательно, выходной каскад 18 повторяет сигнал, поступающий на его вход.

Если на одном из входов 6,7 присутствует логическая единица, а на другом - логический нуль, то один из входных транзисторов (первый 1 или второй 2) находится в инверсном активном режиме и его базовый ток обусловливает открытое состояние одного *5 из промежуточных транзисторов (первого 8 или второго 9). На коллекторах промежуточных транзисторов 8 и 9 присутствует низкий потенциал, что обусловливает закрытое состояние третье- ²⁰го промежуточного транзистора 16.На коллекторе третьего промежуточного транзистора 16 и входе выходного каскада 18 - высокий потенциал, т.е. логическая единица. 25

Выходной каскад 18 повторяет сигнал, поступающий на его вход, и на дополнительном выходе 19 присутствует логическая единица.

На эмиттере одного из открытых 30 промежуточных транзисторов 8 и 9 и входе выходного каскада 10 - высокий потенциал, т.е. логическая единица. Выходной каскад 10 инвертирует сигнал., поступающий на его вход, и на- 35 выходе 11 присутствует логический нуль.

Если на входах 6 и 7 присутствуют логические нули, то в этом случае 40 входные транзисторы 1 и 2 открыты и на их коллекторах и базах промежуточных транзисторов 8 и 9 присутствует низкий потенциал, что обусловливает закрытое состояние промежуточных . 45 транзисторов 8 и 9. На коллекторах промежуточных транзисторов 8 и 9 высокий потенциал и в базу третьего промежуточного транзистора 16 поступает ток от шины 5 питания через 50 четвертый резистор 14 и пятый резистор 17, предназначенный для огранит* чения тока базы третьего промежуточного транзистора, что обусловливает открытое состояние третьего промежу- 55 точного транзистора 16. Необходимо, чтобы для номиналов резисторов выполнялись следующие условия:

%			(1)
		К 12 1	(2)
R,_s			(3)
%	»	R\|4 >	(4)

где R(2 , К14 , К (5 и R_i7 - номиналы соответствующих резисторов 12,14,15 и ’7.

При выполнении условия (1) в цепи шина 5 питания, резистор 17, коллектор - эмиттер открытого третьего промежуточного транзистора 16, третий резистор 12 практически все напряжение сосредоточено на шестом резисторе 17, а падение напряжения на резисторе 12 близко к нулю. На входах вы-, ходных каскадов 10 и 18 - логические нули. Выходной каскад 10 инвертирует сигнал, поступающий на его вход, и на выходе 11 присутствует логическая единица, а выходной каскад 18 повторяет сигнал, поступающий на его вход, и на дополнительном выходе 19 присутствует логический нуль.

Состояние входов и выходов логического элемента сведены в таблицу.

Входы	—————’ —-——— Выходы
6	Г ²	н	Т¹⁹
0	0	1	0
0	1	0	1
1	0	0	1
1	1	0	1
Из таблицы видноj	что на	выходе

реализуется логическая функция ИЛИ, т.е. инверсная функция от \ ИЛИ-НЕ.

Таким образом, предложенный логический элемент имеет широкие функциональные возможности по сравнению с известными элементами ТТЛ-типа, так как позволяет реализовать как прямую логическую функцию ИЛИ-HE, так и инверсную функцию ИЛИ.

Claims

Изобретение относитс к импульсной технике и предназначено дл пост роени цифровых логических устройств Цель изобретени - расширегше функциональных возможностей логического элемента. На чертеже представлена принципиальна электрическа схема логическо го элегмента. 1 . Логический элемент содержит первый и второй входные транзисторы и 2, базы которых через первый и вто рой резисторы 3 и 4 подключены к шине 5 питани , эмиттеры подключены к первому и второму входам 6 и 7 элемента , а коллекторы соединены с база ми соответственно первого и второго промежуточных транзисторов 8 м 9, эмиттеры которых подключены к входу инвертирующего выходного каскада 10, выход которого вл етс выходом 11 элемента, и через третий резистор 12 подключены к общей шине 13, коллекто ры первого и второго промежуточных транзисторов через четвертый резистор 14 подключены к шине 5 питани ,а через шестой резистор 15 соединены с базой третьего промежуточного транзистора 16, коллектор которого через п тый резистор 17 подключен к шине 5 питани и соединен с входом неинвертирующего выходного каскада 18, выход которого вл етс дополнительным выходом 19 элемента, а эмиттер подключен к входу инвертирующего выходного каскада 10, при этом инвертирутопщй каскад 10 содержит двухэмиттерный транзистор 20,база которого соединена с его аходом, первый эмиттер подключен к общей шине 13 а второй эмиттер через соответствующий резистор 21 подключен к шине 5 литани и соединен с базой выходного транзистора 22, коллектор которого через, соответствующий резне .тор 23. подключен к шине 5 питани , а эмиттер соединен с коллектором двухэмиттерного транзистора 20 и выходом 11 элемента, при этом неинвертирующий выходной каскад 18 содержит первый транзистор 24, база которого соединена с входом каскада, коллектор соединен с шиной 5 питани и кол лектором второго выходного транзистора 25, эмиттер которого соединен с дополнительным выходом 19 элемента и эмиттером третьего транзистора 26 обратной проводимости, коллектор ко172 торого подключен к общей ишне 13, база - к катоду диода 27 и через резистор 28 - к общей шине 13, анод диода 27 соединен с эмиттером первого транзистора 24, база которогхэ соединена с базой второго выходного транзситора 25. Логический элемент работает следующим образом. Пусть в исходном состо нии на входах 6 и 7 присутствует высокий потенциал , что соответствует значению логических единиц. В этом случае первый и второй входные транзисторы 1 и 2 наход тс в инверсном активном режиме и их базовые токи, величина которых определ етс резисторами 3 и 4, обуславливают открытое состо ние промежуточных транзисторов 8 и 9. При этом на эмиттерах промежуточных транзисторов 8 и 9 и входе инвертирующего выходного каскада 10 присутствует высокий потенциал, т.е. логическа единица. С входа инвертирующего выходного каскада 10 в базу двухэмиттерного транзистора 20, имеющего большой инверсный коэффициент переда-, чи, поступает эмиттерный ток открытых промежуточных транзисторов 8 и 9.Подключение второго эмиттера к базе выходного транзистора 22 обеспечивает выключение последнего после отпирани транзистора 20 и его перехода в режим наcьш eни . При этом на выходе 5 присутствует низкий потенциал,что соответствует состо нию логического нул . Следовательно, выходной каскад 10 инвертирует сигнал, поступающий на его вход. На коллекторах промежуточных транзисторов В и 9 присутствует низкий потенциал, что обусловливает закрытое состо ние третьего промежуточного транзистора 16, так как в его базу поступает ток с коллекторов промежуточных транзисторов через п тый резистор 15, На коллектор1е третьего промежуточного транзистора 16 - высокий потенциал и в базы первого транзистора 24и второго выходного транзистора 25поступает ток от шины 5 питани через резистор 17, что обуславливает открытое состо ние первого транзисто- ра 24 и второго выходного транзистора 25, Эмиттерный ток первого транзистора 24 создает на резисторе 28 падение напр жени , достаточное дл 31 запирани третьего транзистора 26 об ратной проводимости, в результате че го на дополнительном выходе 19 оказы ваетс высокий потенциал, что соответствует состо нию логической едини цы. Следовательно, выходной каскад 18 повтор ет сигнал, поступающий на его вход. Если на одном из входов 6,7 прису ствует логическа единица, а на дру гом - логический нуль, то один из входных транзисторов (первый 1 или второй 2) находитс в инверсном активйом режиме и его базовый ток обус ловливает открытое состо ние одного из промежуточных транзисторов (перво го 8 или второго 9). На коллекторах промежуточных транзисторов 8 и 9 при сутствует низкий потенциал, что обус ловливает закрытое состо ние третье го промежуточного транзистора 16,На коллекторе третьего промежуточного транзистора 16 и входе выходного кас када 18 - высокий потенциал, т.е. ло гическа единица. Выходной каскад 18 повтор ет сигнал , поступающий на его вход, и на дополнительном выходе 19 присутствует логическа единица. На эмиттере одного из открытых промежуточных транзисторов 8 и 9 и входе выходного каскада 10 - высокий потенциал, т.е. логическа единица. Выходной каскад 0 инвертирует сигнал ., поступающий на его вход, и навькоце I1 присутствует логический нуль. Если на входах 6 и 7 присутствуют логические нули, то в этом случае входные транзисторы 1 и 2 открыты и на их коллекторах и базах промежуточ ных транзисторов 8 и 9 присутствует низкий потенциал, что обусловливает закрытое состо ние промежуточных . транзисторов 8 и 9. На коллекторах промежуточных транзисторов 8 и 9 высокий потенциал и в базу третьего промежуточного транзистора 16 поступает ток от шины 5 питани через четвертый резистор 14 и п тый резистор 17, предназначенный дл огранигчени тока базы третьего промежуточного транзистора, что обусловливает открытое состо йие третьего прамежуточного транзистора 16. Необходимо, чтобы дл номиналов резисторов выпол н лись следующие услови : 174 к,т (I) R,,;(2) R,,;(3) ,: .. R,4 ,(4) где R,j , R|4 15 и R|7 - номиналы соответствующих резисторов 12,14,15 и 17. При вьтолнении услови (1) в цепи шина 5 питани , резистор 17, коллектор - эмиттер открытого третьего промежуточного транзистора 16, третий резистор 12 практически все напр жение сосредоточено на шестом резисторе 17, а падение напр жени на резисторе 12 близко к нулю. На входах вы-: ходных каскадов 10 и 18 - логические нули. Выходной каскад 10 инвертирует сигнал, поступающий на его вход, И на выходе 11 присутствует логическа единица, а выходной каскад 18 повтор ет сктнал, поступающий на его вход, и на дополнительном выходе 19 присутствует логический нуль. Состо ние входов и выходов логического элемента сведены в таблицу. О О 01 1О Из таблицы видно, что на выходе 19 реализуетс логическа функци ИЛИ, т.е. инверсна функци от ИПИ-НЕ. Таким образом, предложенный логический элемент имеет широкие функциональные возможности по сравнению с известными элементами ТТЛ-типа, так как позвол ет реализовать как пр мую логическую функцшо ИЛИ-НЕ, Так и инверсную функцию ИЛИ. Формула изобретени Логический элемеит, содержащий первый и второй входные транзисторы, базы которых через первый и второй

5 2627176

резисторы подключены к шине питани ,п того резистора подключен к шине пиэмиттеры подключены к первому и вто-тани , отличающийс тем, рому элемента, а коллекторычто, с целью расширени функциосоединены с базами соответственнональных возможностей элемента, в непервого и второго промежуточных тран- введены третий промежуточный транзисторов , эмиттеры которых подключе-зистор и шестой резистор, причем колны к входу инвертирующего выходноголекторы второго и первого промежуточкаскада , выход которого вл ет вы-ных транзисторов через шестой резисходом элемента, и через третий резис-тор подключены к базе третьего прометор - к общей шине, коллектор.перво- 10жуточного транзистора, коллектор кого промежуточного транзистора черезторого соединен с вторым вьшочетвертий резистор соединен с шинойдом п того резистора и входом питани , неинвертирующий выходнойнеинвертирующего выходного каскаскад , выход неинвертирующего выход-када , а эмиттер подключен к ного каскада подключен к дополнитель- 15входу инвертирующего выходного ному выходу элемента, первый выводкаскада.