JPS595744A - スイツチング回路 - Google Patents
スイツチング回路Info
- Publication number
- JPS595744A JPS595744A JP11433582A JP11433582A JPS595744A JP S595744 A JPS595744 A JP S595744A JP 11433582 A JP11433582 A JP 11433582A JP 11433582 A JP11433582 A JP 11433582A JP S595744 A JPS595744 A JP S595744A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- transistor
- switching
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Noise Elimination (AREA)
- Processing Of Color Television Signals (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はスイッチング回路に関し、その目的は一つの端
子を、スイッチング信号の入力端子と他の独立した信号
の入力端子として共用することにより、回路の簡略化、
特にＩＣ回路に於てその端子数の削減をはかることにあ
る。
子を、スイッチング信号の入力端子と他の独立した信号
の入力端子として共用することにより、回路の簡略化、
特にＩＣ回路に於てその端子数の削減をはかることにあ
る。
従来、独立した複数の信号を入力する回路においては、
各々の独立した信号に各々対応した入力端子を設けるの
が一般的であった。このような従来例の映像信号処理回
路の例を第１図に示す。
各々の独立した信号に各々対応した入力端子を設けるの
が一般的であった。このような従来例の映像信号処理回
路の例を第１図に示す。
第１図において、映像信号処理回路（１）は、輝度信号
入力端子（２）と、クロマ信号入力端子（３）と、スケ
ルチ信号入力端子（４）の三つの入力端子を持ち、複合
映像信号出力端子（６）を持っている。この映像信号処
理回路（１）の機能は、入力端子（２）及び（３）から
それぞれ入力された輝度信号とクロマ信号を加算回路（
６）により加算して複合映像信号を作り、入力端子（４
）へ入力されるスケルチ信号に応じて、スイッチ回路（
７）が閉じろか又は開くことにより、複合映像信号を出
力端子（５）へ出力するか、あるいは出力しないという
動作である。第１図において、その入出力端子の信号形
態の一例は以下のようなものである。入力端子（２）へ
の輝度信号は１（Ｖｐ−ｐ）、入力端子（３）へのクロ
マ信号は、バースト信号が０．８（Ｖｐ−ｐ）、出力端
子（５）の複合映像信号は２（Ｖｐ−ｐ）、スケルチ信
号の入力端子（４）が、電気的に特定の電位に固定され
ていない時にスイッチ回路（７）が閉じ、アース電位に
固定された時にスイッチ回路（７）が開く。このように
従来では、各々独立した入力信号に対しては各々独立し
た入力端子を設けるのが一般的であり、ｎ個の信号を入
力する回路にはｎ個の入力端子が必要であった。
入力端子（２）と、クロマ信号入力端子（３）と、スケ
ルチ信号入力端子（４）の三つの入力端子を持ち、複合
映像信号出力端子（６）を持っている。この映像信号処
理回路（１）の機能は、入力端子（２）及び（３）から
それぞれ入力された輝度信号とクロマ信号を加算回路（
６）により加算して複合映像信号を作り、入力端子（４
）へ入力されるスケルチ信号に応じて、スイッチ回路（
７）が閉じろか又は開くことにより、複合映像信号を出
力端子（５）へ出力するか、あるいは出力しないという
動作である。第１図において、その入出力端子の信号形
態の一例は以下のようなものである。入力端子（２）へ
の輝度信号は１（Ｖｐ−ｐ）、入力端子（３）へのクロ
マ信号は、バースト信号が０．８（Ｖｐ−ｐ）、出力端
子（５）の複合映像信号は２（Ｖｐ−ｐ）、スケルチ信
号の入力端子（４）が、電気的に特定の電位に固定され
ていない時にスイッチ回路（７）が閉じ、アース電位に
固定された時にスイッチ回路（７）が開く。このように
従来では、各々独立した入力信号に対しては各々独立し
た入力端子を設けるのが一般的であり、ｎ個の信号を入
力する回路にはｎ個の入力端子が必要であった。
ところで今日、回路の簡略化、コストダウン、信頼性の
向上、小型化等の目的で回路の集積回路化が行われてい
る。ＩＣを設計する場合、上記の目的を達成するために
、回路の高集積化、高密度化が必要であり、そのため、
信号の人出端子が増加する傾向にある。一方、ＩＣにお
いて端子数が増加することは、ＩＣのパッケージの大型
化につながり上記ＩＣ化の目的と反することになる。
向上、小型化等の目的で回路の集積回路化が行われてい
る。ＩＣを設計する場合、上記の目的を達成するために
、回路の高集積化、高密度化が必要であり、そのため、
信号の人出端子が増加する傾向にある。一方、ＩＣにお
いて端子数が増加することは、ＩＣのパッケージの大型
化につながり上記ＩＣ化の目的と反することになる。
本発明は、スイッチング信号を検出して切換動作するス
イッチ回路と前記スイッチング信号とは独立した他の信
号を入力信号とする処理回路を設け、前記スイッチング
信号の発生を指示するスイッチング指示信号と前記他の
信号の入力端子を共用し、この共用された入力端子の電
圧レベルが所定の電圧レベルになったことを検出して前
記スイッチング信号を出力するスイッチ信号発生回路を
設けたことを特徴とし、２つの信号入力端子を１つの入
力端子で共用できるため、端子数を削減でき、特に回路
の集積回路化においてはＩＣパッケージの小型化を実現
できるものである。
イッチ回路と前記スイッチング信号とは独立した他の信
号を入力信号とする処理回路を設け、前記スイッチング
信号の発生を指示するスイッチング指示信号と前記他の
信号の入力端子を共用し、この共用された入力端子の電
圧レベルが所定の電圧レベルになったことを検出して前
記スイッチング信号を出力するスイッチ信号発生回路を
設けたことを特徴とし、２つの信号入力端子を１つの入
力端子で共用できるため、端子数を削減でき、特に回路
の集積回路化においてはＩＣパッケージの小型化を実現
できるものである。
以下本発明の一実施例を従来例と比較して説明する。な
お、ここでは第１図と同様の映像信号処理回路を例に挙
げて説明する。
お、ここでは第１図と同様の映像信号処理回路を例に挙
げて説明する。
第２図は本発明の構成図で、この映像信号処理回路（１
）は、輝度信号入力端子（２）、複合映像信号出力端子
（５）、輝度信号とクロマ信号加算回路（６）、スイッ
チ回路（７）を有することは、第１図の場合と同様であ
るが、クロマ信号とスケルチ信号は、共通の端子（８）
を通った後、加算回路（６）及びスイッチ信号発生回路
（９）を通って前記スイッチ回路（７）へ入力される。
）は、輝度信号入力端子（２）、複合映像信号出力端子
（５）、輝度信号とクロマ信号加算回路（６）、スイッ
チ回路（７）を有することは、第１図の場合と同様であ
るが、クロマ信号とスケルチ信号は、共通の端子（８）
を通った後、加算回路（６）及びスイッチ信号発生回路
（９）を通って前記スイッチ回路（７）へ入力される。
このスイッチ信号発生回路（９）は、端子（８）に印加
された信号電圧がある特定の電圧を越えるか否かによっ
てスイッチ信号の発生を判定するよう構成されており、
スイッチ回路（７）は、このスイッチ信号発生回路（９
）よりのスイッチング信号によりスイッチ動作をしてス
ケルチ動作をするものである。従って、第２図において
は第１図に較べて入力端子が１つ省略されたことになる
。
された信号電圧がある特定の電圧を越えるか否かによっ
てスイッチ信号の発生を判定するよう構成されており、
スイッチ回路（７）は、このスイッチ信号発生回路（９
）よりのスイッチング信号によりスイッチ動作をしてス
ケルチ動作をするものである。従って、第２図において
は第１図に較べて入力端子が１つ省略されたことになる
。
第８図は従来例の具体的な回路例を示す。同図は第１図
に対応しており、輝度信号入力端子（２）、クロマ信号
入力端子（３）、スケルチ信号の入力端子（４）の８つ
の入力端子と〜複合映像信号の出力端子（５）及び電源
の供給端子（９）とアース端子αＱを有している。シン
デンサ（財）、０１１１．（［Ｌ’（ｌは結合用のコン
デンサで、各々輝度信号が入力される端子（８４１と前
記入力端子（２）、クロマ信号が入力される端子（８５
１と前記入力端子（３）、複合映像信号が出力される端
子（財）と前記出力端子（５）との間の直流成分をカッ
トして両端子間の結合を行っている。トランジスタαカ
ル０呻及び抵抗０１〜に）は輝度信号とクロマ信号の加
算回路（６）を構成しており、加算された信号はトラン
ジスタ（至）のベース端子に入力される。トランジスタ
（財）〜翰、ダイオード＋７１．ｆ７１１、抵抗−〜（
２）はスイッチ回路＜７）を構成している。スケルチ信
号を発生するスイッチ（イ）が開いている時はトランジ
スタ翰がＯＮとなり抵抗−の両端がトランジスタ翰によ
り短絡される。
に対応しており、輝度信号入力端子（２）、クロマ信号
入力端子（３）、スケルチ信号の入力端子（４）の８つ
の入力端子と〜複合映像信号の出力端子（５）及び電源
の供給端子（９）とアース端子αＱを有している。シン
デンサ（財）、０１１１．（［Ｌ’（ｌは結合用のコン
デンサで、各々輝度信号が入力される端子（８４１と前
記入力端子（２）、クロマ信号が入力される端子（８５
１と前記入力端子（３）、複合映像信号が出力される端
子（財）と前記出力端子（５）との間の直流成分をカッ
トして両端子間の結合を行っている。トランジスタαカ
ル０呻及び抵抗０１〜に）は輝度信号とクロマ信号の加
算回路（６）を構成しており、加算された信号はトラン
ジスタ（至）のベース端子に入力される。トランジスタ
（財）〜翰、ダイオード＋７１．ｆ７１１、抵抗−〜（
２）はスイッチ回路＜７）を構成している。スケルチ信
号を発生するスイッチ（イ）が開いている時はトランジ
スタ翰がＯＮとなり抵抗−の両端がトランジスタ翰によ
り短絡される。
この時、それぞれのエミッタが結合され、電流スイッチ
を構成するトランジスタ（ハ）、６１１のうちトランジ
スタ（至）のベースがトランジスタ（１）のベースより
モ十分に高い電圧にバイアスされるように抵抗伜（至）
。
を構成するトランジスタ（ハ）、６１１のうちトランジ
スタ（至）のベースがトランジスタ（１）のベースより
モ十分に高い電圧にバイアスされるように抵抗伜（至）
。
−を選べば、トランジスタ曽がＯＮ１トランジスタに）
がＯＦＦとなる。この時、トランジスタ（至）、ダイオ
ード（至）がＯＮ１トランジスタ（ハ）、ダイオードヴ
υがＯＦＦになり、トランジスタ■のベースに入力され
た輝度信号とクロマ信号の加算された信号はトランジス
タ（ハ）のベースへ伝達され、出力端子（５）より複合
映像信号として出力される。一方、スイッチ輸が閉じて
いる時は、トランジスタ翰がＯＦＦとなり、トランジス
タに）のベースは抵抗ｆｉｌ ｒ、Ｏｌｌによりバイア
スされる。この時、トランジスタ（ホ）のベースがトラ
ンジスタ（ハ）のベースよりも十分に高い電圧にバイア
スされるように抵抗（ハ）俤ｍ翻を選べば、トランジス
タ（ト）がＯＮ、ｌ−ランジスタに）がＯＦＦとなる。
がＯＦＦとなる。この時、トランジスタ（至）、ダイオ
ード（至）がＯＮ１トランジスタ（ハ）、ダイオードヴ
υがＯＦＦになり、トランジスタ■のベースに入力され
た輝度信号とクロマ信号の加算された信号はトランジス
タ（ハ）のベースへ伝達され、出力端子（５）より複合
映像信号として出力される。一方、スイッチ輸が閉じて
いる時は、トランジスタ翰がＯＦＦとなり、トランジス
タに）のベースは抵抗ｆｉｌ ｒ、Ｏｌｌによりバイア
スされる。この時、トランジスタ（ホ）のベースがトラ
ンジスタ（ハ）のベースよりも十分に高い電圧にバイア
スされるように抵抗（ハ）俤ｍ翻を選べば、トランジス
タ（ト）がＯＮ、ｌ−ランジスタに）がＯＦＦとなる。
この時、トランジスタ（ハ）、ダイオードｆｆ１ｌがＯ
Ｎｌ トランジスタ（１）、ダイオード四がＯＦＦとな
り、トランジスタ（転）のベースに入力された輝度信号
とクロマ信号の加算された信号は伝達されず、かわって
、トランジスタ（ハ）のベースに加わっている直流電圧
がトランジスタ（ハ）のベースへ伝達され、出力端子（
５）には、複合映像信号は出力されず、かわって直流電
圧のみが出力され、スケルチ動作が行われる。尚、トラ
ンジスタ（ホ）〜（イ）。
Ｎｌ トランジスタ（１）、ダイオード四がＯＦＦとな
り、トランジスタ（転）のベースに入力された輝度信号
とクロマ信号の加算された信号は伝達されず、かわって
、トランジスタ（ハ）のベースに加わっている直流電圧
がトランジスタ（ハ）のベースへ伝達され、出力端子（
５）には、複合映像信号は出力されず、かわって直流電
圧のみが出力され、スケルチ動作が行われる。尚、トラ
ンジスタ（ホ）〜（イ）。
抵抗θカル畷は、加算回・路（６）とスイッチ回路（７
）のバイアス回路である。
）のバイアス回路である。
第４図は本発明の実施例の具体的な回路例を示す。同図
は第２図に対応しており、輝度信号入力端子（２）と、
クロマ信号とスケルチ信号の共通の入力端子（８）との
二つの入力端子と、複合映像信号の出力端子（５）及び
電源の供給端子（９）とアース端子０１を有している。
は第２図に対応しており、輝度信号入力端子（２）と、
クロマ信号とスケルチ信号の共通の入力端子（８）との
二つの入力端子と、複合映像信号の出力端子（５）及び
電源の供給端子（９）とアース端子０１を有している。
その他用８図と同じ機能の素子には同一の符号を付して
いる。トランジスタＱＩ）〜α佛及び抵抗に）〜に）は
輝度信号とクロマ信号の加算回路を構成し、加算された
信号がトランジスタ■のベース端子に入力される点は第
８図と同様である。
いる。トランジスタＱＩ）〜α佛及び抵抗に）〜に）は
輝度信号とクロマ信号の加算回路を構成し、加算された
信号がトランジスタ■のベース端子に入力される点は第
８図と同様である。
トランジスタ（２）〜（２）及び（２）、ダイオード（
７（２）、ｆｆ１１１抵抗州〜−及び−〜例はスイッチ
回路を構成し、それぞれのエミッタが結合され電流スイ
ッチを構成しているトランジスタ（イ）、（ト）のベー
スのバイアス電圧を変化させてスイッチ動作をさせてい
る点は第８図の場合と同様である。
７（２）、ｆｆ１１１抵抗州〜−及び−〜例はスイッチ
回路を構成し、それぞれのエミッタが結合され電流スイ
ッチを構成しているトランジスタ（イ）、（ト）のベー
スのバイアス電圧を変化させてスイッチ動作をさせてい
る点は第８図の場合と同様である。
ところで、スケルチ信号を発生するスイッチ（財）は端
子（８）へ接続されており、同時にこの端子（８）へは
、端子（ハ）、結合用コンデンサ＠０を通してクロマ信
号が入力される。トランジスタ（１）〜（１）、抵抗（
ａｔ＞〜（５旧よ、加算回路とスイッチ回路のバイアス
回路である。抵抗（７０）とトランジスタに）はスイッ
チ信号発生回路（９）を構成しスイッチ國が開いている
時は、スイッチ回路（７）は複合映像信号を出力するよ
うに切換っている。この時の動作を以下に説明する。
子（８）へ接続されており、同時にこの端子（８）へは
、端子（ハ）、結合用コンデンサ＠０を通してクロマ信
号が入力される。トランジスタ（１）〜（１）、抵抗（
ａｔ＞〜（５旧よ、加算回路とスイッチ回路のバイアス
回路である。抵抗（７０）とトランジスタに）はスイッ
チ信号発生回路（９）を構成しスイッチ國が開いている
時は、スイッチ回路（７）は複合映像信号を出力するよ
うに切換っている。この時の動作を以下に説明する。
トランジスタα◆はエミッタフォロー回路として動作し
、ベースに入力された信号をほぼ電圧利得１でエミッタ
から出力し、かつ、その出力インピーダンスを下げる機
能を有する。トランジスタα→のエミッタは、差動増幅
回路を構成するトランジスタ（至）のベースへ接続され
る一方トランジスタＱ呻のコレクタへ接続されている。
、ベースに入力された信号をほぼ電圧利得１でエミッタ
から出力し、かつ、その出力インピーダンスを下げる機
能を有する。トランジスタα→のエミッタは、差動増幅
回路を構成するトランジスタ（至）のベースへ接続され
る一方トランジスタＱ呻のコレクタへ接続されている。
トランジスタθ傷はベースにトランジスタ（ホ）より一
定の電圧が供給されており、抵抗に）と組合せて定電流
回路を構成している。今、トランジスタα場のエミッタ
電圧をＶＱＩＪＥ。
定の電圧が供給されており、抵抗に）と組合せて定電流
回路を構成している。今、トランジスタα場のエミッタ
電圧をＶＱＩＪＥ。
エミッタ電流をＩＱ１９Ｅ１抵抗に）の抵抗値をＲ４６
１トランジスタα尋のコレクタ電圧をＶＱＩ４Ｃｚ コ
レクタ電流をＩＱ１４Ｃ１抵抗（７１の抵抗値をＲ７０
とすると、ＩＱＩＩＩＥは ＩＱ１９Ｅ ＝ Ｖ狙も−９１，■ ４６ で求まる。今、各トランジスタのエミッタ接地の電流増
幅率が十分大きく、トランジスタ蝋α→のベース電流の
値がエミッタ電流に比べて十分小さげれば、 Ｉ ＱＩ４Ｃ竺Ｉ Ｑｌ ９Ｅ
” °■の関係が成り立つ。今、トランジスタ０４１
は定電流回路を構成するトランジスタ（１１のコレクタ
に接続されており、そのコレクタ電流は、トランジスタ
０荀が活性状態にある場合にはそのベース電圧の値によ
らずほぼ一定となる。この様子を第５図に示す。第５図
において、横軸はトランジスタ０→のベース電圧ＶＱ１
４Ｂ Ｎ縦軸はコレクタに接続されている抵抗−が無い
場合又は十分小さい場合のトランジスタＱ４のコレクタ
電流ＩＱＩ４Ｃを示す。同図に示すように、ＩＱ！４（
は、ＶＱ１４ＢがＶＣＣから、ｖｓで示 “す電圧
の範囲でほぼ一定となる。Ｖｓは、トランジスタＱ４及
びＱ呻が逆バイアスとなる点として求まり、以下のよう
になる。
１トランジスタα尋のコレクタ電圧をＶＱＩ４Ｃｚ コ
レクタ電流をＩＱ１４Ｃ１抵抗（７１の抵抗値をＲ７０
とすると、ＩＱＩＩＩＥは ＩＱ１９Ｅ ＝ Ｖ狙も−９１，■ ４６ で求まる。今、各トランジスタのエミッタ接地の電流増
幅率が十分大きく、トランジスタ蝋α→のベース電流の
値がエミッタ電流に比べて十分小さげれば、 Ｉ ＱＩ４Ｃ竺Ｉ Ｑｌ ９Ｅ
” °■の関係が成り立つ。今、トランジスタ０４１
は定電流回路を構成するトランジスタ（１１のコレクタ
に接続されており、そのコレクタ電流は、トランジスタ
０荀が活性状態にある場合にはそのベース電圧の値によ
らずほぼ一定となる。この様子を第５図に示す。第５図
において、横軸はトランジスタ０→のベース電圧ＶＱ１
４Ｂ Ｎ縦軸はコレクタに接続されている抵抗−が無い
場合又は十分小さい場合のトランジスタＱ４のコレクタ
電流ＩＱＩ４Ｃを示す。同図に示すように、ＩＱ！４（
は、ＶＱ１４ＢがＶＣＣから、ｖｓで示 “す電圧
の範囲でほぼ一定となる。Ｖｓは、トランジスタＱ４及
びＱ呻が逆バイアスとなる点として求まり、以下のよう
になる。
Ｖｓ ＝ ＶＱｌＧＥ ＋ ＶＣＥ（ｓａｔ）Ｑ＋ｏ
＋ ＶＢＥＱＩ４ °°゛■ここに、ＶＣＥ（ｓａ
ｔ）Ｑｌ９はトランジスタＨのコレクタ・エミッタ間の
飽和電圧、ＶＢＥＱＩ４はトランジスタα尋のベース・
エミッタ間電圧である。ＶＣＥ（ｓａｔ）Ｑｌ９及びＶ
ＢＥＱＩ４は素子固有の値であり、通常は各々、０．２
（Ｖ）、０．７ （Ｖ ）程度である。ところで、ＶＱ
Ｉ４Ｂの電圧がＶｓよりも低くなると、トランジスタＱ
◆、０すは活性状態でなくなり、加算回路（６）はリニ
アな動作状態から外れることになるが、上記第８式から
れが為ように、Ｖｑ＋ｏＥ を小さくすれば、Ｖｓは電
源電圧に対して十分小さくでき、入力信号のダイナミッ
クレンジは十分広く確保できる。従って、通常の入力信
号のレベルの範囲においては、トランジスタ０→及び０
呻を活性状態に確保することが可能で、この時トランジ
スタ０→のコレクタ電流Ｉ ＱＩ４Ｃは、はぼ一定とな
る。
＋ ＶＢＥＱＩ４ °°゛■ここに、ＶＣＥ（ｓａ
ｔ）Ｑｌ９はトランジスタＨのコレクタ・エミッタ間の
飽和電圧、ＶＢＥＱＩ４はトランジスタα尋のベース・
エミッタ間電圧である。ＶＣＥ（ｓａｔ）Ｑｌ９及びＶ
ＢＥＱＩ４は素子固有の値であり、通常は各々、０．２
（Ｖ）、０．７ （Ｖ ）程度である。ところで、ＶＱ
Ｉ４Ｂの電圧がＶｓよりも低くなると、トランジスタＱ
◆、０すは活性状態でなくなり、加算回路（６）はリニ
アな動作状態から外れることになるが、上記第８式から
れが為ように、Ｖｑ＋ｏＥ を小さくすれば、Ｖｓは電
源電圧に対して十分小さくでき、入力信号のダイナミッ
クレンジは十分広く確保できる。従って、通常の入力信
号のレベルの範囲においては、トランジスタ０→及び０
呻を活性状態に確保することが可能で、この時トランジ
スタ０→のコレクタ電流Ｉ ＱＩ４Ｃは、はぼ一定とな
る。
今、トランジスタ０４のコレクタに抵抗鳴のみを接続し
、その抵抗値をＲ７ｏ１トランジスタ０４）のコレクタ
電圧をＶＱ１４Ｃとすると ＶＱＩ４Ｃ＝ Ｖａ： Ｒｙｏ １１Ｑ１４Ｃ” Ｖ
ＣＣＲ？０°Ｉ Ｑ１９に となる。ここで、トランジスタ（（１）のベース・エミ
ッタ間の電圧をＶＢＥＱ＠Ｇとすると、Ｖｃｃ −ＶＱ
Ｉ４Ｃ＝ Ｖｃｃ −ｆｆｃｃ−ｈ゛ＶｏｔｓＥ）４６ ” ”、’、ＬＶＱＩ９Ｅ ＞ Ｖ Ｂ ＥＱｓ ｏ ・・・
■の条件が満される場合、トランジスタ（至）はＯＮと
なる。
、その抵抗値をＲ７ｏ１トランジスタ０４）のコレクタ
電圧をＶＱ１４Ｃとすると ＶＱＩ４Ｃ＝ Ｖａ： Ｒｙｏ １１Ｑ１４Ｃ” Ｖ
ＣＣＲ？０°Ｉ Ｑ１９に となる。ここで、トランジスタ（（１）のベース・エミ
ッタ間の電圧をＶＢＥＱ＠Ｇとすると、Ｖｃｃ −ＶＱ
Ｉ４Ｃ＝ Ｖｃｃ −ｆｆｃｃ−ｈ゛ＶｏｔｓＥ）４６ ” ”、’、ＬＶＱＩ９Ｅ ＞ Ｖ Ｂ ＥＱｓ ｏ ・・・
■の条件が満される場合、トランジスタ（至）はＯＮと
なる。
従って、第４図の回路において、スイッチ（ハ）が開い
ている時、上記第６式の関係を満すようなＲ４６゜Ｒ７
０ｒ ＶＱＩ９Ｅを設定することで、トランジスタ（７
）をＯＮの状態に維持できる。従って、抵抗−〜例の関
係を適当に選び、トランジスタに）がＯＮの時にトラン
ジスタに）のベース電圧が、トランジスタ（ト）のベー
ス電圧より十分大きく〔すなわち、トランジスタ（２）
がＯＮでトランジスタ（ト）がＯＦＦになるようにベー
ス電圧に差が生じる状態〕なるようにすれば、トランジ
スタ（財）のベースに入力された複合映像信号は出力端
子（５）へ出力される。また、この状態は端子（８）の
電圧が前記第８式で示す電圧Ｖｓを下回らない範囲内に
あるならば維持され、スケルチ回路の誤った動作は生じ
ない。
ている時、上記第６式の関係を満すようなＲ４６゜Ｒ７
０ｒ ＶＱＩ９Ｅを設定することで、トランジスタ（７
）をＯＮの状態に維持できる。従って、抵抗−〜例の関
係を適当に選び、トランジスタに）がＯＮの時にトラン
ジスタに）のベース電圧が、トランジスタ（ト）のベー
ス電圧より十分大きく〔すなわち、トランジスタ（２）
がＯＮでトランジスタ（ト）がＯＦＦになるようにベー
ス電圧に差が生じる状態〕なるようにすれば、トランジ
スタ（財）のベースに入力された複合映像信号は出力端
子（５）へ出力される。また、この状態は端子（８）の
電圧が前記第８式で示す電圧Ｖｓを下回らない範囲内に
あるならば維持され、スケルチ回路の誤った動作は生じ
ない。
一方、スケルチ信号を発生するスイッチ暁が閉じている
場合、端子（８）の電圧はアース電圧となり、Ｖｓの電
圧を下回ることになる。従って、第５図に示すように、
トランジスタ０呻のコレクタ電流Ｉ・ＱＩ４Ｃは、流れ
なくなる。従って、トランジスターはＯＦＦとなる。こ
こにおいてトランジスタ（７）は、トランジスタＱ◆の
コレクタ電流の値によってＯＮ又はＯＦＦの状態が決め
られる。この時抵抗幅４）〜（財）の値を適当に選び、
トランジスタ（１）のベース電圧がトランジスタ（ハ）
のベース電圧よりも十分大きく、従って、トランジスタ
（ホ）がＯＮでトランジスタに）がＯＦＦになるように
すれば、第８図で説明したように出力端子（５）には、
複合映像信号は出力されず従ってスケルチ動作が行われ
る。
場合、端子（８）の電圧はアース電圧となり、Ｖｓの電
圧を下回ることになる。従って、第５図に示すように、
トランジスタ０呻のコレクタ電流Ｉ・ＱＩ４Ｃは、流れ
なくなる。従って、トランジスターはＯＦＦとなる。こ
こにおいてトランジスタ（７）は、トランジスタＱ◆の
コレクタ電流の値によってＯＮ又はＯＦＦの状態が決め
られる。この時抵抗幅４）〜（財）の値を適当に選び、
トランジスタ（１）のベース電圧がトランジスタ（ハ）
のベース電圧よりも十分大きく、従って、トランジスタ
（ホ）がＯＮでトランジスタに）がＯＦＦになるように
すれば、第８図で説明したように出力端子（５）には、
複合映像信号は出力されず従ってスケルチ動作が行われ
る。
以上に示したように本発明によれば、例えば、スケルチ
信号のようなスイッチング信号の入力端子と、クロマ信
号のような他の独立した信号の入力端子を共用すること
ができ、回路の簡略化が計れ、特にＩＣ回路においては
、その端子数の削減、ひいては、ＩＣの小型化、コスト
ダウンに大きく虐するものである。
信号のようなスイッチング信号の入力端子と、クロマ信
号のような他の独立した信号の入力端子を共用すること
ができ、回路の簡略化が計れ、特にＩＣ回路においては
、その端子数の削減、ひいては、ＩＣの小型化、コスト
ダウンに大きく虐するものである。
尚、本発明の実施例として、映像信号の例を用いたが、
本発明は映像信号のみならず音声信号等、他の形式の信
号にも応用でき、かつまた、スイッチング信号として、
スケルチ信号の例を用いたが、本発明におけるスイッチ
ング信号は、スケルチ信号のみならず、アナログスイッ
チの切換信号、増幅回路の利得の可変切換信号等、各種
の応用が可能なことは言うまでもない。
本発明は映像信号のみならず音声信号等、他の形式の信
号にも応用でき、かつまた、スイッチング信号として、
スケルチ信号の例を用いたが、本発明におけるスイッチ
ング信号は、スケルチ信号のみならず、アナログスイッ
チの切換信号、増幅回路の利得の可変切換信号等、各種
の応用が可能なことは言うまでもない。
第１図は１、・□従来の映像信号処理回路のブロック図
、第２図は本発明の一実施例を示すブロック図、第８図
は従来例の具体的な回路図、第４図は本発明の実施例の
具体的な回路図、第６図は本発明の詳細な説明図である
。 （１）・・・映像信号処理回路、（２）・・・輝度信号
入力端子、（５）・・・複合映像信号出力端子、（６）
・・・加算回路、（７）・・・スイッチ回路、（８）・
・・共通の端子、（９）・・・スイッチ信号発生回路 代理人 森本義弘
、第２図は本発明の一実施例を示すブロック図、第８図
は従来例の具体的な回路図、第４図は本発明の実施例の
具体的な回路図、第６図は本発明の詳細な説明図である
。 （１）・・・映像信号処理回路、（２）・・・輝度信号
入力端子、（５）・・・複合映像信号出力端子、（６）
・・・加算回路、（７）・・・スイッチ回路、（８）・
・・共通の端子、（９）・・・スイッチ信号発生回路 代理人 森本義弘
Claims (1)
- 【特許請求の範囲】 １、 スイッチング信号を検出して切換動作するスイッ
チ回路と、前記スイッチング信号とは独立した他の信号
を入力信号とする処理回路を設け、前記スイッチング信
号の発生を指示するスイッチング指示信号と前記能の信
号の入力端子を共用し、この共用された入力端子の電圧
レベルが所定の電圧レベルになったことを検出して前記
スイッチング信号を出力するスイッチ信号発生回路を設
けたスイッチング回路。 ２、 スイッチ信号発生回路を、ベースにスイッチング
指示信号と他の信号が入力され、エミ１て ッ外定電流回路が接続されたトランジスタで構成し、こ
のトランジスタのコレクタにコレクタ電流の電流値によ
ってスイッチされるスイッチ回路を接続したことを特徴
とする特許請求の範囲第１項記載のスイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11433582A JPS595744A (ja) | 1982-06-30 | 1982-06-30 | スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11433582A JPS595744A (ja) | 1982-06-30 | 1982-06-30 | スイツチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS595744A true JPS595744A (ja) | 1984-01-12 |
| JPH0381331B2 JPH0381331B2 (ja) | 1991-12-27 |
Family
ID=14635213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11433582A Granted JPS595744A (ja) | 1982-06-30 | 1982-06-30 | スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595744A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251218A (ja) * | 1985-04-27 | 1986-11-08 | Fujitsu Ltd | 信号遮断回路 |
| US9103128B2 (en) | 2003-03-07 | 2015-08-11 | M. Kaindl | Covering panel |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534504A (en) * | 1978-09-01 | 1980-03-11 | Hitachi Ltd | Signal switching circuit |
-
1982
- 1982-06-30 JP JP11433582A patent/JPS595744A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534504A (en) * | 1978-09-01 | 1980-03-11 | Hitachi Ltd | Signal switching circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251218A (ja) * | 1985-04-27 | 1986-11-08 | Fujitsu Ltd | 信号遮断回路 |
| JPH0584965B2 (ja) * | 1985-04-27 | 1993-12-03 | Fujitsu Ltd | |
| US9103128B2 (en) | 2003-03-07 | 2015-08-11 | M. Kaindl | Covering panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0381331B2 (ja) | 1991-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697112A (en) | Current-mirror type sense amplifier | |
| US5896063A (en) | Variable gain amplifier with improved linearity and bandwidth | |
| US6118340A (en) | Low noise differential input, differential output amplifier and method | |
| US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
| US4335355A (en) | CMOS Operational amplifier with reduced power dissipation | |
| JPS61232708A (ja) | 平衡型差動増幅器 | |
| US3872323A (en) | Differential to single ended converter circuit | |
| US3579133A (en) | Signal translating stage | |
| US7262638B2 (en) | Current sense amplifier | |
| JPS63240109A (ja) | 差動増幅器 | |
| JPH03141712A (ja) | 演算増幅器 | |
| JPS595744A (ja) | スイツチング回路 | |
| US10425052B2 (en) | Differential input stages | |
| US4803442A (en) | Low power buffer amplifier | |
| US4868427A (en) | ECL to TTL circuit | |
| US4194131A (en) | Tristate logic buffer circuit with enhanced dynamic response | |
| JPH0555490A (ja) | バツフア回路 | |
| JP2001060832A (ja) | 差動増幅器 | |
| JPH08293745A (ja) | Ｃｍｉｓ差動増幅回路 | |
| JP2751387B2 (ja) | Ｅｃｌ回路の入力回路 | |
| JP2570050B2 (ja) | ディジタル回路 | |
| JP3039174B2 (ja) | スイッチ回路 | |
| KR0142353B1 (ko) | 이득을 갖는 전류 미러 회로 | |
| SU1104648A1 (ru) | Дифференциальный усилитель | |
| JP2589577Y2 (ja) | スイッチ回路 |