JPH0555490A

JPH0555490A - バツフア回路

Info

Publication number: JPH0555490A
Application number: JP3211790A
Authority: JP
Inventors: Mitsuru Adachi; 満足立; Shoichi Kitagami; 尚一北上
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1991-08-23
Filing date: 1991-08-23
Publication date: 1993-03-05

Abstract

(57)【要約】【目的】動作電圧範囲を、電源電位から接地電位まで
の広い範囲になし得るとともに、回路素子数を減少させ
る。【構成】バッファアンプ59及びこのバッファアンプ59
の入力電圧と基準電圧とを比較する電圧比較器６を備
え、電圧比較器６の出力電圧に応じてバッファアンプ59
の入力側に設けた切換スイッチを切換えてバッファアン
プ59の動作電圧範囲を変更するように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はワンチップマイクロコン
ピュータに内蔵させるバッファアンプに関するものであ
る。

【０００２】

【従来の技術】マイクロコンピュータの分野では、シス
テムのワンチップ化がますます要求されてきており、従
来は外部に設けられていた各種のアナログ回路を内蔵さ
せるようになってきている。しかし、マイクロコンピュ
ータの電源（＋５Ｖ）を使用することから生じる弊害が
少なくない。例えばデジタル／アナログ変換回路の出力
バッファアンプでは、通常、５Ｖの単一電源で０Ｖから
５Ｖまでフルスイングできるバッファアンプを備えるの
は非常に困難であり、フルスイングさせていないのが現
状である。

【０００３】しかし、出力バッファアンプを外部に設け
る場合には、電源に例えば±８Ｖを用意すればすむこと
になる。図１は、マイクロコンピュータと同一チップに
備えた従来のバッファアンプのブロック図である。入力
電圧が入力される入力端子１は、第１バッファアンプ２
の正入力端子＋と、第２のバッファアンプ３の正入力端
子＋と、電圧比較器６の正入力端子＋とに接続される。

【０００４】バッファアンプ２の出力端子は、その負入
力端子−と接続され、また切換スイッチ４を介して出力
電圧を出力する出力端子５と接続される。バッファアン
プ３の出力端子はその負入力端子−と接続され、また切
換スイッチ４を介して出力端子５と接続される。電源10
は抵抗７と８との直列回路を介して接地９され、抵抗７
と８との共通接続部は電圧比較器６の負入力端子−と接
続される。電圧比較器６の出力端子は、切換スイッチ４
を切換制御すべく切換スイッチ４と接続される。

【０００５】図２、図３、図４及び図５は、夫々第１の
バッファアンプ２、第２のバッファアンプ３、電圧比較
器６及び切換スイッチ４の構成を示す回路図である。こ
れらの回路には、エンハンスメント型MOS トランジスタ
を使用している。

【０００６】図２に示すバッファアンプ２は、電源線11
と接地線12との間に、Ｎチャネルトランジスタ13及びＮ
チャネルトランジスタ14の直列回路と、Ｐチャネルトラ
ンジスタ20、Ｎチャネルトランジスタ18及びＮチャネル
トランジスタ15の直列回路とが夫々介装される。Ｐチャ
ネルトランジスタ20及びＮチャネルトランジスタ18の直
列回路には、Ｐチャネルトランジスタ21及びＮチャネル
トランジスタ19の直列回路が並列接続される。

【０００７】また、電源線11と接地線12との間には、Ｎ
チャネルトランジスタ24及びＮチャネルトランジスタ16
の直列回路と、Ｎチャネルトランジスタ22及びＮチャネ
ルトランジスタ17の直列回路とが夫々介装される。トラ
ンジスタ13のゲートは電源線11に、トランジスタ14,15,
16,17 の各ゲートは共通接続されてトランジスタ13と14
との共通接続部に接続される。トランジスタ20,21の各
ゲートは共通接続されて、トランジスタ20と18との共通
接続部に接続される。

【０００８】負入力端子−であるトランジスタ18のゲー
トはトランジスタ24のゲート、トランジスタ22と17との
共通接続部及び出力端子25と接続される。トランジスタ
19のゲートは正入力端子＋と接続される。トランジスタ
21と19との共通接続部は、キャパシタ23を介してトラン
ジスタ24と16との共通接続部と接続され、また直接にト
ランジスタ22のゲートと接続される。

【０００９】このバッファアンプ２におけるトランジス
タ13,14,15,16,17は電流源発生回路であり、トランジス
タ13,14 を流れる電流と等しい電流を、トランジスタ1
5,16,17とトランジスタ18,24,22との共通接続部側から
トランジスタ15,16,17に供給する。

【００１０】トランジスタ18,19 とトランジスタ20,21
とトランジスタ15とにより差動増幅回路を構成してお
り、トランジスタ18,19 のゲート間の電圧を増幅してト
ランジスタ21と19との共通接続部へ出力する。トランジ
スタ22,17 は増幅回路を構成しており、差動増幅回路で
増幅した信号を更に増幅する。このように通常は、差動
増幅回路と増幅回路とで２段増幅する。

【００１１】キャパシタ23は位相補償を行い発振を抑制
する。トランジスタ24と16とはバッファアンプの出力を
減らすためのバッファ回路である。このような構成によ
り、増幅された最終出力をトランジスタ18のゲート、即
ち負入力端子−へ帰還させることによって差動増幅器と
しての機能が、増幅率１の演算増幅器たるバッファアン
プとして機能する。

【００１２】次に図３に示すバッファアンプ３は電源線
11と接地線12との間にＰチャネルトランジスタ27と26と
の直列回路と、Ｐチャネルトランジスタ28とＰチャネル
トランジスタ31とＮチャネルトランジスタ33との直列回
路が夫々介装される。トランジスタ31と33との直列回路
には、Ｐチャネルトランジスタ32とＮチャネルトランジ
スタ34との直列回路が並列接続される。

【００１３】また電源線11と接地線12との間には、Ｐチ
ャネルトランジスタ29とＰチャネルトランジスタ37との
直列回路と、Ｐチャネルトランジスタ30とＮチャネルト
ランジスタ35との直列回路とが夫々介装される。トラン
ジスタ27,28,29,30 の各ゲートは共通接続され、トラン
ジスタ27と26との共通接続部と接続される。

【００１４】トランジスタ26のゲートは接地線12と接続
される。負入力端子−たるトランジスタ31のゲートは、
トランジスタ37のゲートと、トランジスタ30と35との共
通接続部と出力端子38とに接続される。トランジスタ3
3,34 の各ゲートは共通接続されて、トランジスタ31と3
3との共通接続部と接続される。

【００１５】トランジスタ32のゲートは正入力端子＋と
接続される。トランジスタ32と34との共通接続部はキャ
パシタ36を介してトランジスタ29と37との共通接続部と
接続され、また直接にトランジスタ35のゲートと接続さ
れる。

【００１６】このバッファ回路３におけるトランジスタ
26,27,28,29,30は電流源発生回路であり、トランジスタ
26,27 を流れる電流と等しい電流をトランジスタ28,29,
30とトランジスタ31,37,35との共通接続部へトランジス
タ28,29,30から供給する。トランジスタ31,32 とトラン
ジスタ33,34 と、トランジスタ28とで差動増幅回路を構
成しており、トランジスタ31,32 のゲート間の電圧を増
幅してトランジスタ34と32との共通接続部へ出力する。

【００１７】トランジスタ30,35 は増幅回路を構成して
おり、差動増幅回路で増幅された信号を更に増幅する。
キャパシタ36は位相補償を行い発振を抑制する。トラン
ジスタ37と29とはアンプの出力を減らすためのバッファ
回路である。このような構成により、増幅された最終出
力をトランジスタ31のゲート、即ち負入力端子へ帰還す
ることによって差動増幅器としての機能が、増幅率１の
演算増幅器たるバッファアンプとして機能する。

【００１８】図４に示す電圧比較器６は、電源線11と接
地線12との間に、Ｐチャネルトランジスタ40とＰチャネ
ルトランジスタ39との直列回路と、Ｐチャネルトランジ
スタ41とＰチャネルトランジスタ45との直列回路と、Ｐ
チャネルトランジスタ42とＰチャネルトランジスタ47と
Ｎチャネルトランジスタ49との直列回路が夫々介装され
る。Ｐチャネルトランジスタ47とＮチャネルトランジス
タ49との直列回路には、Ｐチャネルトランジスタ48とＮ
チャネルトランジスタ56との直列回路が並列接続され
る。

【００１９】また電源線11と接地線12との間には、Ｐチ
ャネルトランジスタ43とＰチャネルトランジスタ46との
直列回路と、Ｐチャネルトランジスタ44とＮチャネルト
ランジスタ51との直列回路が夫々介装される。トランジ
スタ40,41,42,43,44の各ゲートは共通接続されて、トラ
ンジスタ49と39との共通接続部と接続される。

【００２０】トランジスタ39のゲートは接地線12と接続
される。トランジスタ45のゲートは負入力端子−と接続
される。トランジスタ47のゲートはトランジスタ41と45
との共通接続部と接続される。トランジスタ49と56の各
ゲートは共通接続され、トランジスタ47と49との共通接
続部と接続される。トランジスタ48のゲートはトランジ
スタ43と46の共通接続部と接続され、トランジスタ46の
ゲートは正入力端子＋と接続される。

【００２１】トランジスタ51のゲートはトランジスタ48
と56との共通接続部と接続される。そしてトランジスタ
44と51との共通接続部は出力端子52と接続される。この
電圧比較器６におけるトランジスタ39,40,41,42,43,44
は電流源発生回路であり、トランジスタ39,40 に流れる
電流と等しい電流を、トランジスタ41,42,43,44 からト
ランジスタ41,42,43,44 とトランジスタ45,47,46,51 と
の共通接続部に供給する。

【００２２】トランジスタ45,46 はレベルシフト用であ
る。トランジスタ47,48,42とトランジスタ49,50 とで差
動増幅回路を構成している。ここではトランジスタ47,4
8 のゲート間の電圧を増幅してトランジスタ50と48との
共通接続部へ出力する。トランジスタ44,51 は増幅回路
を構成しており、差動増幅回路により増幅された信号を
更に増幅し、出力端子52に出力する。

【００２３】次にこの電圧比較器６の動作を説明する。
トランジスタ39,40,41,42,43,44 は電流発生源であり、
トランジスタ39,40 に流れる電流と等しい電流をトラン
ジスタ41,42,43,44 からトランジスタ41,42,43,44 とト
ランジスタ45,47,46,51 との共通接続部に供給する。

【００２４】トランジスタ45,46 はレベルシフト用であ
る。トランジスタ47,48,42と、トランジスタ49,50 とで
差動増幅回路を構成している。ここではトランジスタ4
7,48のゲート間の電圧を増幅してトランジスタ50と48と
の共通接続部へ出力する。トランジスタ44,51 は増幅回
路を構成しており、差動増幅回路により増幅された信号
を更に増幅して出力端子52に出力する。

【００２５】図５に示す切換スイッチ４は、第１の入力
端子56と出力端子５との間に、トランスミッションゲー
ト53が介装され、第２の入力端子57と出力端子５との間
に、トランスミッションゲート54が介装される。制御信
号入力端子58はトランスミッションゲート53のＮチャネ
ルトランジスタ53_Nのゲート及びトランスミッションゲ
ート54のＰチャネルトランジスタ54_Pのゲートと接続さ
れる。

【００２６】また、制御信号入力端子58はインバータ55
を介してトランスミッションゲート53のＰチャネルトラ
ンジスタ53_Pのゲート及びトランスミッションゲート54
のＮチャネルトランジスタ54_Nのゲートと接続される。

【００２７】この切換スイッチ４は制御信号入力端子58
に「Ｈ」レベルの制御信号が入力されると、トランスミ
ッションゲート53がオンし、トランスミッションゲート
54がオフして第１の入力端子56と出力端子５とが接続さ
れる。一方、制御信号入力端子58に「Ｌ」レベルの制御
信号が入力されると、トランスミッションゲート54がオ
ンし、トランスミッションゲート53がオフして第２の信
号入力端子57と出力端子５とが接続される。

【００２８】次に図１に示した従来のバッファ回路の動
作電圧範囲を、図２，図３，図４及び図５により説明す
る。先ず、図２に示すバッファアンプの動作電圧範囲を
説明する。電流源であるトランジスタ15は飽和領域で動
作させる必要があるため、ゲート，ソース間電圧から閾
値電圧を差し引いた電圧より、ドレイン電位を下げるこ
とができない。

【００２９】いま、ゲート電位がトランジスタ13,14 の
ゲートサイズの調整により１Ｖ程度に設定されており、
また閾値電圧が0.8 Ｖであるとすると、トランジスタ15
のドレイン、即ちトランジスタ15とトランジスタ18と19
との共通接続部の電位は最低0.2 Ｖまでとなる。

【００３０】更に、トランジスタ18と19とが動作するた
めには、両トランジスタのゲート，ソース間電圧が、ト
ランジスタ15によって供給される電流の半分の電流を流
れるだけ必要である。このときのゲート，ソース間電圧
を１Ｖとする。これによりバッファアンプとしての接地
電位Ｖ_GND方向の動作電圧限界は1.2 Ｖ_minとなる。ま
たトランジスタ20のドレイン, ソース間電圧は、トラン
ジスタ15によって供給される電流の半分の電流が流れる
際の電圧となる。この電圧を１Ｖとする。

【００３１】トランジスタ18も、また飽和領域で動作す
る必要があるためソース, ドレイン間電圧は、ゲート,
ソース間電圧１Ｖから閾値電圧0.8 Ｖを差し引いた電圧
の0.2 Ｖ以上となる。つまり、トランジスタ18と15との
共通接続部の電位は、電源電位Ｖ_CCから1.2 Ｖ以下とな
る。

【００３２】トランジスタ18のゲート, ソース間電圧は
1Vであるからバッファアンプとしての電源電位Ｖ_CC方向
の動作電圧限界はＶ_CC−0.2 Ｖ_maxとなる。これらのこ
とから図２のバッファアンプは接地電位Ｖ_GND付近では
使用できない。

【００３３】次に図３に示すバッファアンプの動作電圧
範囲を説明する。電流源であるトランジスタ28は飽和領
域で動作させる必要があるため、ゲート, ソース間電圧
から閾値電圧を差し引いた電圧よりもドレイン電位を上
げることができない。いま、ゲート電位はトランジスタ
26及び27のゲートサイズの調整によりＶ_CC−１Ｖ程度に
設定されており、また閾値電圧が−0.8 Ｖであるとする
と、トランジスタ28のドレイン、つまりトランジスタ3
1,32 とトランジスタ28との共通接続部の電位は最高で
Ｖ_CC−0.2 Ｖまでとなる。

【００３４】更にトランジスタ31と32とが動作するため
には両トランジスタのゲート, ソース間電圧がトランジ
スタ28によって供給される電流の半分の電流を流せるだ
け必要である。このときのゲート, ソース間電圧を１Ｖ
とする。以上によりバッファアンプとしての電源電位Ｖ
_CC方向の動作電圧限界はＶ_CC−1.2 Ｖ_maxとなる。また
トランジスタ33のドレイン, ソース間電圧はトランジス
タ28によって供給される電流の半分の電流が流れる際の
電圧となる。

【００３５】このときの電圧を１Ｖとする。トランジス
タ31もまた飽和領域で動作する必要があるためソース,
ドレイン間電圧はゲート, ソース間電圧１Ｖから閾値電
圧0.8 Ｖを差し引いた電圧の0.2 Ｖ以上となる。つま
り、トランジスタ31と33との共通接続部の電位は接地電
位Ｖ_GNDから1.2 Ｖ以下となる。

【００３６】トランジスタ31のゲート, ソース間電圧は
１Ｖであるからバッファアンプとしての接地電位Ｖ_GND
方向の動作限界は0.2 Ｖ_minとなる。これらのことから
図３のバッファアンプは電源電位Ｖ_CC付近では使用でき
ない。

【００３７】次に図４に示す電圧比較器６の動作を説明
する。トランジスタ45,46 のゲート電圧Ｖ_IN（−）、Ｖ
_IN（＋）が等しいときは、トランジスタ47,48 のソー
ス, ゲート電圧も等しいため、トランジスタ47と48とを
流れる電流は等しい。したがって、トランジスタ50と48
との共通接続部の電位はトランジスタ49と47との共通接
続部の電位と等しい値となる。

【００３８】トランジスタ45のゲート電圧Ｖ_IN（−）が
トランジスタ46のゲート電圧Ｖ_IN（＋）より低いとき、
トランジスタ47のゲート, ソース間電圧はトランジスタ
48のゲート, ソース間電圧より高いためトランジスタ48
よりもトランジスタ47を流れる電流の方が大きい。した
がって、トランジスタ48から流出する電流よりもトラン
ジスタ50が流入させ得る電流の方が大きいため、トラン
ジスタ50は非飽和領域に入り、トランジスタ50のドレイ
ン電圧、即ちトランジスタ51のゲート電圧は略０Ｖにな
る。これによりトランジスタ51はオフし、出力端子52は
略Ｖ_CCになる。

【００３９】トランジスタ45のゲート電圧Ｖ_IN（−）
が、トランジスタ46のゲート電圧Ｖ_IN（＋）より高いと
き、トランジスタ47のゲート, ソース間電圧はトランジ
スタ48のゲート, ソース間電圧より低いためトランジス
タ47よりもトランジスタ48を流れる電流の方が大きい。
したがってトランジスタ48から流出する電流の方が、ト
ランジスタ50が流入させ得る電流よりも大きいため、ト
ランジスタ48は非飽和領域に入り、トランジスタ50のド
レイン電圧、即ちトランジスタ51のゲート電圧は略電源
電位Ｖ_CCになる。

【００４０】これによりトランジスタ51オンし、出力端
子52は略０Ｖになる。したがって、Ｖ_IN（−）＜Ｖ
_IN（＋）のとき、出力端子52は「Ｈ」レベルに、Ｖ
_IN（−）＞Ｖ_IN（＋）のとき、出力端子52は「Ｌ」レベ
ルになる。このような動作により、接地電位Ｖ_GND付近
(0.2Ｖ）から電源電位Ｖ_CC付近（Ｖ_CC−0.2)までの電圧
をバッファリングしようとすると、電源電位Ｖ_CC付近
（Ｖ_CC−0.2)まで動作するバッファアンプと、接地電位
Ｖ_GND付近(0.2Ｖ）まで動作するバッファアンプとを備
えて、図４に示すように択一的に切換えて使用すること
になる。

【００４１】図１に示すバッファ回路においては、電圧
比較器６の負入力端子−を電源10の電位Ｖ_CCを抵抗７，
８で分圧した基準電圧Ｖ_CC/2に設定してある。入力端子
１にＶ_CC/2以下の電圧が入力されたとき、電圧比較器６
は基準電圧Ｖ_CC/2と入力端子１の入力電圧とを比較し、
その結果、切換スイッチ４に「Ｌ」レベルの信号を出力
する。

【００４２】切換スイッチ４は「Ｌ」レベルの信号入力
により、バッファアンプ３の出力を出力端子５に出力す
るよう切換わる。一方、入力端子１に基準電圧Ｖ_CC/2以
上の電圧が入力されたとき、電圧比較器６は基準電圧Ｖ
_CC/2と入力端子１の電圧とを比較し、その結果、切換ス
イッチ４に「Ｈ」レベルの信号を出力する。切換スイッ
チ４は「Ｈ」レベルの信号入力によりバッファアンプ２
の出力を出力端子５に出力するよう切換わる。即ち、入
力電圧に応じてバッファアンプ２の出力とバッファアン
プ３の出力とを択一的に選択して、接地電位Ｖ_GND付近
から電源電位Ｖ_CC付近までの電圧のバッファリングを可
能にしている。

【００４３】

【発明が解決しようとする課題】しかし乍ら、従来のバ
ッファ回路は前述したように２組のバッファアンプを必
要とするから回路素子数が極めて多い。そのため多くの
バッファ回路を用いる場合には、回路が複雑化し、回路
素子の数を無視できないという問題がある。本発明は斯
かる問題に鑑み、回路素子数が少ないバッファ回路を提
供することを目的とする。

【００４４】

【課題を解決するための手段】本発明に係るバッファ回
路は、バッファアンプの入力側にバッファアンプの入力
電圧と第１所定電圧とを比較する電圧比較器の出力電圧
に応じて切換わる切換手段を備え、この切換手段により
前記入力電圧及び第２所定電圧に択一的に切換えること
によりバッファアンプの動作電圧範囲を変更可能に構成
する。

【００４５】

【作用】バッファアンプの入力電圧が第１所定電圧以下
になると電圧比較器の出力電圧が反転し、切換手段は入
力電圧側に切換わり、バッファアンプの動作電圧範囲は
接地電位付近までになる。入力電圧が第１所定電圧以上
になると電圧比較器の出力電圧が反転し、切換手段は第
２所定電圧側に切換わりバッファアンプの動作電圧範囲
は電源電位付近までになる。これにより、１組のバッフ
ァアンプを用いて、動作電圧範囲を広くできる。

【００４６】

【実施例】以下本発明をその実施例を示す図面により詳
述する。図６は本発明に係るバッファ回路の構成を示す
ブロック図である。入力電圧を入力する入力端子１はバ
ッファアンプ59の正入力端子＋と、電圧比較器６の正入
力端子＋と接続される。バッファアンプ59の出力端子
は、その負入力端子−及び出力端子５と接続される。電
源電位Ｖ_CCの電源10は抵抗７と８との直列回路を介して
接地９される。抵抗７と８との共通接続部は電圧比較器
６の負入力端子−と接続され、その出力端子はバッファ
アンプ59の後述する切換スイッチ66,67 の制御信号入力
端子58と接続される。

【００４７】電圧比較器６は図４に示した同様の回路で
構成される。図７はバッファアンプ59の構成を示す回路
図である。電源線11と接地線12との間には、Ｐチャネル
トランジスタ27とＰチャネルトランジスタ26との直列回
路と、Ｐチャネルトランジスタ60とＮチャネルトランジ
スタ61との直列回路と、Ｎチャネルトランジスタ64とＮ
チャネルトランジスタ62との直列回路と、Ｐチャネルト
ランジスタ28とＰチャネルトランジスタ31とＮチャネル
トランジスタ33との直列回路とが夫々介装される。

【００４８】Ｐチャネルトランジスタ31とＮチャネルト
ランジスタ33との直列回路には、Ｐチャネルトランジス
タ32とＮチャネルトランジスタ34との直列回路が並列接
続される。また電源線11と接地線12との間には、Ｎチャ
ネルトランジスタ65とＮチャネルトランジスタ63との直
列回路と、Ｐチャネルトランジスタ29とＰチャネルトラ
ンジスタ37との直列回路と、Ｐチャネルトランジスタ30
とＮチャネルトランジスタ35との直列回路とが夫々介装
される。

【００４９】トランジスタ27,60,28,29,30の各ゲートは
共通接続されてトランジスタ27と26との共通接続部と接
続される。トランジスタ26のゲートは接地線12と接続さ
れる。トランジスタ61,62,63の各ゲートは共通接続さ
れ、トランジスタ60と61との共通接続部と接続される。
トランジスタ64のゲートは、切換スイッチ66を介してト
ランジスタ31のゲートと接続され、また直接に出力端子
38とトランジスタ37のゲートと、トランジスタ30と35と
の共通接続部とに接続される。トランジスタ31のゲート
はまた切換スイッチ66を介してトランジスタ64と62との
共通接続部と接続される。

【００５０】トランジスタ33,34 の各ゲートは共通接続
され、トランジスタ31と33との共通接続部と接続され
る。トランジスタ32のゲートは、切換スイッチ67を介し
て正入力端子68 (＋) 及びトランジスタ65のゲートと接
続され、また切換スイッチ67を介してトランジスタ65と
63との共通接続部と接続される。トランジスタ32と34と
の共通接続部は、キャパシタ36を介してトランジスタ29
と37との共通接続部と接続され、また直接にトランジス
タ35のゲートと接続される。

【００５１】前記切換スイッチ66,67 には、図５に示し
た切換スイッチ４を用いる。切換スイッチ66では、切換
スイッチ４（図５参照）の出力側（出力端子５と接続す
る側）をトランジスタ31のゲートと、第１の入力端子56
をトランジスタ64と62との共通接続部と、第２の入力端
子57を出力端子38及びトランジスタ64のゲートと接続さ
れる。

【００５２】一方、切換スイッチ67では、切換スイッチ
４（図５参照）の出力側（出力端子５と接続する側）を
トランジスタ32のゲートと、第１の入力端子56をトラン
ジスタ65と63との共通接続部と、第２の入力端子57を正
入力端子＋及びトランジスタ65のゲートと接続される。

【００５３】前記トランジスタ26,27,60,28,29,30 及び
トランジスタ61,62,63は電流源発生回路であり、トラン
ジスタ26,27,60,61 を流れる電流と等しい電流を、トラ
ンジスタ62,63 及びトランジスタ28,29,30に供給する。
トランジスタ28,31,32及びトランジスタ33,34 は差動増
幅回路を構成しており、トランジスタ31,32 のゲート間
の電圧を増幅してトランジスタ32と34との共通接続部へ
出力する。

【００５４】キャパシタ36は位相補償を行って発振を抑
制する。トランジスタ30,35 は増幅回路を構成してお
り、前記差動増幅回路で増幅された電圧を更に増幅す
る。トランジスタ37及び29はアンプの出力容量を減らす
ためのバッファ回路である。

【００５５】図８は切換スイッチ66,67 を第２の入力端
子57,57 側に切換えたときのバッファアンプ59の等価回
路図であり、図７に示すバッファアンプ59からトランジ
スタ60,61,64,62,65,63 を除いており、それ以外の構成
部分は図７に示すバッファアンプ59と同様に構成されて
いる。そして同一構成部分には同符号を付している。

【００５６】図９は切換スイッチ66,67 を第１の入力端
子56,56 側に切換えたときのバッファアンプ59の等価回
路図であり、図７に示すバッファアンプ59と同様に構成
されている。そして同一構成部分には同符号を付してい
る。

【００５７】次にこのように構成したバッファアンプ59
の動作を説明する。電圧比較器６（図６参照）の負入力
端子−には、抵抗７，８により電源10の電位Ｖ_CCを分圧
した基準電位Ｖ_CC/2が入力されている。いま、入力端子
１に基準電位Ｖ_CC/2以下の電位が与えられると、図４に
よって前述したように電圧比較器６の出力端子52の出力
電圧は「Ｌ」レベルになる。

【００５８】この出力電圧が切換スイッチ66,67 に用い
ている切換スイッチ４の制御信号入力端子58 (図５参
照）に入力されて、トランスミッションゲート54がオン
し、53がオフしてトランジスタ31のゲートと出力端子38
とを接続し、またトランジスタ32のゲートと正入力端子
68 (＋) とを接続する。

【００５９】これによって図７に示すバッファアンプは
図８に示す等価回路で表される。そして図８に示すバッ
ファアンプの等価回路は、従来のバッファ回路に用いた
図３に示す第１のバッファアンプと等しい回路となる。
したがって、図８に示すバッファアンプは略接地電位付
近（≒0.2 Ｖ）までの動作が可能となる。

【００６０】次に、入力端子１に基準電位Ｖ_CC/2以上の
電位が与えられた場合、電圧比較器６の出力電圧は
「Ｈ」レベルになる。この出力電圧が切換スイッチ66,6
7 に用いている切換スイッチ４の制御信号入力端子58
（図５参照）に入力されて、トランスミッションゲート
53がオンし、54がオフする。そして切換スイッチ66はト
ランジスタ31のゲートと、トランジスタ64と62との共通
接続部とを接続し、切換スイッチ67はトランジスタ32の
ゲートと、トランジスタ65と63との共通接続部とを接続
する。

【００６１】これによって図７に示すバッファアンプは
図９に示す等価回路で表される。ここで電流源であるト
ランジスタ28を、飽和領域で動作させる必要があるた
め、そのゲート, ソース間電圧から閾値電圧を差し引い
た電圧よりもドレイン電圧を高くすることができない。
いま、ゲート電圧は図８に示す場合と同様にＶ_CC−１Ｖ
程度に設定しており、また閾値電圧が−0.8 Ｖであると
すると、トランジスタ28と、トランジスタ31,32 との共
通接続部の電圧は最高Ｖ_CC−0.2 Ｖまでとなる。

【００６２】トランジスタ31,32 が動作するためのゲー
ト, ソース間電圧を１Ｖとするとトランジスタ31,32 の
ゲート電圧即ち、トランジスタ64と62との共通接続部及
びトランジスタ65と63との共通接続部の各電圧はＶ_CC−
1.2 Ｖまでとなる。更に、トランジスタ64,65 が動作す
るためのゲート, ソース間電圧を１Ｖとすると、トラン
ジスタ64,65 のゲート電圧はＶ_CC−0.2 Ｖまでとなる。

【００６３】つまり、図９に示す等価回路のバッファア
ンプの電源電位Ｖ_CC方向の動作電圧限界はＶ_CC−0.2 Ｖ
_maxとなり、略電源電位Ｖ_CC付近までの動作が可能とな
る。以上詳述したように図６のバッファ回路は入力電圧
に応じてバッファアンプの入力を、入力電圧又はトラン
ジスタ65と63との共通接続部の電圧に切換えることによ
り、接地電位Ｖ_GND付近の電位から電源電位Ｖ_CC付近の
電位までのバッファリングが可能になる。

【００６４】なお、本実施例ではMOS トランジスタを用
いた場合について説明したが、バイポーラトランジスタ
を用いた場合でも同様の効果が得られるのは言うまでも
ない。またバッファアンプの回路型式に限定されるもの
ではない。

【００６５】

【発明の効果】以上詳述したように本発明によれば、１
組のバッファアンプを用いて、その動作電圧範囲を広く
することができ、切換手段のみが僅かに増加するだけ
で、他の回路素子を大幅に減少させることができる。し
たがって、回路が複雑化せず、半導体集積回路に用いる
のに適したバッファ回路を提供できる優れた効果を奏す
る。

【図面の簡単な説明】

【図１】従来のバッファ回路の構成を示すブロック図で
ある。

【図２】図１における一方のバッファアンプの回路図で
ある。

【図３】図１における他方のバッファアンプの回路図で
ある。

【図４】図１における電圧比較器の回路図である。

【図５】図１における切換スイッチの回路図である。

【図６】本発明に係るバッファ回路の構成を示すブロッ
ク図である。

【図７】図６におけるバッファアンプの回路図である。

【図８】切換スイッチを一側に切換えたときのバッファ
アンプの等価回路図である。

【図９】切換スイッチを他側に切換えたときのバッファ
アンプの等価回路図である。

【符号の説明】

１入力端子５出力端子６電圧比較器７，８抵抗 10 電源 26,27,28,29,30,31,32,37 Ｐチャネルトランジスタ 59 バッファアンプ 33,34,35,60,61,62,63,64,65 Ｎチャネルトランジスタ 66,67 切換スイッチ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年６月５日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００１１

【補正方法】変更

【補正内容】

【００１１】キャパシタ23は位相補償を行い発振を抑制
する。トランジスタ24と16とはバッファアンプの出力容
量を減らすためのバッファ回路である。このような構成
により、増幅された最終出力をトランジスタ18のゲー
ト、即ち負入力端子−へ帰還させることによって差動増
幅器としての機能が、増幅率１の演算増幅器たるバッフ
ァアンプとして機能する。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１７

【補正方法】変更

【補正内容】

【００１７】トランジスタ30,35 は増幅回路を構成して
おり、差動増幅回路で増幅された信号を更に増幅する。
キャパシタ36は位相補償を行い発振を抑制する。トラン
ジスタ37と29とはアンプの出力容量を減らすためのバッ
ファ回路である。このような構成により、増幅された最
終出力をトランジスタ31のゲート、即ち負入力端子へ帰
還することによって差動増幅器としての機能が、増幅率
１の演算増幅器たるバッファアンプとして機能する。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００１８

【補正方法】変更

【補正内容】

【００１８】図４に示す電圧比較器６は、電源線11と接
地線12との間に、Ｐチャネルトランジスタ40とＰチャネ
ルトランジスタ39との直列回路と、Ｐチャネルトランジ
スタ41とＰチャネルトランジスタ45との直列回路と、Ｐ
チャネルトランジスタ42とＰチャネルトランジスタ47と
Ｎチャネルトランジスタ49との直列回路が夫々介装され
る。Ｐチャネルトランジスタ47とＮチャネルトランジス
タ49との直列回路には、Ｐチャネルトランジスタ48とＮ
チャネルトランジスタ50との直列回路が並列接続され
る。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００１９

【補正方法】変更

【補正内容】

【００１９】また電源線11と接地線12との間には、Ｐチ
ャネルトランジスタ43とＰチャネルトランジスタ46との
直列回路と、Ｐチャネルトランジスタ44とＮチャネルト
ランジスタ51との直列回路が夫々介装される。トランジ
スタ40,41,42,43,44の各ゲートは共通接続されて、トラ
ンジスタ40と39との共通接続部と接続される。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００２０

【補正方法】変更

【補正内容】

【００２０】トランジスタ39のゲートは接地線12と接続
される。トランジスタ45のゲートは負入力端子−と接続
される。トランジスタ47のゲートはトランジスタ41と45
との共通接続部と接続される。トランジスタ49と50の各
ゲートは共通接続され、トランジスタ47と49との共通接
続部と接続される。トランジスタ48のゲートはトランジ
スタ43と46の共通接続部と接続され、トランジスタ46の
ゲートは正入力端子＋と接続される。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００２１

【補正方法】変更

【補正内容】

【００２１】トランジスタ51のゲートはトランジスタ48
と50との共通接続部と接続される。そしてトランジスタ
44と51との共通接続部は出力端子52と接続される。この
電圧比較器６におけるトランジスタ39,40,41,42,43,44
は電流源発生回路であり、トランジスタ39,40 に流れる
電流と等しい電流を、トランジスタ41,42,43,44 からト
ランジスタ41,42,43,44 とトランジスタ45,47,46,51 と
の共通接続部に供給する。

【手続補正７】

【補正対象書類名】図面

【補正対象項目名】図４

【補正方法】変更

【補正内容】

【図４】

Claims

【特許請求の範囲】

【請求項１】入力電圧を差動増幅するバッファアンプ
の動作電圧範囲を、入力電圧と第１所定電圧とを比較す
る電圧比較器の出力電圧に応じて変更するバッファ回路
において、前記バッファアンプの入力側に、前記入力電圧及び第２
所定電圧に択一的に切換える切換手段を備え、該切換手
段を前記電圧比較器の出力電圧に応じて切換えることに
より、バッファアンプの動作電圧範囲を変更する構成に
してあることを特徴とするバッファ回路。