JP2013532914A

JP2013532914A - レベルシフタを備えたループフィルタバッファ

Info

Publication number: JP2013532914A
Application number: JP2013504605A
Authority: JP
Inventors: ホーベニンファブリス
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 2011-01-06
Filing date: 2011-12-22
Publication date: 2013-08-19
Anticipated expiration: 2031-12-22
Also published as: CN102884726B; US8552772B2; EP2661813B1; EP2661813A4; WO2012093458A1; US20120176171A1; EP2661813A1; JP5777700B2; CN102884726A

Abstract

レベルシフタを備えたループフィルタバッファを位相同期ループ回路内で実施するためのシステムおよび方法を提供すること。ループフィルタ（１０４）は、積分器と、ポールゼロ（２１０〜２１２）と、ポストフィルタ（２１４〜２１６）と、積分器と並列に接続され、かつ、ポストフィルタと直列に接続されたバッファ（２１３）とを有する。バッファ（２１３）は、積分器から出力信号を受け取り、積分器をポストフィルタの入力インピーダンスから隔離し、プラスレベルシフト信号とマイナスレベルシフト信号との間で選択するためのマルチプレクサ（３２２）を有する。

Description

本発明は一般に位相同期ループの分野に関し、詳細には位相同期ループフィルタバッファの分野に関する。

現在の位相同期ループ（ＰＬＬ）回路は、電圧制御発振器（ＶＣＯ）からの出力信号の位相と、ＰＬＬへの入力基準周波数の位相を比較するための特徴を含むことができる。このような回路は、出力信号と入力基準周波数との間のあらゆる位相差の比率を表す誤差信号を生成するための位相周波数検出器を含むことができる。さらに、現在のＰＬＬ回路は、生成される出力信号がＰＬＬへの入力基準周波数と同期するよう、誤差信号を低域通過フィルタに供給し、次にＶＣＯに供給するための特徴を含むことも可能である。現在のＰＬＬ回路は、誤差信号を生成することができるよう、ＶＣＯからの出力を位相周波数検出器の入力に帰還し、ＶＣＯからの出力信号を入力基準周波数に結合する負帰還ループ方式を使用することができる。いくつかの現在のＰＬＬ回路では、出力信号を分周器回路に供給することができ、それにより入力基準周波数の整数倍数を生成することができる。

しかしながら、現在のＰＬＬ回路には、位相検出器およびチャージポンプと直列に接続された、これらの位相検出器およびチャージポンプから信号を受け取り、受け取った信号をフィルタリングし、かつ、その出力信号をＶＣＯに供給するループフィルタは含まれていない。詳細には、現在のＰＬＬ回路には、標準積分器、ポールゼロ、およびＲＬＣポストフィルタを含んだループフィルタは含まれていない。バッファを積分器の出力に挿入し、それにより積分器をＲＬＣポストフィルタのインピーダンスから隔離することができる。さらに、バッファは、チャージポンプの線形応答によって制限されている同調電圧範囲を拡張することができ、また、Ｎ型ソースフォロワとＰ型ソースフォロワとの間で選択することにより、この同調電圧範囲をＶＣＯに適用することができ、Ｐ型ソースフォロワは、チャージポンプの出力のレベルを約＋０．５ボルト（Ｖ）だけシフトアップさせることができ、また、Ｎ型ソースフォロワは、チャージポンプの出力のレベルを約−０．５ボルト（Ｖ）だけシフトダウンさせることができる。

したがって、本発明は、レベルシフタを備えたループフィルタバッファを位相同期ループ回路内で実施するためのシステムおよび方法を対象としており、関連技術の限界および欠点に起因する１つまたは複数の問題が実質的に解決される。

一実施形態では、本発明により、位相同期ループ回路が提供され、この位相同期ループ回路は、ＶＣＯ出力信号を提供するための電圧制御発振器（ＶＣＯ）と、ＶＣＯ出力信号を受け取るための入力を有する、Ｎ分周された出力信号を提供するためのＮ分周器と、基準周波数で発振する第１の入力信号と、電圧制御発振器（ＶＣＯ）から受け取る、Ｎ分周器を通過した後の第２の入力信号と、位相検出器およびチャージポンプであって、位相検出器が第１の入力信号の位相と第２の入力信号の位相を比較する位相検出器およびチャージポンプと、位相検出器およびチャージポンプと直列に接続されたループフィルタであって、積分器、ポールゼロ、およびポストフィルタ（つまり、抵抗器−インダクタ−コンデンサ（ＲＬＣ）、抵抗器−コンデンサ（ＲＣ）、またはインダクタ−コンデンサ（ＬＣ））を有するループフィルタと、積分器と並列に接続され、かつ、ポストフィルタと直列に接続された、積分器から出力信号を受け取り、かつ、積分器をポストフィルタの入力インピーダンスから隔離するバッファであって、プラスレベルシフト信号とマイナスレベルシフト信号との間で選択するためのマルチプレクサを有するバッファとを備えており、ＶＣＯは、ループフィルタおよびＮ分周器と直列に接続され、また、ＶＣＯは、ループフィルタから同調電圧信号を受け取るように構成されている。

さらに他の実施形態では、ループフィルタは、位相検出器およびチャージポンプからの信号を積分器で受け取る。

さらに他の実施形態では、バッファは、積分器の出力インピーダンスにほぼ等しい入力インピーダンスおよびポストフィルタの入力インピーダンスにほぼ等しい出力インピーダンスを有している。

さらに他の実施形態では、Ｎ分周器はＶＣＯから出力発振信号を受け取る。

さらに他の実施形態では、Ｎ分周器は、位相検出器およびチャージポンプの逆電圧入力中にＮ分周された周波数信号を出力する。

さらに他の実施形態では、Ｐ型ソースフォロワは、プラスレベルシフト信号を提供し、それによりチャージポンプからの出力のレベルを第１の電圧だけシフトアップする。

さらに他の実施形態では、Ｎ型ソースフォロワは、マイナスレベルシフト信号を提供し、それによりチャージポンプからの出力のレベルを第２の電圧だけシフトダウンする。

さらに他の実施形態では、プラスレベルシフト信号は、約＋０．５ボルト（Ｖ）に等しい電圧を有している。

さらに他の実施形態では、マイナスレベルシフト信号は、約−０．５ボルト（Ｖ）に等しい電圧を有している。

他の実施形態では、本発明により、位相同期ループ回路を使用して実施される方法が提供され、この方法には、基準周波数で発振する第１の入力信号を受け取るステップと、電圧制御発振器（ＶＣＯ）から受け取るＮ分周器を通過した後の第２の入力信号を受け取るステップと、位相検出器およびチャージポンプにおいて第１の入力信号の位相と第２の入力信号の位相とを比較するステップと、位相検出器およびチャージポンプと直列に接続されたループフィルタを構成するステップであって、ループフィルタが、積分器、ポールゼロ、およびポストフィルタを有するステップと、積分器と並列に接続され、ポストフィルタと直列に接続されたバッファを構成するステップであって、バッファは、積分器から出力信号を受け取り、積分器をポストフィルタの入力インピーダンスから隔離し、プラスレベルシフト信号とマイナスレベルシフト信号との間で選択するためのマルチプレクサを有するステップと、ループフィルタおよびＮ分周器と直列に接続されたＶＣＯを構成し、ループフィルタからの同調電圧信号をＶＣＯで受け取るステップとが含まれている。

さらに他の実施形態では、プラスレベルシフト信号はＰ型ソースフォロワによって生成される。

さらに他の実施形態では、マイナスレベルシフト信号はＮ型ソースフォロワによって生成される。

さらに他の実施形態では、この方法には、ＶＣＯからの出力発振信号をＮ分周器で受け取るステップが含まれている。

さらに他の実施形態では、この方法には、Ｎ分周器によって位相検出器およびチャージポンプの逆電圧入力中にＮ分周された周波数信号を出力するステップが含まれている。

さらに他の実施形態では、この方法には、Ｐ型ソースフォロワによってプラスレベルシフト信号を提供し、それによりチャージポンプからの出力のレベルを第１の電圧だけシフトアップするステップが含まれている。

さらに他の実施形態では、この方法には、Ｎ型ソースフォロワによってマイナスレベルシフト信号を提供し、それによりチャージポンプからの出力のレベルを第２の電圧だけシフトダウンするステップが含まれている。

さらに他の実施形態では、本発明はループフィルタバッファを備えており、ループフィルタバッファは、入力信号を受け取るための入力と、出力信号を出力するための出力と、入力に接続されたＮ型ソースフォロワと、入力に接続されたＰ型ソースフォロワと、Ｎ型ソースフォロワ、Ｐ型ソースフォロワ、および出力に接続されたマルチプレクサであって、Ｎ型ソースフォロワとＰ型ソースフォロワとの間で選択するマルチプレクサとを備えており、マルチプレクサは、出力信号がゼロ（０）ボルトに近い同調電圧を有している場合、Ｎ型ソースフォロワを選択するように構成されており、マルチプレクサは、出力信号が電源電圧（ＶＤＤ）に近い同調電圧を有している場合、Ｐ型ソースフォロワを選択するように構成されている。

さらに他の実施形態では、出力はポストフィルタ回路の入力に接続されている。

さらに他の実施形態では、入力は積分器の出力に接続されている。

他の実施形態では、本発明により、ループフィルタバッファを使用して実施される方法が提供され、この方法には、入力信号のための入力を受け取るステップと、出力信号のための出力を出力するステップと、Ｎ型ソースフォロワを入力に接続するステップと、Ｐ型ソースフォロワを入力に接続するステップと、Ｎ型ソースフォロワ、Ｐ型ソースフォロワ、および出力に接続されたマルチプレクサを使用して、Ｎ型ソースフォロワとＰ型ソースフォロワとの間で選択するステップと、出力信号がゼロ（０）ボルトに近い同調電圧を有している場合、Ｎ型ソースフォロワを選択するようにマルチプレクサを構成するステップと、出力信号が電源電圧（ＶＤＤ）に近い同調電圧を有している場合、Ｐ型ソースフォロワを選択するようにマルチプレクサを構成するステップとが含まれている。

さらに他の実施形態では、この方法は、出力をポストフィルタ回路の入力に接続するステップを含む。

さらに他の実施形態では、この方法は、入力を積分器の出力に接続するステップを含む。

以上の概要説明および以下の詳細な説明は、いずれも例示的で、かつ、説明的なものであり、これらには、特許請求される本発明についてのさらなる説明を提供することが意図されていることを理解されたい。

本発明についてのより深い理解を提供するために含まれている、本明細書の一部に組み込まれ、かつ、本明細書の一部を構成している添付の図面は、本発明の諸実施形態を実例で示したものであり、説明と相俟って本発明の原理を説明する役割を果たしている。

従来の発明による、位相検出器およびチャージポンプと直列に接続されたループフィルタを備えた位相同期ループ（ＰＬＬ）回路の例示的な実施形態を示す図である。本発明によるループフィルタ回路の例示的な実施形態を示す図である。本発明によるループフィルタバッファの例示的な実施形態を示す図である。従来の発明による、個々のチャージポンプ電流源タイプのＤＣ応答特性対チャージポンプの出力に存在するＤＣ電圧の例示的な実例を示す図である。本発明による、個々のチャージポンプ電流源タイプのＤＣ応答特性対ＶＣＯ入力の同調電圧の例示的な実例を、ループフィルタソースフォロワの正しい選択およびＶＣＯ入力の拡張された同調範囲電圧と共に示す図である。本発明による例示的なＰＬＬループフィルタバッファ方法のステップを示す図である。本発明による例示的なＰＬＬ方法のステップを示す図である。

次に、いくつかの実施形態を詳細に参照するが、これらの実施形態のいくつかの例が添付の図面に示されている。以下の詳細な説明には、本明細書において示されている主題についての理解を補助するために多くの非制限の特定の詳細が示されている。しかしながら、本発明の範囲を逸脱することなく様々な代替を使用することができ、また、本明細書において示されている主題は、これらの特定の詳細がなくても実践することができることは当業者には明らかであろう。例えば、本明細書において示されている主題は、任意のタイプの位相同期ループ回路（ＰＬＬ）上で実施することができることは当業者には明らかであろう。

図１は、従来の発明による、位相検出器およびチャージポンプ１０２と直列に接続されたループフィルタ１０４を備えた位相同期ループ（ＰＬＬ）回路の例示的な実施形態１００を示す。この例示的実施形態１００では、基準クロック信号１０１は、Ｎ分周器１０７からの出力信号１０８と共に、位相検出器およびチャージポンプ１０２への入力であってもよい。位相検出器およびチャージポンプ１０２は、基準クロック信号１０１と出力信号１０８との間の位相差を検出することができる。位相検出器およびチャージポンプ１０２からの出力信号１０３は、電圧制御発振器（ＶＣＯ）１０５上の所与の周波数帯域をカバーするのに必要な同調電圧範囲と同じであってもよく、この同調電圧範囲は、チャージポンプ１０２のＤＣ出力動作範囲と同じであってもよい。位相検出器およびチャージポンプ１０２からの出力信号１０３は、ループフィルタ１０４で受け取ることができる。ループフィルタ１０４は一般的には受動回路である。ループフィルタ１０４は、ＶＣＯ１０５への同調電圧入力により緊密に一致するように出力信号１０３を調整することができる。そのために、ループフィルタ１０４は、標準積分器およびポールゼロならびに抵抗器−インダクタ−コンデンサ（ＲＬＣ）ポストフィルタを含むことができる。ループフィルタ１０４は、チャージポンプ１０２の電流パルスをフィルタリングすることにより、チャージポンプ１０２の実際の使用可能範囲を拡張することができる。ＶＣＯ１０５からの第１の出力信号１０９は、例えば、ＶＣＯ１０５に接続されている、ＶＣＯ１０５への同調電圧入力によって制御される周波数で発振する特定の信号を受け取るためのデバイスへの入力として使用することができる。ＶＣＯ１０５からの第２の出力信号１０６を使用して、位相検出器およびチャージポンプ１０２への入力として使用するための負帰還ループ回路をＮ分周器１０７を介して生成することができる。Ｎ分周器１０７は、第２の出力信号１０６をＮ分の１に分周することができ、Ｎは、基準クロック信号１０１の周波数のＮ倍に対応する分周比である。

図２は、本発明によるループフィルタ２０４回路の例示的実施形態２００を示す。例示的実施形態２００には、ループフィルタ２０４回路の個々の要素が示されている。詳細には、ループフィルタ２０４回路には、標準積分器およびポールゼロ２１０〜２１２、バッファ２１３、および抵抗器−インダクタ−コンデンサ（ＲＬＣ）ポストフィルタ２１４〜２１６が含まれている。バッファ２１３を使用して、標準積分器およびポールゼロ２１０〜２１２の出力インピーダンスをＲＬＣポストフィルタ２１４〜２１６の入力インピーダンスから隔離することができる。チャージポンプ１０２からの出力信号１０３は、ＲＬＣポストフィルタ２１４〜２１６の入力インピーダンスの影響を受けないため、バッファ２１３を間に配置することにより、バッファ２１３は、チャージポンプ１０２の実際の使用可能範囲を拡張する。いくつかの実施形態では、ＲＬＣポストフィルタ２１４〜２１６の入力インピーダンスは、チャージポンプ１０２の出力インピーダンスより大きくすることができる。いくつかの実施形態では、ＲＬＣポストフィルタ２１４〜２１６の入力インピーダンスは、チャージポンプ１０２の出力インピーダンスより小さくすることができる。いくつかの実施形態では、ＲＬＣポストフィルタ２１４〜２１６は、抵抗器−コンデンサ（ＲＣ）ポストフィルタまたはインダクタ−コンデンサ（ＬＣ）ポストフィルタに置き換えることができる。

図３は、本発明によるループフィルタバッファの例示的実施形態３００を示す。例示的実施形態３００には、ループフィルタバッファ３１３回路の個々の要素が示されている。標準積分器およびポールゼロ２１０〜２１２からの出力信号３０３は、ループフィルタバッファへの入力であってもよい。バッファ回路内では、信号３０３は、Ｎ型ソースフォロワ３２０およびＰ型ソースフォロワ３２１に接続されている。Ｎ型ソースフォロワ３２０およびＰ型ソースフォロワ３２１からの出力は、選択のためにマルチプレクサ３２２に接続されている。マルチプレクサ３２２はアナログマルチプレクサであってもよく、また、Ｎ型ソースフォロワ３２０からの出力とＰ型ソースフォロワ３２１からの出力との間で選択するための選択入力３２３（例えば「選択レベルシフト経路」）を有することができる。Ｎ型ソースフォロワ３２０からの出力またはＰ型ソースフォロワ３２１からの出力の間のマルチプレクサ３２２の選択は、いくつかの実施形態では、選択入力３２３に接続されたスイッチを介して手動で実施することができる。この選択は、いくつかの実施形態では、高速ロックスケジューラ回路（図示せず）を使用して動的に実施することができる。いくつかの実施形態では、この選択は、ＶＣＯからの意図した電圧出力から逸脱した電圧のあらゆるシフトを決定するために、ＶＣＯを調査することによって実施することができる。電圧のシフトが正の電圧を高くする方向の調整（すなわちレベルシフト）を必要とする場合（例えば同調電圧がＶＤＤにより近い場合）、該当する選択入力３２３を有効にすることによってＰ型ソースフォロワ３２１の出力が選択され、マルチプレクサ３２２を通過する。電圧のシフトが負の電圧を低くする方向の調整（すなわちレベルシフト）を必要とする場合（例えば同調電圧が接地（ＧＮＤ）により近い場合）、該当する選択入力３２３を有効にすることによってＮ型ソースフォロワ３２０の出力が選択され、マルチプレクサ３２２を通過する。Ｐ型ソースフォロワ３２１を使用したレベルシフトは、例えば約＋０．５ボルト（Ｖ）にすることができる。Ｎ型ソースフォロワ３２０を使用したレベルシフトは、例えば約−０．５ボルト（Ｖ）にすることができる。

図４は、従来の発明による、個々のチャージポンプ電流源タイプのＤＣ応答特性対チャージポンプの出力に存在するＤＣ電圧の例示的実例４００を示す。例示的実例４００では、チャージポンプ１０２電流源のＤＣ特性間の関係が、ＶＣＯの入力における同調電圧（ＶＤＤ）の観点で示されている。また、ダウン源４０３およびアップ源４０１の使用可能範囲４０２が同じく示されている。図示されるように、使用可能範囲４０２には、出力電流がダウン源４０３およびアップ源４０１に対してその定常状態に到達した領域が含まれている。チャージポンプの使用可能範囲を広くすることができ、そこでは出力電流がその定常状態により速く到達し、それによりダウン源電流およびアップ源電流は、それぞれの定常状態により速やかに到達することができる。

図５は、本発明による、個々のチャージポンプ電流源タイプのＤＣ応答特性対ＶＣＯ入力の同調電圧の例示的な実施例５００を、ループフィルタソースフォロワの正しい選択およびＶＣＯ入力の拡張された同調範囲電圧と共に示す。例示的な実施例５００では、ダウン源５０３は、より速やかにその定常状態に到達し、したがってＮ型ソースフォロワが選択されると、使用可能範囲５０２が拡張される。同様に、アップ源５０１もより速やかにその定常状態に到達し、したがってＰ型ソースフォロワが選択されると、使用可能範囲５０２が拡張される。例示的な実施例５００には、Ｎ型ソースフォロワまたはＰ型ソースフォロワを使用して達成される、正規の立上り時間から電流の定常状態への移行（つまり図５の点線から実線への移行）が示されている。

図６は、本発明による例示的ＰＬＬループフィルタバッファ方法ステップ６００を示す。ＰＬＬループフィルタバッファ方法ステップ６００は、入力信号のための入力を受け取るステップ６０１、出力信号のための出力を出力するステップ６０２、Ｎ型ソースフォロワを入力に接続するステップ６０３、Ｐ型ソースフォロワを入力に接続するステップ６０４、Ｎ型ソースフォロワ、Ｐ型ソースフォロワ、および出力に接続されたマルチプレクサを使用して、Ｎ型ソースフォロワとＰ型ソースフォロワとの間で選択するステップ６０５、出力信号がゼロ（０）ボルトにより近い同調電圧を有している場合、Ｎ型ソースフォロワを選択するようにマルチプレクサを構成するステップ６０６、および出力信号が電源電圧（ＶＤＤ）により近い同調電圧を有している場合、Ｐ型ソースフォロワを選択するようにマルチプレクサを構成するステップ６０７のための方法ステップ６００である。

図７は、本発明による例示的ＰＬＬ方法ステップ７００を示す。ＰＬＬ方法ステップ７００は、基準周波数で発振する第１の入力信号を受け取るステップ７０１、電圧制御発振器（ＶＣＯ）から受け取る、Ｎ分周器を通過した後の第２の入力信号を受け取るステップ７０２、位相検出器およびチャージポンプで、第１の入力信号の位相と第２の入力信号の位相とを比較するステップ７０３、位相検出器およびチャージポンプと直列に接続されたループフィルタを構成するステップ７０４であって、ループフィルタが、積分器、ポールゼロ、およびポストフィルタを有するステップ７０４、積分器と並列に接続され、かつ、ポストフィルタと直列に接続されたバッファを構成するステップ７０５であって、バッファが、積分器から出力信号を受け取り、積分器をポストフィルタの入力インピーダンスから隔離し、プラスレベルシフト信号とマイナスレベルシフト信号との間で選択するためのマルチプレクサを有するステップ７０５、およびループフィルタおよびＮ分周器と直列に接続されたＶＣＯを構成し、かつ、ループフィルタからの同調電圧信号をＶＣＯで受け取るステップ７０６のための方法ステップ７００である。

本発明の趣旨または範囲を逸脱することなく、様々な変更態様および変形形態を本発明に加えることができることは当業者には明らかであろう。したがって、本発明は、特許請求の範囲およびそれらの均等の範囲内である限り、本発明の変更態様および変形形態を包含することが意図されている。

Claims

位相同期ループ回路であって、
ＶＣＯ出力信号を提供するための電圧制御発振器（ＶＣＯ）と、
前記ＶＣＯ出力信号を受け取るための入力を有する、Ｎ分周された出力信号を提供するためのＮ分周器と、
基準周波数で発振する信号を受け取るための第１の入力と、
前記Ｎ分周された出力信号を受け取るための第２の入力と、
位相検出器およびチャージポンプであって、前記位相検出器が前記第１の入力の位相と前記第２の入力の位相とを比較する、位相検出器およびチャージポンプと、
前記位相検出器およびチャージポンプと直列に接続されたループフィルタであって、積分器、ポールゼロ、およびポストフィルタを有する、ループフィルタと、
前記積分器と並列に接続され、かつ、前記ポストフィルタと直列に接続されたバッファであって、前記積分器から出力信号を受け取り、前記積分器を前記ポストフィルタの入力インピーダンスから隔離し、プラスレベルシフト信号とマイナスレベルシフト信号との間で選択するためのマルチプレクサを有する、バッファと
を備え、前記ＶＣＯは、前記ループフィルタおよび前記Ｎ分周器と直列に接続され、前記ＶＣＯは、前記ループフィルタから同調電圧信号を受け取るように構成されることを特徴とする位相同期ループ回路。
前記プラスレベルシフト信号は、Ｐ型ソースフォロワによって生成されることを特徴とする請求項１に記載の位相同期ループ回路。
前記マイナスレベルシフト信号は、Ｎ型ソースフォロワによって生成されることを特徴とする請求項１に記載の位相同期ループ回路。
前記ループフィルタは、前記位相検出器およびチャージポンプからの信号を前記積分器で受け取ることを特徴とする請求項１に記載の位相同期ループ回路。
前記バッファは、前記積分器の出力インピーダンスにほぼ等しい入力インピーダンス、および前記ポストフィルタの入力インピーダンスにほぼ等しい出力インピーダンスを有することを特徴とする請求項１に記載の位相同期ループ回路。
前記Ｎ分周器は前記ＶＣＯから出力発振信号を受け取ることを特徴とする請求項１に記載の位相同期ループ回路。
前記Ｎ分周器は、前記位相検出器およびチャージポンプの逆電圧入力中にＮ分周された周波数信号を出力することを特徴とする請求項１に記載の位相同期ループ回路。
Ｐ型ソースフォロワは、前記プラスレベルシフト信号を提供し、それにより前記チャージポンプからの出力のレベルを第１の電圧だけシフトアップすることを特徴とする請求項１に記載の位相同期ループ回路。
Ｎ型ソースフォロワは、前記マイナスレベルシフト信号を提供し、それにより前記チャージポンプからの出力のレベルを第２の電圧だけシフトダウンすることを特徴とする請求項１に記載の位相同期ループ回路。
前記プラスレベルシフト信号は、約＋０．５ボルト（Ｖ）に等しい電圧を有することを特徴とする請求項８に記載の位相同期ループ回路。
前記マイナスレベルシフト信号は、約−０．５ボルト（Ｖ）に等しい電圧を有することを特徴とする請求項９に記載の位相同期ループ回路。
位相同期ループ回路を使用して実施される方法であって、
基準周波数で発振する第１の入力信号を受け取るステップと、
電圧制御発振器（ＶＣＯ）から、Ｎ分周器を通過した後の第２の入力信号を受け取るステップと、
位相検出器およびチャージポンプにおいて、前記第１の入力信号の位相と前記第２の入力信号の位相とを比較するステップと、
前記位相検出器およびチャージポンプと直列に接続されたループフィルタを構成するステップであって、前記ループフィルタが、積分器、ポールゼロ、およびポストフィルタを有する、ループフィルタを構成するステップと、
前記積分器と並列に接続され、かつ、前記ポストフィルタと直列に接続された、バッファを構成するステップであって、前記バッファは、前記積分器から出力信号を受け取り、前記積分器を前記ポストフィルタの入力インピーダンスから隔離し、プラスレベルシフト信号とマイナスレベルシフト信号との間で選択するためのマルチプレクサを有する、バッファを構成するステップと、
前記ループフィルタおよび前記Ｎ分周器と直列に接続された前記ＶＣＯを構成し、かつ、前記ループフィルタからの同調電圧信号を前記ＶＣＯで受け取るステップと
を含むことを特徴とする方法。
前記プラスレベルシフト信号は、Ｐ型ソースフォロワによって生成されることを特徴とする請求項１２に記載の方法。
前記マイナスレベルシフト信号は、Ｎ型ソースフォロワによって生成されることを特徴とする請求項１２に記載の方法。
前記ループフィルタは、前記位相検出器およびチャージポンプからの信号を前記積分器で受け取ることを特徴とする請求項１２に記載の方法。
前記バッファは、前記積分器の出力インピーダンスにほぼ等しい入力インピーダンス、および前記ポストフィルタの入力インピーダンスにほぼ等しい出力インピーダンスを有することを特徴とする請求項１２に記載の方法。
前記ＶＣＯからの出力発振信号を前記Ｎ分周器で受け取るステップをさらに含むことを特徴とする請求項１２に記載の方法。
前記Ｎ分周器によって、前記位相検出器およびチャージポンプの逆電圧入力中にＮ分周された周波数信号を出力するステップをさらに含むことを特徴とする請求項１７に記載の方法。
Ｐ型ソースフォロワによって前記プラスレベルシフト信号を提供し、それにより前記チャージポンプからの出力のレベルを第１の電圧だけシフトアップするステップをさらに含むことを特徴とする請求項１２に記載の方法。
Ｎ型ソースフォロワによって前記マイナスレベルシフト信号を提供し、それにより前記チャージポンプからの出力のレベルを第２の電圧だけシフトダウンするステップをさらに含むことを特徴とする請求項１２に記載の方法。
前記プラスレベルシフト信号は、約＋０．５ボルト（Ｖ）に等しい電圧を有することを特徴とする請求項１９に記載の方法。
前記マイナスレベルシフト信号は、約−０．５ボルト（Ｖ）に等しい電圧を有することを特徴とする請求項２０に記載の方法。
入力信号を受け取るための入力と、
出力信号を出力するための出力と、
前記入力に接続されたＮ型ソースフォロワと、
前記入力に接続されたＰ型ソースフォロワと、
前記Ｎ型ソースフォロワ、前記Ｐ型ソースフォロワ、および前記出力に接続されたマルチプレクサであって、前記Ｎ型ソースフォロワと前記Ｐ型ソースフォロワとの間で選択する、マルチプレクサと
を備えたループフィルタバッファであって、
前記マルチプレクサは、前記出力信号がゼロ（０）ボルトに近い同調電圧を有している場合、前記Ｎ型ソースフォロワを選択するように構成され、
前記マルチプレクサは、前記出力信号が電源電圧（ＶＤＤ）に近い同調電圧を有している場合、前記Ｐ型ソースフォロワを選択するように構成されることを特徴とするループフィルタバッファ。
前記出力はポストフィルタ回路の入力に接続されることを特徴とする請求項２３に記載のループフィルタバッファ。
前記入力は積分器の出力に接続されることを特徴とする請求項２３に記載のループフィルタバッファ。
ループフィルタバッファを使用して実施される方法であって、
入力信号のための入力を受け取るステップと、
出力信号のための出力を出力するステップと、
Ｎ型ソースフォロワを前記入力に接続するステップと、
Ｐ型ソースフォロワを前記入力に接続するステップと、
前記Ｎ型ソースフォロワ、前記Ｐ型ソースフォロワ、および前記出力に接続されたマルチプレクサを使用して、前記Ｎ型ソースフォロワと前記Ｐ型ソースフォロワとの間で選択するステップと、
前記出力信号がゼロ（０）ボルトに近い同調電圧を有している場合、前記Ｎ型ソースフォロワを選択するように前記マルチプレクサを構成するステップと、
前記出力信号が電源電圧（ＶＤＤ）に近い同調電圧を有している場合、前記Ｐ型ソースフォロワを選択するように前記マルチプレクサを構成するステップと
を含むことを特徴とする方法。
前記出力をポストフィルタ回路の入力に接続するステップをさらに含むことを特徴とする請求項２６に記載の方法。
前記入力を積分器の出力に接続するステップをさらに含むことを特徴とする請求項２６に記載の方法。