JP5853034B2 - 高線形性位相周波数検出器 - Google Patents
高線形性位相周波数検出器 Download PDFInfo
- Publication number
- JP5853034B2 JP5853034B2 JP2013556090A JP2013556090A JP5853034B2 JP 5853034 B2 JP5853034 B2 JP 5853034B2 JP 2013556090 A JP2013556090 A JP 2013556090A JP 2013556090 A JP2013556090 A JP 2013556090A JP 5853034 B2 JP5853034 B2 JP 5853034B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- flip
- flop
- signal
- logic gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008859 change Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 7
- 230000003595 spectral effect Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
FVCO=FReference×(INT+FRAC/MOD)
の形式を取る信号を生成することができる。
Claims (6)
- フラクショナルNシンセサイザPLL(phase−locked loop)回路に適用される位相周波数検出器回路であって、
チャージポンプと、
VCO出力信号を提供するためのVCO(voltage−controlled oscillator)と、
前記VCO出力信号を受信するための入力を有する、N分周された出力信号を提供するためのN分周器と、
前記N分周された出力信号を変調するための変調器と、
基準周波数供給器と、
ループフィルタと
を備える位相周波数検出器回路において、
前記位相周波数検出器回路は、
基準周波数において発振する信号を受信するための第1の入力と、
前記N分周された出力信号を受信するための第2の入力と、
Up信号出力と、
Down信号出力と
を備え、
前記位相周波数検出器回路は、前記第2の入力が上昇したときに常に前記Up信号出力が上昇し、前記第2の入力が下降したときに常に前記Up信号出力が下降し、
前記第2の入力が上昇したときに前記Down信号出力が上昇し、前記第1の入力が上昇したときに前記Down信号出力が下降するモードを有する
ことを特徴とする位相周波数検出器回路。 - VCOの制御電圧と前記VCO出力信号の周波数との間の係数が正である前記VCOを有するPLL回路に適用され、前記Up信号出力は、前記チャージポンプのUpソースを駆動し、前記Down信号出力は、前記チャージポンプのDownソースを駆動することを特徴とする請求項1に記載の位相周波数検出器回路。
- VCOの制御電圧と前記VCO出力信号の周波数との間の係数が負である前記VCOを有するPLL回路に適用され、前記Up信号出力は、前記チャージポンプのDownソースを駆動し、前記Down信号出力は、前記チャージポンプのUpソースを駆動することを特徴とする請求項1に記載の位相周波数検出器回路。
- PLL回路が時間とともにその間で変化する2つ以上のモードを有する前記PLL回路に適用され、前記Up信号出力および前記Down信号出力は、変更可能であり、前記PLL回路は、ロックアップ状態の近くに、またはロックアップ状態内にあることを特徴とする請求項1に記載の位相周波数検出器回路。
- 前記N分周された出力信号を第1のフリップフロップトリガ入力において受信するための第1のフリップフロップであって、リセット入力および第1のフリップフロップ出力を含む第1のフリップフロップと、
基準周波数において発振する前記信号を第2のフリップフロップトリガ入力において受信するための第2のフリップフロップであって、リセット入力および第2のフリップフロップ出力を含む第2のフリップフロップと、
前記第1のフリップフロップ出力および前記第2のフリップフロップ出力を受信するためのNAND論理ゲートと、
前記第1のフリップフロップ出力および前記NAND論理ゲートの出力を受信するためのAND論理ゲートと、
前記NAND論理ゲートの前記出力を受信するためのインバータ論理ゲートであって、前記インバータ論理ゲートの出力は、前記第1のフリップフロップの前記リセット入力および前記第2のフリップフロップの前記リセット入力に接続される、インバータ論理ゲートと
をさらに備え、
前記N分周された出力信号を受信するための前記第2の入力は、前記位相周波数検出器の前記Up信号出力を備え、前記AND論理ゲートの出力は、前記位相周波数検出器の前記Down信号出力を備える
ことを特徴とする請求項1に記載の位相周波数検出器回路。 - 前記N分周された出力信号を第1のフリップフロップトリガ入力において受信するための第1のフリップフロップであって、リセット入力および第1のフリップフロップ出力を含む第1のフリップフロップと、
基準周波数において発振する前記信号を第2のフリップフロップトリガ入力において受信するための第2のフリップフロップであって、リセット入力および第2のフリップフロップ出力を含む第2のフリップフロップと、
前記第1のフリップフロップ出力および前記第2のフリップフロップ出力を受信するためのNAND論理ゲートと、
前記第2のフリップフロップ出力およびモード変更信号を受信するための第1のAND論理ゲートと、
前記第1のフリップフロップ出力および前記NAND論理ゲートの出力を受信するための第2のAND論理ゲートと、
前記NAND論理ゲートの前記出力を受信するためのインバータ論理ゲートであって、前記インバータ論理ゲートの出力は、前記第1のフリップフロップの前記リセット入力および前記第2のフリップフロップの前記リセット入力に接続される、インバータ論理ゲートと、
前記第1のAND論理ゲートの出力および前記N分周された出力信号を受信するためのOR論理ゲートと
を備え、
前記OR論理ゲートの出力は、前記位相周波数検出器のUp信号出力を備え、前記第2のAND論理ゲートの出力は、前記位相周波数検出器のDown信号出力を備える
ことを特徴とする請求項1に記載の位相周波数検出器回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/465,556 US8928417B2 (en) | 2012-05-07 | 2012-05-07 | High-linearity phase frequency detector |
US13/465,556 | 2012-05-07 | ||
PCT/JP2013/001258 WO2013168325A1 (en) | 2012-05-07 | 2013-02-28 | High-linearity phase frequency detector |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014518461A JP2014518461A (ja) | 2014-07-28 |
JP5853034B2 true JP5853034B2 (ja) | 2016-02-09 |
Family
ID=49512097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013556090A Active JP5853034B2 (ja) | 2012-05-07 | 2013-02-28 | 高線形性位相周波数検出器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8928417B2 (ja) |
EP (1) | EP2847861A4 (ja) |
JP (1) | JP5853034B2 (ja) |
CN (1) | CN103718463A (ja) |
WO (1) | WO2013168325A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9537493B2 (en) * | 2014-05-21 | 2017-01-03 | Robert Bosch Gmbh | Phase lock loop circuit having a wide bandwidth |
US20160134237A1 (en) * | 2014-11-11 | 2016-05-12 | Invensense, Inc. | Low power oscillator system |
CN108988850B (zh) * | 2018-08-31 | 2022-03-11 | 重庆西南集成电路设计有限责任公司 | 用于锁相环的双模式线性化电荷泵电路及模式选择电路 |
CN109302179B (zh) * | 2018-09-03 | 2022-04-19 | 重庆西南集成电路设计有限责任公司 | 双模式电荷泵电路和模式选择电路及采样逻辑容差电路 |
CN115801002B (zh) * | 2023-01-31 | 2023-05-05 | 苏州聚元微电子股份有限公司 | 小数分频频率综合器及芯片 |
CN117997340B (zh) * | 2024-04-07 | 2024-06-25 | 上海芯炽科技集团有限公司 | 一种锁相环环路带宽调整电路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08139595A (ja) | 1994-11-11 | 1996-05-31 | Mitsubishi Electric Corp | 位相比較回路 |
WO1998016005A1 (en) * | 1996-10-07 | 1998-04-16 | Peregrine Semiconductor Corporation | Phase detector with explicit asynchronous reset |
GB2335322B (en) | 1998-03-13 | 2002-04-24 | Ericsson Telefon Ab L M | Phase detector |
US6111470A (en) * | 1998-10-09 | 2000-08-29 | Philips Electronics North America Corporation | Phase-locked loop circuit with charge pump noise cancellation |
US7042970B1 (en) * | 2001-06-15 | 2006-05-09 | Analog Devices, Inc. | Phase frequency detector with adjustable offset |
US6693494B2 (en) * | 2001-08-20 | 2004-02-17 | Koninklijke Philips Electronics N.V. | Frequency synthesizer with three mode loop filter charging |
JP3972091B2 (ja) * | 2001-10-18 | 2007-09-05 | 株式会社ルネサステクノロジ | 変調用半導体集積回路 |
US6832173B1 (en) * | 2002-07-30 | 2004-12-14 | Altera Corporation | Testing circuit and method for phase-locked loop |
CN100530969C (zh) * | 2003-03-13 | 2009-08-19 | 三星电子株式会社 | 在死区补偿时间间隔支持时钟信号更新的锁相环集成电路 |
EP1821403B1 (en) * | 2004-04-02 | 2009-07-08 | Kaben Research Inc. | Phase frequency detector with a novel D flip flop |
US7605667B2 (en) * | 2007-04-26 | 2009-10-20 | Mediatek Inc. | Frequency synthesizer with a harmonic locked phase/frequency detector |
-
2012
- 2012-05-07 US US13/465,556 patent/US8928417B2/en active Active
-
2013
- 2013-02-28 EP EP13766219.3A patent/EP2847861A4/en not_active Withdrawn
- 2013-02-28 JP JP2013556090A patent/JP5853034B2/ja active Active
- 2013-02-28 CN CN201380001266.1A patent/CN103718463A/zh active Pending
- 2013-02-28 WO PCT/JP2013/001258 patent/WO2013168325A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US20130293315A1 (en) | 2013-11-07 |
JP2014518461A (ja) | 2014-07-28 |
CN103718463A (zh) | 2014-04-09 |
EP2847861A4 (en) | 2015-04-08 |
US8928417B2 (en) | 2015-01-06 |
EP2847861A1 (en) | 2015-03-18 |
WO2013168325A1 (en) | 2013-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5853034B2 (ja) | 高線形性位相周波数検出器 | |
US9851696B2 (en) | Circuit, a time-to-digital converter, an integrated circuit, a transmitter, a receiver and a transceiver | |
CN103348596B (zh) | 用于分数-n锁相环(pll)的参考时钟补偿 | |
CN103001631B (zh) | 小数n锁相环路 | |
US7973606B2 (en) | Fractional-N frequency synthesizer and method thereof | |
US9280928B2 (en) | Apparatus and method for driving LED display | |
EP2571165B1 (en) | Accumulator type fractional-n pll synthesizer and control method thereof | |
US6943598B2 (en) | Reduced-size integrated phase-locked loop | |
WO2021076255A1 (en) | Apparatus and methods for digital phase locked loop with analog proportional control function | |
US8258835B1 (en) | Cancellation system for phase jumps at loop gain changes in fractional-N frequency synthesizers | |
JP5391363B2 (ja) | フラクショナルn周波数シンセサイザー用可変モジュラス変調器 | |
US8664989B1 (en) | Method to increase frequency resolution of a fractional phase-locked loop | |
US8638141B1 (en) | Phase-locked loop | |
EP1297619B1 (en) | Linear dead-band-free digital phase detection | |
US20020030546A1 (en) | Frequency synthesizer having an offset frequency summation path | |
JP2015100081A (ja) | スペクトラム拡散クロックジェネレータ及びその制御方法 | |
US7471127B2 (en) | Linear charge pump for fractional synthesis using an auxiliary charge pump | |
TWI831562B (zh) | 具有減少的抖動的鎖相迴路以及用以自參考時脈產生具有減少的抖動之輸出時脈的方法 | |
TWI552532B (zh) | 展頻時脈產生器與展頻時脈信號產生方法 | |
TW201340616A (zh) | 頻率合成器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5853034 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |