CN102884726B - 具有电平移位器的环路滤波器缓冲器 - Google Patents
具有电平移位器的环路滤波器缓冲器 Download PDFInfo
- Publication number
- CN102884726B CN102884726B CN201180022038.3A CN201180022038A CN102884726B CN 102884726 B CN102884726 B CN 102884726B CN 201180022038 A CN201180022038 A CN 201180022038A CN 102884726 B CN102884726 B CN 102884726B
- Authority
- CN
- China
- Prior art keywords
- input
- signal
- voltage
- source follower
- type source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 36
- 230000010355 oscillation Effects 0.000 claims description 4
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Amplifiers (AREA)
Abstract
环路滤波器(104)具有积分器、极零点(210-212)和后置滤波器(214-216)；缓冲器(213)与所述积分器并联且与所述后置滤波器串联，其中所述缓冲器用于接收来自所述积分器的输出信号并使所述积分器与所述后置滤波器的输入阻抗隔离，并且具有用于在正电平移位信号和负电平移位信号之间进行选择的多路复用器(322)。
Description
技术领域
本发明大体涉及锁相环领域，尤其涉及锁相环滤波缓冲器领域。
背景技术
现有的锁相环(PLL)电路可以包括用于将来自压控振荡器(VCO)的输出信号的相位与针对该PLL的输入基准频率的相位进行比较的特征。这些电路可以包括用于产生如下误差信号的相频检测器，其中该误差信号表示输出信号和输入基准频率之间的相位差的比例。另外，现有的PLL电路还可以包括如下特征：将误差信号馈送至低通滤波器，然后馈送至VCO，以使得所产生的输出信号与针对PLL的输入基准频率同步。现有的PLL电路可以采用如下的负反馈回路方法，其中该负反馈回路方法用于将来自VCO的输出反馈至相频检测器的输入端，以使得可以产生误差信号，从而使来自VCO的输出信号耦合至输入基准频率。在一些现有的PLL电路中，可以将输出信号馈送至分频电路以产生输入基准频率的整数倍。
然而，现有的PLL电路不包括与相位检测器和电荷泵串联的环路滤波器，其中，该环路滤波器接收来自相位检测器和电荷泵的信号，对该信号进行滤波，并将来自环路滤波器的输出信号馈送至VCO。特别地，现有的PLL电路不包括包含标准积分器、极零点和RLC后置滤波器的环路滤波器。可以在积分器的输出端处插入缓冲器以使该积分器与RLC后置滤波器的阻抗隔离。另外，该缓冲器可以通过在N型源极跟随器和P型源极跟随器之间进行选择来扩展受电荷泵的线性响应所限制的调谐电压范围，并且将扩展后的调谐电压范围施加至VCO，其中P型源极跟随器可以使电荷泵的输出电平上移约+0.5伏(V)，并且N型源极跟随器可以使电荷泵的输出电平下移约-0.5伏(V)。
发明内容
因此，本发明涉及一种用于在锁相环电路内实现具有电平移位器的环路滤波器缓冲器的系统和方法，其中该锁相环电路用于基本消除由于相关技术的限制和缺陷所引起的一个或多个问题。
在实施例中，本发明提供一种锁相环电路，包括：一种锁相环电路，包括：压控振荡器即VCO，用于提供VCO输出信号；N分频器，其具有用于接收所述VCO输出信号的输入端，并提供N分频输出信号；第一输入端，用于接收以基准频率进行振荡的信号；第二输入端，用于接收所述N分频输出信号；相位检测器和电荷泵，其中所述相位检测器用于将所述第一输入端的相位和所述第二输入端的相位进行比较；环路滤波器，其与所述相位检测器和所述电荷泵串联，其中所述环路滤波器具有积分器、极零点和后置滤波器；以及缓冲器，其与所述积分器并联且与所述后置滤波器串联，其中所述缓冲器用于接收来自所述积分器的输出信号、并使所述后置滤波器的输入阻抗与所述积分器隔离，并且所述缓冲器具有用于在正电平移位信号和负电平移位信号之间进行选择的多路复用器，其中，所述压控振荡器与所述环路滤波器和所述N分频器串联，并且所述压控振荡器从所述环路滤波器接收调谐电压信号。
在又一实施例中，所述环路滤波器在所述积分器处接收来自所述相位检测器和所述电荷泵的信号。
在又一实施例中，所述缓冲器的输入阻抗与所述积分器的输出阻抗大致相等，并且所述缓冲器的输出阻抗与所述后置滤波器的输入阻抗大致相等。
在又一实施例中，所述N分频器接收来自所述压控振荡器的输出振荡信号。
在又一实施例中，所述N分频器将所述N分频输出信号输出至所述相位检测器和所述电荷泵的反向电压输入端。
在又一实施例中，P型源极跟随器提供所述正电平移位信号以使来自所述电荷泵的输出电平上移第一电压。
在又一实施例中，N型源极跟随器提供所述负电平移位信号以使来自所述电荷泵的输出电平下移第二电压。
在又一实施例中，所述正电平移位信号的电压大致为+0.5伏。
在又一实施例中，所述负电平移位信号的电压大致为-0.5伏。
在另一实施例中，本发明提供一种使用锁相环电路所实现的方法，所述方法包括以下步骤：接收以基准频率进行振荡的第一输入信号；接收来自压控振荡器即VC O的通过N分频器之后的第二输入信号；在相位检测器和电荷泵处对所述第一输入信号的相位和所述第二输入信号的相位进行比较；配置与所述相位检测器和所述电荷泵串联的环路滤波器，其中所述环路滤波器具有积分器、极零点和后置滤波器；配置与所述积分器并联且与所述后置滤波器串联的缓冲器，其中所述缓冲器用于接收来自所述积分器的输出信号、并使所述后置滤波器的输入阻抗与所述积分器隔离，并且所述缓冲器具有用于在正电平移位信号和负电平移位信号之间进行选择的多路复用器；以及将所述VCO配置为与所述环路滤波器和所述N分频器串联，并在所述VCO处接收来自所述环路滤波器的调谐电压信号。
在又一实施例中，所述正电平移位信号是由P型源极跟随器生成的。
在又一实施例中，所述负电平移位信号是由N型源极跟随器生成的。
在又一实施例中，所述环路滤波器在所述积分器处接收来自所述相位检测器和所述电荷泵的信号。
在又一实施例中，所述缓冲器的输入阻抗与所述积分器的输出阻抗大致相等，并且所述缓冲器的输出阻抗与所述后置滤波器的输入阻抗大致相等。
在又一实施例中，所述方法包括在所述N分频器处接收来自所述VCO的输出振荡信号的步骤。
在又一实施例中，所述方法包括利用所述N分频器将所述N分频输出信号输出至所述相位检测器和所述电荷泵的反向电压输入端的步骤。
在又一实施例中，所述方法包括利用P型源极跟随器提供所述正电平移位信号以使来自所述电荷泵的输出电平上移第一电压的步骤。
在又一实施例中，所述方法包括利用N型源极跟随器提供所述负电平移位信号以使来自所述电荷泵的输出电平下移第二电压的步骤。
在又一实施例中，所述正电平移位信号的电压大致为+0.5伏。
在又一实施例中，所述负电平移位信号的电压大致为-0.5伏。
在还一实施例中，本发明包括一种环路滤波器缓冲器，包括：输入端，用于接收输入信号；输出端，用于输出输出信号；N型源极跟随器，其连接至所述输入端；P型源极跟随器，其连接至所述输入端；以及多路复用器，其与所述N型源极跟随器、所述P型源极跟随器和所述输出端相连接，其中所述多路复用器用于在所述N型源极跟随器和所述P型源极跟随器之间进行选择，其中，在所述输出信号的调谐电压更接近零即0伏的情况下，所述多路复用器选择所述N型源极跟随器，以及在所述输出信号的调谐电压更接近电源电压即VDD的情况下，所述多路复用器选择所述P型源极跟随器。
在又一实施例中，所述输出端连接至后置滤波器电路的输入端。
在又一实施例中，所述输入端连接至积分器的输出端。
在另一实施例中，本发明提供一种使用环路滤波器缓冲器所实现的方法，所述方法包括以下步骤：在输入端接收输入信号；在输出端输出输出信号；使N型源极跟随器连接至所述输入端；使P型源极跟随器连接至所述输入端；使用与所述N型源极跟随器、所述P型源极跟随器和所述输出端相连接的多路复用器来在所述N型源极跟随器和所述P型源极跟随器之间进行选择；在所述输出信号的调谐电压更接近零即0伏的情况下，将所述多路复用器配置成选择所述N型源极跟随器；以及在所述输出信号的调谐电压更接近电源电压即VDD的情况下，将所述多路复用器配置成选择所述P型源极跟随器。
在又一实施例中，所述方法包括使所述输出端连接至后置滤波器电路的输入端的步骤。
在又一实施例中，所述方法包括使所述输入端连接至积分器的输出端的步骤。
应当理解，前述的概要说明和以下的详细说明这两者都是示例性的和解释性的，并且意图对如权利要求所述的本发明提供进一步解释。
附图说明
包含在说明书中并构成说明书的一部分以提供对本发明的进一步理解的附图示出了本发明的实施例，并且和说明书一起用来解释本发明的原理。在这些附图中：
图1示出根据传统发明的具有与相位检测器和电荷泵串联的环路滤波器的锁相环(PLL)电路的典型实施例；
图2示出根据本发明的环路滤波器电路的典型实施例；
图3示出根据本发明的环路滤波器缓冲器的典型实施例；
图4示出根据传统发明的、各个电荷泵的电流源类型相对于在电荷泵的输出端处存在的DC电压的DC响应特性的示例性图示；
图5示出根据本发明的在正确选择了环路滤波器的源极跟随器并且在VCO输入端处具有扩展的调谐范围电压的情况下、各电荷泵的电流源类型相对于在VCO输入端处的调谐电压的DC响应特性的示例性图示；
图6示出根据本发明的示例性PLL环路滤波器缓冲器的方法步骤；以及
图7示出根据本发明的示例性PLL的方法步骤。
具体实施方式
现在将详细参考在附图中示出示例的实施例。在以下详细说明中，陈述了许多非限制性的具体细节以帮助理解这里所提出的主题。然而，对本领域的普通技术人员来说，显然可以在不背离本发明的范围的情况下使用各种替代例，并且可以在不需要这些具体细节的情况下来实践本主题。例如，对本领域普通技术人员来说，显然可以用任意类型的锁相环(PLL)电路来实现这里所提出的主题。
图1示出根据传统发明的具有与相位检测器和电荷泵102串联的环路滤波器104的锁相环(PLL)电路的典型实施例100。在本典型实施例100中，基准时钟信号101可以连同来自N分频器107的输出信号108一起作为针对相位检测器和电荷泵102的输入。相位检测器和电荷泵102可以检测基准时钟信号101和输出信号108之间的相位差。来自相位检测器和电荷泵102的输出信号103可以等于覆盖压控振荡器(VCO)105的给定频带所需的调谐电压范围，该范围可以等于电荷泵102的DC输出操作范围。在环路滤波器104处可以接收到来自相位检测器和电荷泵102的输出信号103。环路滤波器104通常是无源电路。环路滤波器104可以调整输出信号103以使其与输入至VCO 105的调谐电压更加符合。如此，环路滤波器104可以包括标准积分器、极零点和电阻-电感-电容(RLC)后置滤波器。环路滤波器104可以通过对电荷泵102的电流脉冲进行滤波来扩展电荷泵102的实际可用范围。来自VCO 105的第一输出信号109可用作例如针对连接至VCO105的如下装置的输入，该装置接收以由输入至VCO 105的调谐电压所控制的频率进行振荡的特定信号。来自VCO 105的第二输出信号106可用于经由N分频器107创建负反馈环电路，以用作针对相位检测器和电荷泵102的输入。N分频器107可以对第二输出信号106进行N分频，其中N是与基准时钟信号101的频率的N倍相对应的分频比。
图2示出根据本发明的环路滤波器204电路的典型实施例200。在典型实施例200中，示出环路滤波器204电路的各元件。特别地，环路滤波器204电路包括标准积分器和极零点210-212、缓冲器213、以及电阻-电感-电容(RLC)后置滤波器214-216。缓冲器213可用于将标准积分器和极零点210-212的输出阻抗与RLC后置滤波器214-216的输入阻抗隔离。通过将缓冲器213置于这两者之间，缓冲器213扩展了电荷泵102的实际可用范围，这是因为来自电荷泵102的输出信号103可以不受来自RLC后置滤波器214-216的输入阻抗所影响。在一些实施例中，RLC后置滤波器214-216的输入阻抗可以高于电荷泵102的输出阻抗。在一些实施例中，RLC后置滤波器214-216的输入阻抗可以低于电荷泵102的输出阻抗。在一些实施例中，RLC后置滤波器214-216可以被电阻-电容(RC)后置滤波器或电感-电容(LC)后置滤波器替换。
图3示出根据本发明的环路滤波器缓冲器的典型实施例300。在典型实施例300中，示出环路滤波器缓冲器313电路的各元件。来自标准积分器和极零点210-212的输出信号303可以是针对环路滤波器缓冲器的输入。在该缓冲器电路内，信号303连接至N型源极跟随器320和P型源极跟随器321。来自N型源极跟随器320和P型源极跟随器321的输出连接至多路复用器322以供选择。多路复用器322可以是模拟多路复用器并且可以具有选择输入323(例如，“选择电平移位路径”)，其中选择输入323用于在N型源极跟随器320的输出和P型源极跟随器321的输出之间进行选择。在一些实施例中，多路复用器322在N型源极跟随器320的输出和P型源极跟随器321的输出之间的选择可以经由连接至选择输入323的开关来手动地进行。在一些实施例中，该选择可以使用快速锁定调度电路(未示出)来动态地进行。在一些实施例中，该选择可以通过调查VCO以确定相对于期望的VCO输出电压的电压移位来进行。如果电压移位需要向着增大的正电压进行调整(即，电平移位)(例如，在调谐电压更接近VDD的情况下)，则通过调用适当的选择输入323来选择P型源极跟随器321的输出以使其通过多路复用器322。如果电压移位需要向着减小的负电压进行调整(即，电平移位)(例如，在调谐电压更接近地电位GND的情况下)，则通过调用适当的选择输入323来选择N型源极跟随器320的输出以使其通过多路复用器322。例如，使用P型源极跟随器321的电平移位可以近似等于+0.5伏(V)。例如，使用N型源极跟随器320的电平移位可以近似等于-0.5伏(V)。
图4示出根据传统发明的、各电荷泵的电流源类型相对于在电荷泵输出端处存在的DC电压的DC响应特性的示例性图示400。在示例性图示400中，考虑到VCO的输入端处的调谐电压(VDD)来例示电荷泵102的电流源的DC特性之间的关系。还例示了针对下源(down source)403和上源(up source)401的可用范围402。如图所示，可用范围402包括对于下源403和上源401而言、输出电流已达到其稳定状态的区域。可以使电荷泵的输出电流更快达到稳定状态的可用范围变宽，从而使得下源电流和上源电流能够更快地达到各自的稳定状态。
图5示出根据本发明的、各电荷泵的电流源类型相对于VCO输入端处的调谐电压的DC响应特性的示例性图示500，其中正确选择了环路滤波器的源极跟随器并且在VCO输入端处具有扩展的调谐范围电压。在示例性图示500中，在选择N型源极跟随器的情况下，下源503更加快速地达到其稳定状态，由此达到扩展可用范围502。同样，在选择P型源极跟随器的情况下，上源501更加快速地达到其稳定状态，由此达到扩展可用范围502。在示例性图示500中，示出通过使用N型源极跟随器或P型源极跟随器所得到的从正常上升时间到电流稳定状态的移位(即，图5中从虚线到实线的移位)。
图6示出根据本发明的示例性PLL环路滤波器缓冲器的方法步骤600。PLL环路滤波器缓冲器方法步骤600用于进行以下：接收针对输入信号的输入601；输出针对输出信号的输出602；使N型源极跟随器连接至该输入603；使P型源极跟随器连接至该输入604；使用与N型源极跟随器、P型源极跟随器和该输出端相连接的多路复用器来在N型源极跟随器和P型源极跟随器之间进行选择605；在输出信号的调谐电压更接近零(0)伏的情况下，将多路复用器配置成选择N型源极跟随器606；以及在输出信号的调谐电压更接近电源电压(VDD)的情况下，将多路复用器配置成选择P型源极跟随器607。
图7示出根据本发明的示例性PLL的方法步骤700。PLL的方法步骤700用于进行以下：接收以基准频率进行振荡的第一输入信号701；接收从压控振荡器(VCO)接收到的通过N分频器之后的第二输入信号702；在相位检测器和电荷泵处对第一输入信号的相位和第二输入信号的相位进行比较703；配置与相位检测器和电荷泵串联的环路滤波器704，其中该环路滤波器具有积分器、极零点和后置滤波器；配置与积分器并联且与后置滤波器串联的缓冲器705，其中该缓冲器用于接收来自积分器的输出信号并使积分器与后置滤波器的输入阻抗隔离，并且该缓冲器具有用于在正电平移位信号和负电平移位信号之间进行选择的多路复用器；以及配置与环路滤波器和N分频器串联的VCO，并且在VCO处接收来自环路滤波器的调谐电压信号706。
对本领域的技术人员来说，显然可以在不背离本发明的精神和范围的情况下对本发明进行各种修改和改变。因而，只要本发明的修改和变化在所附权利要求书及其等同的范围内即可，期望本发明涵盖这些修改和变化。
Claims (28)
1.一种锁相环电路，包括：
压控振荡器即VCO，用于提供VCO输出信号；
N分频器，其具有用于接收所述VCO输出信号的输入端，并提供N分频输出信号；
第一输入端，用于接收以基准频率进行振荡的信号；
第二输入端，用于接收所述N分频输出信号；
相位检测器和电荷泵，其中所述相位检测器用于将所述第一输入端的相位和所述第二输入端的相位进行比较；
环路滤波器，其与所述相位检测器和所述电荷泵串联，其中所述环路滤波器具有积分器、极零点和后置滤波器；以及
缓冲器，其与所述积分器并联且与所述后置滤波器串联，其中所述缓冲器用于接收来自所述积分器的输出信号、并使所述后置滤波器的输入阻抗与所述积分器隔离，并且所述缓冲器具有用于在正电平移位信号和负电平移位信号之间进行选择来扩展VCO输入端处的调谐范围电压的多路复用器，
其中，所述多路复用器具有选择输入，在所述调谐范围电压更接近电源电压即VDD时，通过所述选择输入来选择所述正电平移位信号以通过所述多路复用器，在所述调谐范围电压更接近地电位即GND时，通过所述选择输入来选择所述负电平移位信号以通过所述多路复用器，
所述压控振荡器与所述环路滤波器和所述N分频器串联，并且所述压控振荡器从所述环路滤波器接收调谐电压信号。
2.根据权利要求1所述的锁相环电路，其中，所述正电平移位信号是由P型源极跟随器生成的。
3.根据权利要求1所述的锁相环电路，其中，所述负电平移位信号是由N型源极跟随器生成的。
4.根据权利要求1所述的锁相环电路，其中，所述环路滤波器在所述积分器处接收来自所述相位检测器和所述电荷泵的信号。
5.根据权利要求1所述的锁相环电路，其中，所述缓冲器的输入阻抗与所述积分器的输出阻抗大致相等，并且所述缓冲器的输出阻抗与所述后置滤波器的输入阻抗大致相等。
6.根据权利要求1所述的锁相环电路，其中，所述N分频器接收来自所述压控振荡器的输出振荡信号。
7.根据权利要求1所述的锁相环电路，其中，所述N分频器将所述N分频输出信号输出至所述相位检测器和所述电荷泵的反向电压输入端。
8.根据权利要求1所述的锁相环电路，其中，P型源极跟随器提供所述正电平移位信号以使来自所述电荷泵的输出电平上移第一电压。
9.根据权利要求1所述的锁相环电路，其中，N型源极跟随器提供所述负电平移位信号以使来自所述电荷泵的输出电平下移第二电压。
10.根据权利要求8所述的锁相环电路，其中，所述正电平移位信号的电压大致为+0.5伏。
11.根据权利要求9所述的锁相环电路，其中，所述负电平移位信号的电压大致为-0.5伏。
12.一种使用锁相环电路所实现的方法，所述方法包括以下步骤：
接收以基准频率进行振荡的第一输入信号；
接收来自压控振荡器即VCO的通过N分频器之后的第二输入信号；
在相位检测器和电荷泵处对所述第一输入信号的相位和所述第二输入信号的相位进行比较；
配置与所述相位检测器和所述电荷泵串联的环路滤波器，其中所述环路滤波器具有积分器、极零点和后置滤波器；
配置与所述积分器并联且与所述后置滤波器串联的缓冲器，其中所述缓冲器用于接收来自所述积分器的输出信号、并使所述后置滤波器的输入阻抗与所述积分器隔离，并且所述缓冲器具有用于利用选择输入在正电平移位信号和负电平移位信号之间进行选择来扩展VCO输入端处的调谐范围电压的多路复用器；
在所述调谐范围电压更接近电源电压即VDD时，利用所述选择输入选择所述正电平移位信号以通过所述多路复用器，在所述调谐范围电压更接近地电位即GND时，利用所述选择输入选择所述负电平移位信号以通过所述多路复用器；以及
将所述VCO配置为与所述环路滤波器和所述N分频器串联，并在所述VCO处接收来自所述环路滤波器的调谐电压信号。
13.根据权利要求12所述的方法，其中，所述正电平移位信号是由P型源极跟随器生成的。
14.根据权利要求12所述的方法，其中，所述负电平移位信号是由N型源极跟随器生成的。
15.根据权利要求12所述的方法，其中，所述环路滤波器在所述积分器处接收来自所述相位检测器和所述电荷泵的信号。
16.根据权利要求12所述的方法，其中，所述缓冲器的输入阻抗与所述积分器的输出阻抗大致相等，并且所述缓冲器的输出阻抗与所述后置滤波器的输入阻抗大致相等。
17.根据权利要求12所述的方法，还包括在所述N分频器处接收来自所述VCO的输出振荡信号的步骤。
18.根据权利要求17所述的方法，还包括利用所述N分频器将所述N分频输出信号输出至所述相位检测器和所述电荷泵的反向电压输入端的步骤。
19.根据权利要求12所述的方法，还包括利用P型源极跟随器提供所述正电平移位信号以使来自所述电荷泵的输出电平上移第一电压的步骤。
20.根据权利要求12所述的方法，还包括利用N型源极跟随器提供所述负电平移位信号以使来自所述电荷泵的输出电平下移第二电压的步骤。
21.根据权利要求19所述的方法，其中，所述正电平移位信号的电压大致为+0.5伏。
22.根据权利要求20所述的方法，其中，所述负电平移位信号的电压大致为-0.5伏。
23.一种环路滤波器缓冲器，包括：
输入端，用于接收输入信号；
输出端，用于输出输出信号；
N型源极跟随器，其连接至所述输入端；
P型源极跟随器，其连接至所述输入端；以及
多路复用器，其与所述N型源极跟随器、所述P型源极跟随器和所述输出端相连接，其中所述多路复用器用于利用选择输入在所述N型源极跟随器和所述P型源极跟随器之间进行选择来扩展压控振荡器即VCO输入端处的调谐电压，
其中，在所述输出信号的调谐电压更接近零即0伏的情况下，所述多路复用器利用所述选择输入选择所述N型源极跟随器，以及
在所述输出信号的调谐电压更接近电源电压即VDD的情况下，所述多路复用器利用所述选择输入选择所述P型源极跟随器。
24.根据权利要求23所述的环路滤波器缓冲器，其中，所述输出端连接至后置滤波器电路的输入端。
25.根据权利要求23所述的环路滤波器缓冲器，其中，所述输入端连接至积分器的输出端。
26.一种使用环路滤波器缓冲器所实现的方法，所述方法包括以下步骤：
在输入端接收输入信号；
在输出端输出输出信号；
使N型源极跟随器连接至所述输入端；
使P型源极跟随器连接至所述输入端；
使用与所述N型源极跟随器、所述P型源极跟随器和所述输出端相连接的多路复用器来利用选择输入在所述N型源极跟随器和所述P型源极跟随器之间进行选择从而扩展压控振荡器即VCO输入端处的调谐电压；
在所述输出信号的调谐电压更接近零即0伏的情况下，将所述多路复用器配置成利用所述选择输入选择所述N型源极跟随器；以及
在所述输出信号的调谐电压更接近电源电压即VDD的情况下，将所述多路复用器配置成利用所述选择输入选择所述P型源极跟随器。
27.根据权利要求26所述的方法，还包括使所述输出端连接至后置滤波器电路的输入端的步骤。
28.根据权利要求26所述的方法，还包括使所述输入端连接至积分器的输出端的步骤。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/985,566 | 2010-12-02 | ||
| US12/985,566 US8552772B2 (en) | 2011-01-06 | 2011-01-06 | Loop filter buffer with level shifter |
| PCT/JP2011/007234 WO2012093458A1 (en) | 2011-01-06 | 2011-12-22 | Loop filter buffer with level shifter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102884726A CN102884726A (zh) | 2013-01-16 |
| CN102884726B true CN102884726B (zh) | 2015-02-04 |
Family
ID=46454808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180022038.3A Active CN102884726B (zh) | 2011-01-06 | 2011-12-22 | 具有电平移位器的环路滤波器缓冲器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8552772B2 (zh) |
| EP (1) | EP2661813B1 (zh) |
| JP (1) | JP5777700B2 (zh) |
| CN (1) | CN102884726B (zh) |
| WO (1) | WO2012093458A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9774335B2 (en) * | 2015-08-13 | 2017-09-26 | Nxp Usa, Inc. | Phase locked loop circuit, integrated circuit, communication unit and method therefor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222385B1 (en) * | 1999-01-12 | 2001-04-24 | Hyundai Electronics Industries Co., Ltd. | Level shifter circuit |
| CN101222225A (zh) * | 2006-12-04 | 2008-07-16 | 奇景光电股份有限公司 | 电平移位电路 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55140310A (en) * | 1979-04-18 | 1980-11-01 | Mitsubishi Electric Corp | Voltage follower circuit |
| GB2183947B (en) * | 1985-12-06 | 1990-07-25 | Plessey Co Plc | Frequency synthesiser |
| JPH01152817A (ja) * | 1987-12-09 | 1989-06-15 | Mitsubishi Electric Corp | レベルシフト回路 |
| US5276661A (en) * | 1990-07-18 | 1994-01-04 | Sundstrand Corporation | Master clock generator for a parallel variable speed constant frequency power system |
| JPH04345308A (ja) * | 1991-05-23 | 1992-12-01 | Fujitsu Ltd | レベルシフト機能付オペアンプ回路 |
| JPH0555490A (ja) * | 1991-08-23 | 1993-03-05 | Mitsubishi Electric Corp | バツフア回路 |
| JP2613521B2 (ja) * | 1992-03-02 | 1997-05-28 | ソニー・テクトロニクス株式会社 | Ｐｌｌ発振装置 |
| JPH0673929U (ja) * | 1993-03-26 | 1994-10-18 | 日立電子株式会社 | 周波数シンセサイザ |
| JPH07336216A (ja) * | 1994-06-13 | 1995-12-22 | Oki Electric Ind Co Ltd | 電圧制御発振器 |
| FI97579C (fi) | 1995-04-04 | 1997-01-10 | Nokia Telecommunications Oy | Vaihelukitun silmukan silmukkasuodatin |
| JP3369843B2 (ja) | 1996-04-26 | 2003-01-20 | 株式会社日立製作所 | 高速ｐｌｌ回路 |
| US6002273A (en) | 1998-10-05 | 1999-12-14 | Motorola, Inc. | Linear low noise phase-frequency detector |
| JP2001257567A (ja) * | 2000-03-08 | 2001-09-21 | Hitachi Ltd | 電圧制御発振器およびｐｌｌ回路および半導体集積回路装置 |
| ATE344499T1 (de) | 2001-06-15 | 2006-11-15 | Analog Devices Inc | Interpolator mit variablem modul und variabler frequenzsynthesizer mit dem interpolator mit variablem modul |
| US7012471B2 (en) | 2003-06-27 | 2006-03-14 | Analog Devices, Inc. | Gain compensated fractional-N phase lock loop system and method |
| JP4140528B2 (ja) * | 2004-01-30 | 2008-08-27 | 株式会社デンソー | Ａ／ｄ変換装置 |
| US7693247B2 (en) * | 2005-09-26 | 2010-04-06 | Infineon Technologies Ag | Phase locked loop having reduced inherent noise |
| US7606342B1 (en) * | 2006-04-05 | 2009-10-20 | L-3 Communications Titan Corporation | Tracking the phase of a received signal |
| US7515003B2 (en) * | 2007-05-30 | 2009-04-07 | Ana Semiconductor | Filter-based lock-in circuits for PLL and fast system startup |
| JP5020721B2 (ja) | 2007-07-02 | 2012-09-05 | 川崎マイクロエレクトロニクス株式会社 | 位相ロックループ回路 |
-
2011
- 2011-01-06 US US12/985,566 patent/US8552772B2/en active Active
- 2011-12-22 WO PCT/JP2011/007234 patent/WO2012093458A1/en active Application Filing
- 2011-12-22 JP JP2013504605A patent/JP5777700B2/ja active Active
- 2011-12-22 EP EP11854941.9A patent/EP2661813B1/en not_active Not-in-force
- 2011-12-22 CN CN201180022038.3A patent/CN102884726B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222385B1 (en) * | 1999-01-12 | 2001-04-24 | Hyundai Electronics Industries Co., Ltd. | Level shifter circuit |
| CN101222225A (zh) * | 2006-12-04 | 2008-07-16 | 奇景光电股份有限公司 | 电平移位电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8552772B2 (en) | 2013-10-08 |
| CN102884726A (zh) | 2013-01-16 |
| WO2012093458A1 (en) | 2012-07-12 |
| JP2013532914A (ja) | 2013-08-19 |
| EP2661813A1 (en) | 2013-11-13 |
| US20120176171A1 (en) | 2012-07-12 |
| EP2661813B1 (en) | 2017-04-19 |
| JP5777700B2 (ja) | 2015-09-09 |
| EP2661813A4 (en) | 2015-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7734000B2 (en) | Clock and data recovery circuits | |
| JP5138027B2 (ja) | 外部制御を必要としないデジタル位相ロックによるクロック抽出装置 | |
| CN101056104B (zh) | 具有与操作频率无关的电荷泵增益的延迟锁定环 | |
| CN1812268B (zh) | 时钟产生电路及相关数据恢复电路 | |
| CN104702274A (zh) | 双模串行链路时钟和数据恢复体系结构 | |
| US7696831B2 (en) | Phase locked loop and method for controlling the same | |
| US20120146692A1 (en) | Differential controlled phase locked loop circuit | |
| US20210111859A1 (en) | Clock data recovery circuit with improved phase interpolation | |
| CN110233621A (zh) | Pll电路及cdr装置 | |
| CN107306125A (zh) | 信号生成电路以及信号生成方法 | |
| US20150349783A1 (en) | Receiving circuit | |
| CN102884726B (zh) | 具有电平移位器的环路滤波器缓冲器 | |
| JP2008311862A (ja) | 電圧制御発振器及びこれを用いた位相同期回路 | |
| US20070176697A1 (en) | Controllable oscillator with output oscillation adjustment and method for producing an output oscillation for use therewith | |
| KR101701641B1 (ko) | 신호의 상승 에지와 하강 에지를 이용하여 높은 대역폭을 가지는 위상 동기 루프 | |
| CN104426536A (zh) | 锁相环电路、锁相环模块和锁相环方法 | |
| US11804846B2 (en) | Phase-locked loop with phase information multiplication | |
| US20060255868A1 (en) | Controllable phase locked loop via adjustable delay and method for producing an output oscillation for use therewith | |
| US7436228B1 (en) | Variable-bandwidth loop filter methods and apparatus | |
| US7750744B2 (en) | Single-ended to differential translator to control current starved delay cell bias | |
| CN107710622B (zh) | 一种时钟产生电路及产生时钟信号的方法 | |
| US20150062432A1 (en) | Pixel clock generator, digital tv including the same, and method of generating pixel clock | |
| KR100970916B1 (ko) | 위상 동기 루프의 루프-필터의 튜닝 | |
| KR101638154B1 (ko) | 레퍼런스 클럭으로 동작하는 클럭 데이터 복원 회로, 데이터 수신 장치 및 그 방법 | |
| KR102527676B1 (ko) | 위상 고정 루프 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |