CN109150166A - 一种锁相环路的带宽控制系统和方法 - Google Patents

Abstract

本发明实施例提供了一种锁相环路的带宽控制系统和方法，涉及电子技术领域。该系统包括：锁相环路和锁定检测模块，锁相环路包含电荷泵模块；其中，电荷泵模块连接锁定检测模块；锁定检测模块，用于依据锁相环路的参考信号和反馈信号，输出标志位信号到电荷泵模块；电荷泵模块，用于依据标志位信号对锁相环路的环路带宽进行控制，其中，锁相环路处于捕捉状态时，增大锁相环路中的充电电流和放电电流，以增大锁相环路的环路带宽；锁相环路处于锁定状态时，减少锁相环路中的充电电流和放电电流，以降低所述锁相环路的环路带宽。本发明实施例可在锁相环路工作的不同阶段变换带宽，从而满足锁定速度和时钟性能的要求。

Description

一种锁相环路的带宽控制系统和方法

技术领域

本发明涉及电子技术领域，特别是涉及一种锁相环路的带宽控制系统和一种锁相环路的带宽控制方法。

背景技术

目前，很多应用需要时钟锁定系统中的锁相环路(Phase Locked Loop，PLL)快速锁定，因此设计上需要增大捕捉过程的带宽，使锁相环路加速进入锁定状态。

通常，时钟锁定系统中的锁相环路(简称时钟环路)设计从捕捉入锁阶段到锁定输出阶段，带宽都是固定的，即一组输入设置对应一个固定的设计带宽。锁相环路的带宽越大，对需要纠正的频率误差和相位误差的反应就越快，就能在更短时间内达到目标频率值。但是，锁定后大带宽会带来：输入频率及PLL中的杂散(Spur)信号引入更多的噪声叠加到输出时钟上，导致噪声滤除、减小效果变差的问题。这些问题在锁相环路锁定后比较明显，是影响输出时钟性能的主要障碍之一。

发明内容

鉴于上述问题，本发明实施例提供一种锁相环路的带宽控制系统和相应的一种锁相环路的带宽控制方法，解决现有锁相环路不能同时满足锁定速度和输出时钟性能要求的问题。

为了解决上述问题，本发明实施例公开了一种锁相环路的带宽控制系统，包括：锁相环路和锁定检测模块，所述锁相环路包含电荷泵模块；

其中，所述电荷泵模块连接所述锁定检测模块；

所述锁定检测模块，用于依据所述锁相环路的参考信号和反馈信号，输出标志位信号到所述电荷泵模块；

所述电荷泵模块，用于依据所述标志位信号对所述锁相环路的环路带宽进行控制，其中，所述锁相环路处于捕捉状态时，增大所述锁相环路中的充电电流和放电电流，以增大所述锁相环路的环路带宽；所述锁相环路处于锁定状态时，减少所述锁相环路中的充电电流和放电电流，以降低所述锁相环路的环路带宽。

可选的，所述电荷泵模块包含充电支路和放电支路；

在所述锁相环路处于捕捉状态时，所述电荷泵模块依据所述标志位信号控制所述充电支路和放电支路导通，以增大所述锁相环路中的充电电流和放电电流；

在所述锁相环路处于锁定状态时，所述电荷泵模块依据所述标志位信号控制所述充电支路和放电支路断开，以减少所述锁相环路中的充电电流和放电电流。

可选的，所述充电支路包含充电控制端，所述放电支路包含放电控制端；

所述锁定检测模块的输出端分别连接所述充电控制端和所述放电控制端，且所述充电支路通过所述充电控制端接收所述标志位信号，以及所述放电支路通过所述放电控制端接收所述标志位信号的反信号。

可选的，所述锁相环路还包括：环路滤波器模块，且所述环路滤波器模块与所述电荷泵模块连接；

其中，所述充电支路用于对所述环路滤波器模块的控制电压进行充电，所述放电支路用于对所述环路滤波器模块的控制电压进行放电。

可选的，所述充电支路包含第一晶体管，且通过所述第一晶体管与所述锁定检测模块相连接；

所述放电支路包含第二晶体管，且通过所述第二晶体管与所述锁定检测模块相连接；

当所述第一晶体管导通且所述第二晶体管截止时，通过所述充电支路对所述环路滤波器模块的控制电压进行充电；

当所述第一晶体管截止且所述第二晶体管导通时，通过所述放电支路对所述环路滤波器模块的控制电压进行放电。

可选的，所述锁相环路还包含：鉴频鉴相模块和分频器模块；

其中，所述鉴频鉴相模块，用于接收所述锁相环路的参考信号和通过所述分频器模块输出的所述反馈信号。

本发明实施例还公开了一种锁相环路的带宽控制方法，包括：

对锁相环路的参考信号和反馈信号进行检测，生成标志位信号；

依据所述标志位信号对所述锁相环路的环路带宽进行控制；

其中，所述依据所述标志位信号对所述锁相环路的环路带宽进行控制，包括：所述锁相环路处于捕捉状态时，增大所述锁相环路中的充电电流和放电电流，以增大所述锁相环路的环路带宽；所述锁相环路处于锁定状态时，减少所述锁相环路中的充电电流和放电电流，以降低所述锁相环路的环路带宽。

可选的，所述依据所述标志位信号对所述锁相环路的环路带宽进行控制，包括：

依据所述标志位信号，确定所述锁相环路的当前状态；

当所述当前状态为捕捉状态，采用所述标志位信号控制所述锁相环路中的充电支路和放电支路导通，以增大所述锁相环路中的充电电流和放电电流；

当所述当前状态为锁定状态，采用所述标志位信号控制所述锁相环路中的充电支路和放电支路断开，以减少所述锁相环路中的充电电流和放电电流。

可选的，所述依据所述标志位信号，确定所述锁相环路的当前状态，包括：

判断所述标志位信号是否为锁相环路的锁定信号；

若是，则确定所述锁相环路的当前状态为锁定状态；否则，确定所述锁相环路的当前状态为捕捉状态。

可选的，所述依据所述标志位信号对所述锁相环路的环路带宽进行控制，还包括：

通过所述充电支路的充电控制端接收所述标志位信号，并通过所述放电支路的放电控制端接收所述标志位信号的反信号。

本发明实施例包括以下优点：

本发明实施例中，可在锁相环路工作的不同阶段变换带宽，从而满足锁定速度和时钟性能的要求。具体的，通过对电荷泵增益在入锁捕捉过程和锁定后的分段调制，满足了捕捉过程的快速收敛要求，使得锁相环路可以正常入锁，同时优化了锁相环路锁定后时钟噪声性能，从而能够抑制输出时钟噪声。

附图说明

图1是本发明实施例的一种锁相环路的带宽控制系统的结构示意图；

图2是本发明的一种锁相环路的带宽控制方法实施例的步骤流程图；

图3是本发明一个示例中的一种锁相环路的带宽控制系统的结构示意图；

图4是本发明一示例中的一种锁相环路的带宽控制方法实施例的步骤流程图；

图5是本发明一个示例中的电荷泵模块中充电支路和放电支路的控制示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

时钟锁定系统为集成电路设计提供了可编程多种时钟输出的需求，其中关键问题在于快速锁定的同时保证时钟的精准度。

需要说明的是，精准度在频域可称为相位噪声，换算成时域可称为时钟抖动。锁相环路中各模块作为噪声源经过不同的传递函数叠加在一起最终在输出时钟上呈现出锁相环路的相位噪声。该噪声可按照频段分为带内噪声和带外噪声。带内噪声的主要来源是电荷泵和输入参考源。电荷泵的增益过大会导致电流失配增大，带内噪声增大；而过小的电荷泵增益会对分频数较高的设计带来系统捕捉过程不收敛的系统问题。

本发明实施例提供了一种锁相环路的带宽控制系统，可在锁相环路工作的不同阶段变换锁相环路的带宽，从而满足锁定速度和时钟性能的要求。

参照图1，示出了本发明实施例的一种锁相环路的带宽控制系统的结构示意图。

本发明实施例中，锁相环路的带宽控制系统可以包括：锁相环路110和锁定检测模块120，该锁相环路110包含电荷泵模块111。

其中，所述电荷泵模块111连接所述锁定检测模块120。所述锁定检测模块120，用于依据所述锁相环路110的参考信号FREF和反馈信号FBK，输出标志位信号lock到所述电荷泵模块111。如图1所示，参考信号FREF可以是输入到锁相环路的基准频率信号；反馈信号FBK可以是锁相环路输出的，并反馈到该锁相环路的输入端重新输入的信号。

所述电荷泵模块111，用于依据所述标志位信号lock对所述锁相环路110的环路带宽进行控制。具体的，所述锁相环路110处于捕捉状态时，增大所述锁相环路110中的充电电流和放电电流，以增大所述锁相环路110的环路带宽；所述锁相环路110处于锁定状态时，减少所述锁相环路110中的充电电流和放电电流，以降低所述锁相环路110的环路带宽。环路带宽可以用于表征锁相环路输出信号对应的带宽。

在实际处理中，可以通过增加电荷泵增益、增加振荡器频率增益或改变滤波电容大小等方法实现增加锁相环路的带宽。优选的，本发明实施例可以通过对电荷泵增益在入锁捕捉过程和锁定后的分段调制，使得锁相环路从开始工作到稳定输出过程中带宽是阶段性变化，从而可在满足捕捉过程的快速收敛要求的同时优化了的锁定后时钟噪声性能。

具体的，本发明实施例中的锁相环路从开始工作到稳定输出过程中带宽是阶段性变化，即一套输入可设置对应两个或以上的设计带宽。因此，在锁相环路工作的不同阶段，可变换锁相环路的带宽，从而满足锁定速度和时钟性能的要求。

参照图2，示出了本发明的一种锁相环路的带宽控制方法实施例的步骤流程图，具体可以包括如下步骤：

步骤202，对锁相环路的参考信号和反馈信号进行检测，生成标志位信号。

步骤204，依据所述标志位信号对所述锁相环路的环路带宽进行控制。

在本发明实施例中，依据所述标志位信号对所述锁相环路的环路带宽进行控制，可以包括：锁相环路处于捕捉状态时，增大所述锁相环路中的充电电流和放电电流，以增大所述锁相环路的环路带宽，即使得锁相环路工作在大带宽状态下；所述锁相环路处于锁定状态时，减少所述锁相环路中的充电电流和放电电流，以降低所述锁相环路的环路带宽。

需要说明的是，锁相环路还可以包括环路滤波器模块；该环路滤波器模块可以包含滤波器。其中，不同的滤波器及锁相环路设计会影响锁相环路中的电流最大值的计算方法，本发明实施例对此不作限制。

针对快速锁定的功能要求，在锁相环路开始工作进入频率捕捉阶段，锁相环路可采用大带宽来满足快速锁定需求。本发明实施例可在此阶段，增大锁相环路中的充电电流和放电电流，使得锁相环路可工作在大带宽快速锁定模式下，从而满足了捕捉过程的快速收敛要求。具体而言，在捕抓阶段，锁相环路可以工作在大带宽快速锁定状态下，如可以锁定标识位信号为低电平，从而可以基于锁定的标识位信号增大锁相环路中的充电电流和放电电流，以增大锁相环路的带宽。

当锁相环路捕捉成功，输出信号的频率已经达到目标频率时，可以减少该锁相环路中的充电电流和放电电流，以降低所述锁相环路的环路带宽，如可以通过控制电荷泵电流输出值，降低锁相环路的带宽，使锁相环路工作在小带宽低噪模式。可见，本发明实施例可通过对锁相环路的带宽进行压缩，直接降低锁相环路的带外噪声，进而提高输入频率噪声及Spur信号的抑制作用。

需要说明的是，Spur信号是指PLL中的杂散信号，如PLL中常见的杂散信号是参考杂散信号。这些杂散信号会因为电荷泵充电电流和放电电流的失配、电荷泵漏电流以及电源耦合而增大，并且会严重影响输出信号的噪声质量。

在本发明的一个可选实施例中，锁相环路110还可以包含：鉴频鉴相模块和分频器模块。其中，分频器模块可以用于输出所述锁相环路110的反馈信号。鉴频鉴相模块，可以用于接收锁相环路110的参考信号和通过所述分频器模块输出的反馈信号。

具体的，鉴频鉴相模块的输入端分别与所述锁定检测模块和所述分频器模块相连接，并且该鉴频鉴相模块的输出端可以与所述电荷泵模块相连接。鉴频鉴相模块可以包含鉴相器(Phase Detector，PD)，如可以是一个鉴频鉴相器(phase frequency detector，PFD)，且可以用于检测锁相环路的参考信号与反馈信号之间的相位差，并输出一个周期性的脉冲(Pulse)信号。该Pulse信号的宽度可以用于代表参考信号与反馈信号的相位差。Pulse信号可以输入到电荷泵模块内，且可以用于控制电荷泵(Charge Pump，CP)输出充电电流的时间长度。

需要说明的是，CP可以对锁相环路中的环路滤波器(Loop Filter，LF)进行充电、放电，从而调节锁相环路中的压控振荡器(Voltage Controlled Oscillator，VCO)的控制电压。

在本发明的一个可选实施例中，所述电荷泵模块包含充电支路和放电支路；在所述锁相环路处于捕捉状态时，所述电荷泵模块依据所述标志位信号控制所述充电支路和放电支路导通，以增大所述锁相环路中的充电电流和放电电流；在所述锁相环路处于锁定状态时，所述电荷泵模块依据所述标志位信号控制所述充电支路和放电支路断开，以减少所述锁相环路中的充电电流和放电电流。

在本发明的一个可选实施例中，锁相环路110还可以包括：环路滤波器模块，且所述环路滤波器模块与所述电荷泵模块111连接。其中，所述充电支路用于对所述环路滤波器模块的控制电压进行充电，所述放电支路用于对所述环路滤波器模块的控制电压进行放电。

为使本领域技术人员更好地理解本发明实施例，以下通过示例进行说明：

作为本发明的一个示例，环路滤波器模块可以是一个低通滤波器(Low-passfilter，LPF)，且LPF上的控制电压可以作为VCO的控制电压。需要说明的是，VCO的输出频率可随控制电压变化，如可以随着控制电压变高，输出频率变高；或者，可以随着控制电压变低，输出频率变高，本发明实施例对此不作限制。

振荡器模块可以包含锁相环路中的压控振荡器。该压控振荡器可以由多级差分反相器(放大器)级联而成；其中，上一级输出的差分信号作为下一级的差分输入信号。需要说明的是，每一级的差分输出信号都可作为分频器(Dividers，DIV)的输入信号，且他们的频率相同。分频器可以通过逻辑及时序调节进行频率分频，输出锁相环路的反馈信号。

参照图3，示出了本发明一个示例中的一种锁相环路的带宽控制系统的结构示意图。

在本示例中，锁相环路可以包括：鉴频鉴相模块PFD、电荷泵模块CP、环路滤波器模块LPF、振荡器模块VCO和分频器模块DIV。具体的，锁相环路可以通过鉴频鉴相模块PFD检测到反馈信号FBK与参考信号FREF的相位差，从而可在电荷泵模块CP和环路滤波器模块LPF的协作下，产生振荡器模块VCO的控制电压的变化，进而可以对反馈信号FBK的输出频率进行调节。其中，锁相环路的倍频功能可以由分频器时间及公式FOUT＝FREF＊DIVN进行确定。需要说明的是，FOUT可以用于表示PLL输出频率，FREF可以用于表示PLL输入信号对应的参考频率，DIVN用于表示PLL倍频系数。该公式FOUT＝FREF＊DIVN可用于确定PLL输出信号的频率与参考频率以及倍频系数的关系，以描述说明PLL对参考频率进行可控倍频的功能。例如，当需要输出1200MHz频率时，参考频率为50MHz，倍频系数可以设成1200/50＝24。

锁相环路外还可以有一个锁定检测模块。该锁定检测模块LOCK_DETECT输出的环路锁定信号lock可以用于标志锁相环路是否锁定，亦即可以用于判断锁相环路是否有稳定频率输出。

需要说明的是，本示例中的结构可以应用于各种变化的电荷泵锁相环路中。不同的设计中可以对锁相环路中诸如CP、VCO等各模块有不同的拓扑结构，且可以在不同位置加入分频器DIV来控制锁相环路的输出频率，从而改变锁相环路的带宽，本发明实施例对此不作限制。

参照图4，示出了本发明一示例中的一种锁相环路的带宽控制方法实施例的步骤流程图，具体可以包括如步骤：

步骤402，对锁相环路的参考信号和反馈信号进行检测，生成标志位信号。

在本示例中，如图3所示，锁定检测模块LOCK_DETECT可以对锁相环路的参考信号FREF和反馈信号FBK进行检测，以检测锁相环路是否锁定，并且可以输出对应的环路锁定信号lock，即生成标志位信号，以及将该环路锁定信号lock传输给电荷泵模块CP。其中，参考信号FREF可以包括外部输入的参考频率时钟源对应的信号，如输入到锁相环路的基准频率信号。反馈信号FBK可以是通过分频器模块DIV输出，并反馈给鉴频鉴相模块PFD的信号。

例如，在检测到锁相环路锁定时，锁定检测模块LOCK_DETECT可以将环路锁定信号lock设置为高电平，并输出给电荷泵模块CP；在检测到锁相环路未锁定时，即锁相环路工作在捕抓阶段，锁定检测模块LOCK_DETECT可以将环路锁定信号lock设置为低电平，并输出给电荷泵模块CP。

需要说明的是，锁定检测模块LOCK_DETECT也可以在锁相环路锁定时将环路锁定信号lock设置为低电平，以及在锁相环路未锁定时将环路锁定信号lock设置为高电平，本发明实施例对此不作限制。

步骤404，依据所述标志位信号，确定所述锁相环路的当前状态。

在本发明实施例中，可选地，依据所述标志位信号，确定所述锁相环路的当前状态，可以包括：判断所述标志位信号是否为锁相环路的锁定信号；若是，则确定所述锁相环路的当前状态为锁定状态，执行步骤408；否则，确定所述锁相环路的当前状态为捕捉状态，执行步骤406。其中，锁相环路的锁定信号可以用于表征锁相环路的输出频率已被锁定，即锁相环路已处于锁定状态。

步骤406，当所述当前状态为捕捉状态，采用所述标志位信号控制所述锁相环路中的充电支路和放电支路导通，以增大所述锁相环路中的充电电流和放电电流。

步骤408，当所述当前状态为锁定状态，采用所述标志位信号控制所述锁相环路中的充电支路和放电支路断开，以减少所述锁相环路中的充电电流和放电电流。

作为本发明的一个示例，当电荷泵的电流值变为原来的1/N，锁相环路的带宽可以减小到原来的噪声抑制可提高倍，且同时不会影响锁相环路的稳定性能。其中，N为改变电流值的比例系数。例如，当N为2时，且锁相环路原设计的电流值为100微安(uA)，可通过控制电流值变化为50uA，随即可在其它参数不变的情况下，将锁相环路的带宽变为原来的

可见，本发明实施例在锁相环路锁定后才进行锁相环路的带宽调整，即锁相环路的带宽调整与环路锁定信号相关。当锁相环路输入发生变化时及锁相环路重新进入频率捕捉阶段时，锁相环路的带宽可重新恢复到大带宽快锁模式，使得锁相环路可以实现重新快速锁定。

在实际处理中，可以通过增加锁定检测模块LOCK_DETECT输出的lock信号与锁相环路中模块的协作功能，实现锁相环路不同阶段的带宽调节。具体的，锁定检测模块的输出端可以与电荷泵模块的控制端相连接，从而可以将锁定检测模块LOCK_DETECT输出的环路锁定信号lock可以作为锁相环路工作在不同阶段的标志位(FLAG)信号，对锁相环路中各模块进行分阶段的控制，从而实现了锁相环路不同阶段的带宽调节。可选地，电荷泵模块的控制端可以包括充电控制端和放电控制端，且锁定检测模块的输出端可以分别连接所述充电控制端和所述放电控制端。

在本发明实施例中，电荷泵模块可以包含多条充电支路和多条放电支路。具体的，多条充电支路可以并联连接，形成该电荷泵模块中的充电电路，且该充电电路的输出为输出信号充电电流源，以及充电电路的电流可称为锁相环路的充电电流。部分充电支路可以与电荷泵模块的充电控制端相连接，且各充电支路的电流大小可以受电荷泵电流源的偏置电压控制。同理，多条放电支路也可以并联连接，形成该电荷泵模块中的放电电路，且该放电电路的输出为输出信号放电电流源，放电电路的电流可称为锁相环路的放电电流。部分放电支路可以与电荷泵模块的放电控制端相连接，且各放电支路的电流大小可以受电荷泵电流源的偏置电压控制。其中，电荷泵电流源的偏置电压大小可以由锁相环路设计决定，本发明实施例对此不作限制。

在本发明的一个可选实施例中，充电支路可以包含充电控制端，放电支路可以包含放电控制端；所述锁定检测模块的输出端可以分别连接所述充电控制端和所述放电控制端。

一个可选示例，依据所述标志位信号对所述锁相环路的环路带宽进行控制，还可以包括：通过所述充电支路的充电控制端接收所述标志位信号，并通过所述放电支路的放电控制端接收所述标志位信号的反信号。例如，电荷泵模块中的充电支路可以通过充电控制端接收锁定检测模块输出的标志位信号，且该电荷泵模块中的放电支路可以通过所述放电控制端接收该标志位信号的反信号，即充电控制端可以用于接收所述标志位信号，放电控制端可以用于接收所述标志位信号的反信号。

又如，电荷泵模块中的放电支路可以通过所述放电控制端接收所述标志位信号，且充电支路可以通过所述充电控制端接收所述标志位信号的反信号，即放电控制端可以用于接收所述标志位信号，充电控制端可以用于接收所述标志位信号的反信号。显然，依据所述标志位信号对所述锁相环路的环路带宽进行控制，也可以包括：通过充电支路的充电控制端接收所述标志位信号，并可通过放电支路的放电控制端接收标志位信号的反信号，本发明实施例对此不作限制。

具体的，在锁相环路中，电荷泵模块可以与环路滤波器模块相连接；该环路滤波器模块可以作为电荷泵模块的负载。例如，电荷泵模块的输出端可以连接环路滤波器模块，并且可以对该环路滤波器模块的控制电压VCTRL进行充电或放电，使得该环路滤波器模块的控制电压可以产生不同电位。

在本发明的一个可选实施例中，充电支路可以包含第一晶体管，且可通过该第一晶体管与锁定检测模块相连接。放电支路可以包含第二晶体管，且可通过该第二晶体管与锁定检测模块相连接。当所述第一晶体管导通且所述第二晶体管截止时，通过所述充电支路对所述环路滤波器模块的控制电压进行充电；当所述第一晶体管截止且所述第二晶体管导通时，通过所述放电支路对所述环路滤波器模块的控制电压进行放电。

具体的，充电电路中的各充电支路可以包含一个或多个晶体管。充电支路中的晶体管可以与充电控制端相连接，作为本发明实施例中的第一晶体管，从而可以依据充电控制端接收到的标志位信号来控制该充电支路是否导通，以对充电电路的充电电流进行控制。同理，放电电路中的各放电支路可以包含一个或多个晶体管。放电支路中的晶体管可以与放电控制端相连接，作为本发明实施例中的第二晶体管，从而可以依据放电控制端接收到的标志位信号来控制该放电支路是否导通，以对放电电路的放电电流进行控制。

需要说明的是，本发明实施例中的晶体管可以包括：PMOS管、NMOS管等，如充电电路中的第一晶体管可以是PMOS管，放电电路中的第二晶体管可以是NMOS管，本发明实施例对此不作限制。

参照图5，示出了本发明一个示例中的电荷泵模块中充电支路和放电支路的控制示意图。

图5中的上排6个晶体管D1-D6为PMOS管，可以形成电荷泵模块中的充电电路，作为输出信号充电电流源；下排6个晶体管D7-D12为NMOS管，可以形成电荷泵模块中的放电电路，作为输出信号放电电流源。

其中，充电电路可通过充电开关S1连接到LPF，对该LPF的控制电压VCTRL进行充电；放电电路可通过放电开关S2连接到LPF，对该LPF的控制电压VCTRL进行放电。

需要说明的是，充电电路中的各充电支路的电流大小受电荷泵电流源的PMOS管偏置电压PBS控制，放电电路中的各放电支路的电流大小受电荷泵电流源的NMOS管偏置电压NBS控制，且NBS/PBS可以用来确定电荷泵的基准电流。

在本发明实施例中，当充电电路中的充电支路对应的总支路数量为N时，与锁定检测模块LOCK_DETECT相连接的充电支路对应支路数量可以是N-1，也可以是N-2，……，具体可以根据锁相环路大带宽时充电电流大小的设计配合PBS产生的每条充电支路的电流大小来选择应用，本发明实施对此不作限制。。同理，当放电电路中的放电支路对应的总支路数量为M时，与锁定检测模块LOCK_DETECT相连接的放电支路对应支路数量可以是M-1，也可以是M-2，……，具体可以根据锁相环路大带宽时放电电流大小的设计配合NBS产生的每条放电支路的电流大小来选择应用进行设计，本发明实施对此也不作限制。例如，当锁相环路在大带宽时需要提供60微安(uA)的充电/放电电流，若NBS/PBS控制的一条支路导通可以产生20uA的电流，则锁相环路中可以选择导通3条放电支路或放电支路；同理，如果NBS/PBS控制的一条支路导通可以产生15uA的电流，则锁相环路中可以选择导通4条放电支路或放电支路NBS/PBS一支提供15u。需要说明的是，N和M均为整数。

在本示例中，如图5所示，充电电路可包括：晶体管D1和晶体管D4形成的第一条充电支路、晶体管D2和晶体管D5形成的第二条充电支路，以及，晶体管D3和晶体管D6形成的第三条充电支路。其中，晶体管D5和晶体管D6可以与充电控制端相连接，作为本发明实施例中的第一晶体管，可接收锁定检测模块LOCK_DETECT输出的环路锁定信号lock；晶体管D4可以与电源VSS相连接。

放电电路可包括：晶体管D7和晶体管D10形成的第一条放电支路、晶体管D8和晶体管D11形成的第二条放电支路，以及，晶体管D9和晶体管D12形成的第三条放电支路。其中，晶体管D8和晶体管D9可以与放电控制端相连接，作为本发明实施例中的第二晶体管，可接收锁定检测模块LOCK_DETECT输出的环路锁定信号的反信号；晶体管D10可以与参考地VDD连接。需要说明的是，lockb信号为lock信号经反相器输出的信号，如lock信号为高电平‘1’时，lockb信号为低电平‘0’；反之，lock信号为低电平‘0’时，lockb信号为高电平‘1’。

当锁相环路处于捕捉状态时，lock信号为低电平，lockb信号为高电平，图5中的晶体管D5、晶体管D6、晶体管D8及晶体管D9导通，使得图5中的充电支路和放电支路全部导通，增大了充电电路的充电电流和放电电路的放电电流，使得锁相环路可在大电流状态快速锁定。

当环路处于锁定状态时，lock信号为高电平，lockb信号为低电平，图5中的晶体管D5、晶体管D6、晶体管D8及晶体管D9截止，使得图5中的充电支路和放电支路的导通数量减少到最小，即减少了充电电路的充电电流和放电电路的放电电流，如采用图5中的第一条充电支路输出的电流进行充电和采用第一条放电支路输出的电流进行放电，即能够保证锁定状态下每次检测到的UP/DN信号还可以打开CP进行小电流供应，使得锁相环路的带宽得到有效减小，从而抑制输入噪声及锁相环路的带外噪声。

需要说明的是，UP/DN信号为PFD模块产生的，UP信号的Pulse宽度可以用于代表充电时间长度，DN信号的Pulse宽度可以用于代表放电时间长度。UP/DN信号可以作用在图5中的开关上，UP信号可以用于控制充电开关S1负责充电；DN信号可以用于控制放电开关S2负责放电。

综上，本发明实施例可在锁相环路工作的不同阶段变换带宽，从而满足锁定速度和时钟性能的要求。具体的，通过对电荷泵增益在入锁捕捉过程和锁定后的分段调制，满足了捕捉过程的快速收敛要求，使得锁相环路可以正常入锁，同时优化了锁相环路锁定后时钟噪声性能，从而能够抑制输出时钟噪声。

需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种锁相环路的带宽控制系统和一种锁相环路的带宽控制方法，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种锁相环路的带宽控制系统，其特征在于，包括：锁相环路和锁定检测模块，所述锁相环路包含电荷泵模块；

其中，所述电荷泵模块连接所述锁定检测模块；

所述锁定检测模块，用于依据所述锁相环路的参考信号和反馈信号，输出标志位信号到所述电荷泵模块；

所述电荷泵模块，用于依据所述标志位信号对所述锁相环路的环路带宽进行控制，其中，所述锁相环路处于捕捉状态时，增大所述锁相环路中的充电电流和放电电流，以增大所述锁相环路的环路带宽；所述锁相环路处于锁定状态时，减少所述锁相环路中的充电电流和放电电流，以降低所述锁相环路的环路带宽。

2.根据权利要求1所述的系统，其特征在于，所述电荷泵模块包含充电支路和放电支路；

在所述锁相环路处于捕捉状态时，所述电荷泵模块依据所述标志位信号控制所述充电支路和放电支路导通，以增大所述锁相环路中的充电电流和放电电流；

在所述锁相环路处于锁定状态时，所述电荷泵模块依据所述标志位信号控制所述充电支路和放电支路断开，以减少所述锁相环路中的充电电流和放电电流。

3.根据权利要求2所述的系统，其特征在于，所述充电支路包含充电控制端，所述放电支路包含放电控制端；

所述锁定检测模块的输出端分别连接所述充电控制端和所述放电控制端，且所述充电支路通过所述充电控制端接收所述标志位信号，以及所述放电支路通过所述放电控制端接收所述标志位信号的反信号。

4.根据权利要求2或3所述的系统，其特征在于，所述锁相环路还包括：环路滤波器模块，且所述环路滤波器模块与所述电荷泵模块连接；

其中，所述充电支路用于对所述环路滤波器模块的控制电压进行充电，所述放电支路用于对所述环路滤波器模块的控制电压进行放电。

5.根据权利要求2或3所述的系统，其特征在于，

所述充电支路包含第一晶体管，且通过所述第一晶体管与所述锁定检测模块相连接；

所述放电支路包含第二晶体管，且通过所述第二晶体管与所述锁定检测模块相连接；

当所述第一晶体管导通且所述第二晶体管截止时，通过所述充电支路对所述环路滤波器模块的控制电压进行充电；

当所述第一晶体管截止且所述第二晶体管导通时，通过所述放电支路对所述环路滤波器模块的控制电压进行放电。

6.根据权利要求4所述的系统，其特征在于，所述锁相环路还包含：鉴频鉴相模块和分频器模块；

其中，所述鉴频鉴相模块，用于接收所述锁相环路的参考信号和通过所述分频器模块输出的所述反馈信号。

7.一种锁相环路的带宽控制方法，其特征在于，包括：

对锁相环路的参考信号和反馈信号进行检测，生成标志位信号；

依据所述标志位信号对所述锁相环路的环路带宽进行控制；

其中，所述依据所述标志位信号对所述锁相环路的环路带宽进行控制，包括：所述锁相环路处于捕捉状态时，增大所述锁相环路中的充电电流和放电电流，以增大所述锁相环路的环路带宽；所述锁相环路处于锁定状态时，减少所述锁相环路中的充电电流和放电电流，以降低所述锁相环路的环路带宽。

8.根据权利要求7所述的方法，其特征在于，所述依据所述标志位信号对所述锁相环路的环路带宽进行控制，包括：

依据所述标志位信号，确定所述锁相环路的当前状态；

当所述当前状态为捕捉状态，采用所述标志位信号控制所述锁相环路中的充电支路和放电支路导通，以增大所述锁相环路中的充电电流和放电电流；

当所述当前状态为锁定状态，采用所述标志位信号控制所述锁相环路中的充电支路和放电支路断开，以减少所述锁相环路中的充电电流和放电电流。

9.根据权利要求8所述的方法，其特征在于，所述依据所述标志位信号，确定所述锁相环路的当前状态，包括：

判断所述标志位信号是否为锁相环路的锁定信号；

若是，则确定所述锁相环路的当前状态为锁定状态；否则，确定所述锁相环路的当前状态为捕捉状态。

10.根据权利要求8所述的方法，其特征在于，所述依据所述标志位信号对所述锁相环路的环路带宽进行控制，还包括：

通过所述充电支路的充电控制端接收所述标志位信号，并通过所述放电支路的放电控制端接收所述标志位信号的反信号。