CN104052470B - 电荷泵锁相环、电容倍增方法及数控回路滤波器 - Google Patents
电荷泵锁相环、电容倍增方法及数控回路滤波器 Download PDFInfo
- Publication number
- CN104052470B CN104052470B CN201410084194.8A CN201410084194A CN104052470B CN 104052470 B CN104052470 B CN 104052470B CN 201410084194 A CN201410084194 A CN 201410084194A CN 104052470 B CN104052470 B CN 104052470B
- Authority
- CN
- China
- Prior art keywords
- signal
- charge pump
- loop filter
- phase
- integrating condenser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000003990 capacitor Substances 0.000 claims abstract description 43
- 230000005611 electricity Effects 0.000 claims description 12
- 230000010354 integration Effects 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 18
- 240000002853 Nelumbo nucifera Species 0.000 description 5
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 5
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000004590 computer program Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000001143 conditioned effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 210000001367 artery Anatomy 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003534 oscillatory effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
用于针对锁相环采用一个电荷泵的电容倍增的系统和方法，采用了以时分模式操作的数控回路滤波器。在当数字控制启动时，回路滤波器的实施例根据数字控制阻挡来自电荷泵的电流，使得电荷泵不能对积分电容器充电或放电。由于电流的至少一部分被阻挡，电荷泵需要更多的时间将电容器充电或放电至特定电平。随后，相对于锁相环的操作，电容器看起来比其实际值大。
Description
技术领域
本发明涉及采用用于电荷泵锁相环(PLL)电路的数字配置环路滤波器进行电容相乘。
背景技术
相位锁定环路或锁相环(PLL)是负反馈控制系统，其中振荡器产生的信号是锁定至输入参考信号的相位和频率。实施例包括包含相位检测器、电荷泵的电子电路，包含积分电容器C1和电阻器R1的滤波器，以及频率可变振荡器。相位检测器将输入参考信号的相位与从振荡器的输出导出的信号的相位进行比较，并且产生误差信号。电荷泵将误差信号转换成误差电流，而且积分电容器C1和电阻器R1根据误差电流动作以产生振荡器控制电压。积分电容器C1对误差电流积分(积分路径)以设置平均振荡器频率，而且电阻器R1提供瞬间相位校正(比例路径)。振荡器控制电压调节振荡器的频率以保持相位匹配。
稳定性是设计锁相环时的一个重要问题。等式1所示了对PLL输出中阻尼系数、过冲和振铃的测量，而且开环带宽、环路增益等于1时的频率如等式2所示。
在多个系数被增大以改进阻尼系数的同时，增大积分电容器的电容C1会增大稳定性，而不影响带宽。在许多低带宽锁相环实施例中，大电容器，例如高达几纳法(nF)，可用于实现可接受的阻尼系数。然而，很难在集成电路(IC)上对大电容器积分。电容倍增(capacitance multiplication)被用于利用更小的电容器实现可接受的阻尼系数。
采用电容倍增的PLL的实施例使用包括积分电荷泵和比例电荷泵的双通道环路滤波器。积分电荷泵基于来自相位检测器的误差信号的积分向积分电容器C1产生一定量的电荷，而且类似地，比例电荷泵基于来自相位检测器的误差信号的积分向电阻器R1产生成比例的量的电荷。积分输出和比例电荷泵相加，并且所得到的电压被提供至压控振荡器(VCO)。比例电荷泵的电流通常是积分器电荷泵的电流的几倍。当比例电荷泵的电流是积分电荷泵的电流的N倍时，积分电容器C1需要花费N倍时间来累积特定量的电荷，从而使得积分电容器C1的电容看起来乘以了系数N。
然而，该实施例使用两个电荷泵来实现电容倍增。第二个电荷泵使用了附加的IC面积，并导致增大的功耗和增大的成本。而且，由于两个电荷泵之间的失配，电容倍增系数以及PLL阻尼系数不能被精确地控制。而且，第二个电荷泵将导致PLL电路的附加噪声。
发明内容
在一些实施例中，本发明提供了针对采用一个电荷泵和数字配置的回路滤波器的电荷泵PLL电容倍增的系统和方法。阻挡电路被配置成允许相位误差脉冲的1/N部分对积分电容器C1充电或放电，其中N是整数。由于阻挡电路阻挡了相位误差脉冲的(N-1)/N部分，电荷泵在N大于1时花费了N倍时间或比N倍更长来将积分电容器C1充电或放电至特定量的电荷。因此，具有电容C的积分电容器C1看起来具有电容NxC。
在具体实施例中，电荷泵锁相环被布置成包括：相位检测器，其被配置成至少部分地基于基准时钟信号的相位与反馈信号的相位的比较来产生相位误差信号；电荷泵，其被配置成将相位误差信号转换成充电电流信号；数控回路滤波器，其被配置成接收充电电流信号和相位误差信号，并且利用充电电流信号的1/N部分对积分电容器进行充电或放电，以产生控制电压，N是大于1的整数。积分电容器的电容看起来大致是积分电容器的实际电容的N倍。电荷泵锁相环进一步包括压控振荡器，其被配置成接收控制电压并根据控制电压调节时钟信号，其中反馈信号至少部分地基于来自压控振荡器的时钟信号。
在一些实施例中，提供了一种用于电荷泵锁相环电路的电容倍增方法。所述方法包括：检测基准时钟与从压控振荡器的输出时钟信号得到的信号之间的相位差；至少部分地基于该相位差将相位误差信号转换成充电电流信号；利用充电电流信号的1/N部分对积分电容器进行充电或放电以产生控制电压，N是大于1的整数。积分电容器具有电容C，而且锁相环操作起来如同积分电容器的电容大致是C的N倍。所述方法还包括将控制电压提供给压控振荡器以控制输出时钟信号。
根据其它实施例一种为电荷泵锁相环提供电容倍增的数控回路滤波器包括阻挡电路，其被配置成至少部分地基于包括大于1的整数的阻挡系数以及相位误差信号的出现来产生阻挡信号。相位误差信号至少部分地基于基准时钟与从压控振荡器的时钟输出得到的信号之间的相位差。数控回路滤波器进一步包括回路滤波器，其被配置成至少部分地基于相位误差信号来阻挡电流的一部分对积分电容器充电或放电。该部分至少部分地基于阻挡系数。电荷泵锁相环操作使得积分电容器的电容包括积分电容器的实际电容的大致系数倍。
附图说明
将参考附图来描述实现本发明的各种特征的总体结构。附图及相关描述被提供用于说明本发明的实施例，而不是限制本发明的范围。在整个附图中，参考标号被重复使用来表示参考的元素之间的对应关系。
图1图示出根据具体实施例的具有采用一个电荷泵和数控回路滤波器的电荷倍增的示例性电荷泵PLL的框图。
图2图示出根据具体实施例的图1的电荷泵PLL中使用的示例性数控回路滤波器的框图。
图2A图示出根据具体实施例的图2的数控回路滤波器中使用的示例性阻挡电路的框图。
图3是图示出根据具体实施例的图2的数控回路滤波器中使用的示例性阻挡电路的功能的时序图。
图4图示出根据具体实施例的图2的数控回路滤波器中使用的示例性回路滤波器的框图。
图5是图示出根据其它具体实施例的另一示例性阻挡电路的功能的时序图。
图5A图示出根据具体实施例的图2的数控回路滤波器中使用的另一示例性阻挡电路的框图。
图6是来自传统锁相环的VCO控制电压和来自根据具体实施例的具有一个电荷泵和数控回路滤波器的示例性电荷倍增PLL的VCO控制电压的示图。
具体实施方式
本发明提供了针对锁相环(PLL)采用一个电荷泵和数控回路滤波器的电容倍增的系统和方法。实施例采用以时分模式操作的数控回路滤波器。回路滤波器的实施例根据数字控制阻挡来自电荷泵的电流，以使得在数字控制启动时电荷泵不能对积分电容器充电或放电。因此，电荷泵将花费更多的时间来将电容器充电或放电至特定电平。这样，电容器看起来比其实际值更大。
为了便于更详细地了解本发明，现参考图1。图1图示出具有采用一个电荷泵的电荷倍增的示例性电荷泵锁相环电路(PLL)100的框图。PLL100包括相位检测器(PD)102、电荷泵(CP)104、包括积分电容器C1的数控回路滤波器(DCLF)106、以及压控振荡器(VCO)108。
PLL 100进一步包括分频系数为M的可选分频器110，如本领域技术人员从本文的公开可以知道的，当时钟输出的频率倍增是期望的时PLL100中可包括可选分频器110。
相位检测器102接收基准时钟信号和从VCO 108得到的反馈信号，并且比较基准信号的相位和反馈信号的相位。根据比较，相位检测器102产生相位误差信息信号(高(UP)信号和低(DOWN)信号之一)，其中相位误差信息信号表示基准时钟信号与压控振荡器108的时钟输出之间的相位差幅值。而且，启动信号(高信号和低信号之一)表示与基准信号相比VCO时钟输出信号是否太快或太慢。例如，DOWN信号表示VCO时钟输出信号与基准信号相比太快，UP信号表示VCO时钟输出信号与基准信号相比太慢。如果基准时钟信号与反馈信号之间的相位差小于与定量，使得该相位差可被认为大致为零，则相位检测器102不产生UP信号或DOWN信号。
在实施例中，相位误差信息信号UP和DOWN是其宽度与相位误差成比例的数字脉冲。在进一步的实施例中，相位检测器102包括相位/频率检测器102以实现更好的回路性能。根据此处的公开，本领域技术人员可以得知比较基准信号与反馈信号以产生相位误差信号的相位检测器电路102或相位频率检测器电路102的大量实施例。
电荷泵104从相位检测器102接收相位误差信息信号UP和DOWN。相位误差信息信号UP和DOWN控制电荷泵104以便利用恒定电流对数控回路滤波器106进行充电或放电。例如，DOWN信号使得电荷泵104对数控回路滤波器106放电，UP信号使得电荷泵104对数控回路滤波器106充电。电荷泵104将相位信息信号UP和DOWN转换成模拟误差电流或电荷信号ICP。
在实施例中，电荷正比于相位误差信息信号UP和DOWN的脉冲宽度。根据此处的公开，本领域技术人员可以得知至少部分地基于来自相位检测器102的相位误差信号来产生电流信号的电荷泵电路104的大量实施例。
数控回路滤波器106包括积分电容器C1，并接收来自电荷泵104的误差电流ICP以及来自相位检测器102的相位信息信号UP和DOWN。误差电流ICP对积分电容器C1充电或放电以产生控制电压VCNTRL。数控回路滤波器106被配置成在UP和DOWN信号的一部分期间防止充电电流ICP对积分电容器C1充电或放电。在时域上数字化控制UP和DOWN信号的一部分。
VCO 108接收控制电压VCNTRL以控制时钟输出信号。如果来自相位检测器102的UP信号以及数控回路滤波器106的数字控制信号被启动，则电荷泵104将数控回路滤波器106充电，而且进入压控振荡器108的控制电压VCNTRL增大，这就增大了来自VCO 108的时钟输出信号的输出频率。如果DOWN信号和数控回路滤波器106的数字控制信号被启动，则电荷泵104对数控回路滤波器106放电，而且进入压控振荡器108的控制电压VCNTRL减小，这就减小了来自VCO 108的时钟输出信号的输出频率。如果UP信号和DOWN信号都没有被启动，则VCO 108的时钟输出信号的输出频率不被调节。如果数控回路滤波器106的数字控制信号没有被启动，则VCO 108的时钟输出信号的输出频率不被调节。
VCO 108的时钟输出信号经由可选的分频器110输入至相位检测器102，作为反馈信号。根据此处的公开，本领域技术人员可以得知根据输入控制电压控制输出时钟的VCO电路108的大量实施例。
图2图示出示例性数控回路滤波器106的框图，数控回路滤波器106包括阻挡电路202和回路滤波器204，回路滤波器204包括积分电容器C1。图2A图示出示例性阻挡电路202的框图。阻挡电路202从相位检测器102接收UP和DOWN信号，并至少部分地根据UP和DOWN信号以及阻挡系数1/N(其中N是整数)产生第一数字控制信号BLOCK。部分地根据所接收的UP和DOWN信号以及数字控制信号BLOCK，阻挡电路产生第二数字控制信号ENABLE。
回路滤波器204接收来自电荷泵104的电荷信号ICP以及来自阻挡电路202的ENABLE信号。在实施例中，阻挡电路的功能是周期性地阻挡UP和DOWN信号的一些或一部分，这就防止电荷泵102对回路滤波器204的积分电容器C1充电或放电。
参见图2A，阻挡电路202的一个实施例包括数字控制电路206，并从相位检测器102接收UP和DOWN信号。在实施例中，UP和DOWN信号进行逻辑或运算(OR)以产生表示UP信号或DOWN信号之一的出现的信号UP/DN。在其它实施例中，其它电路可用于产生数字信号，表示来自相位检测器102的UP信号或DOWN信号之一的出现。
数字控制电路206接收UP/DN信号，并至少部分地基于整数值N来产生阻挡信号BLOCK，其中BLOCK信号允许充电电流ICP在UP/DN信号的1/N部分内对积分电容器C1充电或放电，并防止充电电流ICP在UP/DN信号的(N-1)/N部分内对积分电容器C1充电或放电。N可以是包括1在内的任意整数。
在一个实施例中，数字控制电路206包括数字计数器，其被配置成计数至N以使得数字控制电路206的输出包括每次第N个输入脉冲处的一个输出脉冲。在实施例中，数字计数器206的输出包括BLOCK信号。在进一步的实施例中，BLOCK信号和UP/DN信号进行逻辑与运算(AND)以产生ENABLE信号。在其它实施例中，其它电路可被用来产生数控ENABLE信号。
图3是时序图300，其图示出用在数控回路滤波器106中以产生数控ENABLE信号的阻挡电路202的示例性功能。时序图300包括表示来自相位检测器102的UP或DOWN信号的出现的UP/DN信号302。时序图300进一步包括一组BLOCK信号304、306、308、310，以及相应的一组ENABLE信号314、316、318、320。在所示的实施例中，BLOCK信号304、306、308、310通过1/N部分的UP/DN信号以形成ENABLE信号314、316、318、320，其中分别地N＝1、2、4、8。换句话说，BLOCK信号304、306、308、310阻挡UP/DN信号302的每N次出现的(N-1)/N部分以形成ENABLE信号314、316、318、320，其中分别地N＝1、2、4、8，如图示的实施例所示。
例如，当N＝1时，BLOCK信号304总是为高，而且传递整个UP/DN信号302以形成ENABLE信号314。如图所示，ENABLE信号314与UP/DN信号302大致相同，而且没有UP或DOWN的出现被阻挡。积分电容器C1以与没有阻挡电路202的情况基本相同的速度充电或放电。没有电流倍增出现。
信号BLOCK 306和ENABLE 316图示了当N＝2时的阻挡电路202的功能。如图所示，BLOCK 306通过UP/DN信号302的出现的1/2并阻挡1/2，得到ENABLE 316。ENABLE 316允许电荷泵104在UP/DN信号302的大致一半的出现对积分电容器C1充电或放电。换言之，UP/DN信号的大致1/2部分被阻挡。这对积分电容器C1的倍增电容存在2倍的影响。在一些实施例中，这对积分电容器C1的倍增电容存在大致2倍的影响。在其它实施例中，这对积分电容器的倍增电容存在精确的2倍的影响。
在另一示例中，当N＝4时，BLOCK 308通过四分之一并阻挡UP/DN信号302的每四次出现中的三次，得到ENABLE 318。ENABLE318允许电荷泵104在UP/DN信号302的出现或速率的大致四分之一对积分电容器C1充电或放电。UP/DN信号的大致3/4部分从回路滤波器204阻挡开。这对积分电容器C1的倍增电容存在4倍的影响。在一些实施例中，这对积分电容器C1的倍增电容存在大致4倍的影响。在其它实施例中，这对积分电容器的倍增电容存在精确的4倍的影响。
类似地，当N＝8时，BLOCK 310通过八分之一并阻挡UP/DN信号302的每八次出现中的七次，得到ENABLE 320。ENABLE 320允许电荷泵104在UP/DN信号302的速率的大致八分之一对积分电容器充电或放电。UP/DN信号的大致7/8部分从回路滤波器204阻挡开。这对积分电容器C1的倍增电容存在8倍的影响。在一些实施例中，这对积分电容器C1的倍增电容存在大致8倍的影响。在其它实施例中，这对积分电容器的倍增电容存在精确的8倍的影响。
图3图示出阻挡电路202的功能，其中N＝1、2、4、8。在其它实施例中，可以使用其它整数N。在进一步的实施例中，对于PLL 100中的电容倍增，N是大于1的整数。BLOCK信号通过1/N并阻挡UP/DN信号302的每N次出现中的(N-1)/N次。图2A图示出阻挡电路202的一个实施例。根据本文的公开，实现图3所示的阻挡电路202的功能以及N的其它值的其它实施例是可行的。
在实施例中，N是用户可选的。在其它实施例中，可以在片上回路滤波器106的制造之前以编程方式选择N。在另一其它实施例中，可以在数控回路滤波器106的操作期间以编程方式选择N。
图4图示出回路滤波器204的实施例的框图。在实施例中，回路滤波器204包括电阻器R1、具有电容C的积分电容器C1、单位增益缓冲器BUF、由ENABLE信号控制的第一开关S1、以及由ENABLE信号的反向或ENABLE BAR信号控制的第二开关S2。在实施例中，单位增益缓冲器包括被配置成单位增益缓冲器的具有差分输入和单端输出的可选的放大器。在具体实施例中，单位增益缓冲器BUF的输入/输出电压摆动宽于或大于PLL 100的控制电压的电压摆动。而且，在具体实施例中，运算放大器的增益带宽积大致是PLL 100的基准频率REFERENCE的10倍。
对于其中PLL 100包括II类三阶锁相回路的实施例，回路滤波器204进一步包括第二电容器C2。在具体实施例中，电容器C2被用于使得VCO电压控制信号VCNRTL上的大波动变得平滑。
如图4所示，电阻器R1经由VCO控制信号VCNTRL和接地之间的开关S1与电容器C1串行电连接。电阻器R1进一步经由开关S2与单位增益缓冲器BUF的输出串行电连接。单位增益缓冲器BUF的输入与接地的电容器C1串行电连接。电容器C2与VCO控制信号VCNTRL和接地之间的R1、C1电路分支并行电连接。
参考图3和4，描述了回路滤波器204的操作的实施例。当ENABLE信号为高时，ENABLE BAR信号为低，开关S2断开，而且单位增益缓冲器BUF与电阻器R1断开。开关S1闭合而且回路滤波器204操作作为典型的回路滤波器，其中R1与VCNTRL和接地之间的C1串行电连接。
在ENABLE为高的期间，电荷泵102可分别根据UP信号或DOWN信号利用恒定电流对积分电容器C1充电或放电。如图3所示，ENABLE信号在UP/DN信号的1/N部分期间为高，其中N是被选为电容倍增系数的整数。换言之，N是为阻挡系数1/N选择的整数。如图3所示，当N＝1时没有发生电容倍增，当N是大于1的整数时发生电容倍增。
在ENABLE信号为低的期间，ENABLE BAR信号为高，而且开关S1断开。积分电容器C1断开与电阻器R1的电连接。开关S2闭合，而且电流ICP将流经电阻器R1至单位增益缓冲器BUF的输出，其中电流ICP被单位增益缓冲器BUF吸收。在其中单位增益缓冲器BUF具有小输出阻抗的实施例中，单位增益缓冲器BUF的输出电压基本恒定，与积分电容器C1的电压基本相同。例如，如果积分电容器C1的电压是VC1，则当没有来自电荷泵104的电流时单位增益缓冲器BUF的输出大致与VC1相同。而且，当电荷泵电流是ICP时，则输出电压是VC1+ICP*Ro，其中Ro是单位增益缓冲器BUF的输出阻抗。当Ro非常小以使得例如Ro小于R1的值的大约1％时，则ICP*R1的值大致为零，而且单位增益缓冲器BUF的输出电压将接近VC1。
在ENABLE为低的期间，电荷泵102不会对积分电容器C1充电或放电，即使UP信号或DOWN信号分别启动。如图3所示，ENABLE信号在UP/DN信号的(N-1)/N部分期间为低，其中N是被选为电容倍增系数的整数。
回路滤波器204以时分模式操作，其中具有电容C的积分电容器C1的充电/放电时间由阻挡电路202控制。如果UP/DN脉冲被阻挡了系数N，则电荷泵102要花费N倍时间来将积分电容器C1充电/放电至特定量的电荷。电容器C1在PLL电路100看来变得大了N倍。PLL电路100相对于阻尼系数操作，例如，如同包括具有NxC的电容的积分电容器C1。换言之，相对于PLL电路100的功能，积分电容器C1的电容乘以了N。
在图2所示的阻挡电路202的实施例以及图3所示的阻挡电路202的功能的实施例中，当没有UP/DN信号时ENABLE信号为低。开关S1断开，开关S2闭合，而且单位增益缓冲器BUF连接至积分电容器C1和电阻器R1之间。在一些实施例中，单位增益缓冲器BUF的噪声恶化或增大了锁相环100的相位噪声。为避免这样的情况，可以修改阻挡电路的功能。
图5是图示出关于启动信号ENABLE′的示例性阻挡电路202的另一实施例的时序图500。时序图500包括UP/DN信号302和ENABLE′信号514、516、518、520，其中分别地N＝1、2、4、8。如图5所示，ENABLE′信号514、516、518、520在UP/DN信号为低时为高。参见图4，开关S1闭合，开关S2断开。因此，R1电连接至C1，但是UP/DN为低，表示UP信号和DOWN信号都没启动，从而积分电容器C1既不充电也不放电。由于S2在UP/DN信号为低时断开，单位增益缓冲器BUF与电路断开并且不提供PLL 100相位噪声的恶化。
当UP/DN信号为高时，ENABLE′信号514、516、518、520在UP/DN信号的1/N部分内也分别为高。例如，当N＝1时，阻挡电路202产生ENABLE′信号514。如图所示，ENABLE′信号514不阻挡UP/DN信号302的任意出现。积分器电容器C1以与没有阻挡电路202的情况相同的速率进行充电或放电。没有出现电流倍增。
ENABLE′516图示出当N＝2时阻挡电路202的功能的另一实施例。当ENABLE′516和UP/DN为高时，ENABLE′516允许电荷泵104对积分电容器C1充电或放电。如图所示，ENABLE516′和UP/DN在UP/DN信号302的大致一半的出现期间为高。换言之，UP/DN信号的大致1/2部分被阻挡这对积分电容器C1的倍增电容存在2倍的影响。在一些实施例中，这对积分电容器C1的倍增电容存在大致2倍的影响。在其它实施例中，这对积分电容器的倍增电容存在精确的2倍的影响。
在另一示例中，当N＝4时，ENABLE′518允许电荷泵104在UP/DN信号302的大致四分之一的出现期间对积分电容器C1充电或放电。UP/DN信号的大致3/4部分相对于回路滤波器204被阻挡。这对积分电容器C1的倍增电容存在4倍的影响。在一些实施例中，这对积分电容器C1的倍增电容存在大致4倍的影响。在其它实施例中，这对积分电容器的倍增电容存在精确的4倍的影响。
类似地，当N＝8时，ENABLE′520允许电荷泵104在UP/DN信号302的大致八分之一的出现期间对积分电容器充电或放电。UP/DN信号的大致7/8部分相对于回路滤波器204被阻挡。这对积分电容器C1的倍增电容存在8倍的影响。在一些实施例中，这对积分电容器C1的倍增电容存在大致8倍的影响。在其它实施例中，这对积分电容器的倍增电容存在精确的8倍的影响。
在一个实施例中，如图5A所示，通过使UP/DN信号302反向来产生ENABLE′信号514、516、518、520从而提供信号UPN/DNN、以及UPN/DNN信号与ENABLE信号314，316，318，320分别的逻辑或。在其它实施例中，其它电路可用来产生数控ENABLE′信号。
根据本文公开的示例性实施例的方法和设备实现了一些优势。为了实现类似的操作参数，传统电荷泵PLL电路包括具有大致等于NxC的电容的积分电容器，而且此处描述的一个电荷泵的电容倍增PLL电路100包括具有大致等于C的电容的积分电容器。在实施例中，安装在集成电路上的电容器的物理面积直接正比于其电容值。因此，为了实现类似的操作参数，此处描述的一个电荷泵电容-倍增PLL电路100包括的积分电容器的面积大致是传统电荷泵PLL电路的积分电容器的1/N。在实施例中，这确保了超低带宽PLL的片上回路滤波器的可用性。
而且，双通道电荷泵PLL电路不能精确地控制电容倍增率。PLL 100的实施例提供数字编程的电容倍增率，这可被精确控制。虽然双通道电荷泵PLL电路使用两个电荷泵，但是PLL 100的实施例通过一个电荷泵和阻挡电路202实现了电容器倍增。其它实施例通过一个电荷泵和数控回路滤波器106实现了电容器倍增。
不同于双通道电荷泵PLL电路，PLL 100的实施例不具有积分电荷泵与比例电荷泵之间的失配。而且，与双通道电荷泵PLL电路相比，具有一个电荷泵的PLL 100的实施例具有降低的电流消耗。因此，此处描述的系统和方法的实施例节省了集成电路面积以及电流消耗，这对于低成本低带宽的锁相环是很重要的。
包括电容为C的积分电容器且具有电容倍增系数N的具有电容倍增的单个电荷泵PLL 100的实施例操作起来具有与具有电容为NxC的积分电容器的传统电荷泵PLL电路相同的特征，但是节省了IC面积和成本。图6是示图600，图示出了针对两个仿真的II类三阶电荷泵PLL的控制电压VCNTRL，其中每个都具有下述回路参数：
Kcp＝5μA，其中Kcp是电荷泵增益；
Kvco＝40MHz/V，其中Kvco是VCO增益；
分频系数(M)＝2048；
基准频率＝8kHz；
阻尼系数(ζ)＝0.9375；以及
R1＝75kΩ。
曲线602表示了传统PLL电路的控制电压VCNTRL，其中积分电容器C1的电容是6.4nF。曲线604表示了具有电容倍增的单个电荷泵PLL 100的实施例的控制电压VCNTRL，其中积分电容器的电容是400pF，阻挡系数(1/N)＝1/16。相对于PLL 100的操作，积分电容器C1看起来具有400pF x16＝6.4nF的电容。如图6所示，VCNTRL 602和VCNTRL 604基本相同。虽然两个仿真的II类三阶电荷泵PLL的操作基本相同，但是PLL 100包括的积分电容器C1的电容大致是传统PLL电路的1/16，这有利地降低了集成电路上的电容器C1所需的面积。降低的面积导致片上上回路滤波器成本的降低，尤其是对于超低带宽PLL。
可以理解的是，包括用于使计算机程序控制阻挡电路或数控回路滤波器的操作的程序指令的计算机程序可在记录介质、载体信号或只读存储器中实体化。
参考附图在说明书中公开的实施例包括计算机设备和/或在集成电路中执行的处理。本说明书还扩展至计算机程序，尤其是存储在适于控制本文中描述的PLL的操作的载体中的计算机程序。程序可以是源代码、目标代码、或中间代码源和对象代码的形式，例如具有部分编辑的形式或适于实现根据本发明的实施方式的任意其它形式。载体可包括诸如ROM(例如CD ROM)、或磁记录介质(例如软盘或硬盘)之类的存储介质。载体可以是可经由电或光缆先通过无线电或其它装置发送的电或光信号。
在说明书中，术语″包括、包含、包括有、和包含有″或其任意组合以及术语″具有、具备、和具备有″或其任意变形被认为是完全可以互换，并且它们应当被以最广泛的含义来解释，反之亦然。
虽然已经描述了本发明的具体实施例，但是这些实施例仅仅以示例的方式呈现，而不是用于限制本发明的范围。实际上，此处公开的新方法和系统可按照多种其它形式实现。而且，可以在不脱离本发明的精神的情况下对此处描述的方法和系统的形式做出各种省略、替代和改变。所附权利要求及其等价形式旨在覆盖落入本发明的范围和精神内的这些形式和变形。
Claims (20)
1.一种电荷泵锁相环，包括：
相位检测器，其被配置成至少部分地基于基准时钟信号的相位与反馈信号的相位的比较来产生相位误差信号；
电荷泵，其被配置成将相位误差信号转换成充电电流信号；
数控回路滤波器，其被配置成接收充电电流信号和相位误差信号，并且利用充电电流信号的1/N部分对积分电容器进行充电或放电，以产生控制电压，N是大于1的整数；以及
压控振荡器，其被配置成接收控制电压并根据控制电压调节时钟信号，反馈信号至少部分地基于来自压控振荡器的时钟信号。
2.根据权利要求1所述的电荷泵锁相环，其中数控回路滤波器阻挡充电电流信号的(N-1)/N部分对积分电容器进行充电或放电。
3.根据权利要求1所述的电荷泵锁相环，其中积分电容器的电容呈现出积分电容器的实际电容的N倍。
4.根据权利要求1所述的电荷泵锁相环，其中电荷泵包括单个电荷泵。
5.根据权利要求1所述的电荷泵锁相环，其中数控回路滤波器包括配置成阻挡相位误差信号的(N-1)/N部分的阻挡电路。
6.根据权利要求5所述的电荷泵锁相环，其中数控回路滤波器进一步包括回路滤波器，所述回路滤波器被配置成在相位误差信号未被阻挡时对积分电容器充电或放电，以及在相位误差信号被阻挡时断开积分电容器与充电电流信号的电连接。
7.根据权利要求1所述的电荷泵锁相环，其中数控回路滤波器以时分模式工作，并且至少部分地基于N来产生数字控制信号以将充电电流信号从积分电容器阻挡开。
8.一种电容倍增方法，所述电容倍增方法用于电荷泵锁相环电路，所述方法包括：
检测基准时钟与从压控振荡器的输出时钟信号得到的信号之间的相位差；
至少部分地基于该相位差将相位误差信号转换成充电电流信号；
利用充电电流信号的1/N部分对积分电容器进行充电或放电以产生控制电压，N是大于1的整数；以及
将控制电压提供给压控振荡器以控制输出时钟信号。
9.根据权利要求8所述的方法，其中积分电容器具有电容C，而且锁相环操作起来使得积分电容器的电容是C的N倍。
10.根据权利要求8所述的方法，进一步包括至少部分地基于相位误差信号和N来产生启动信号。
11.根据权利要求10所述的方法，进一步包括在启动信号激活时利用充电电流信号对积分电容器进行充电或放电。
12.根据权利要求11所述的方法，进一步包括在启动信号未激活时吸收充电电流信号。
13.根据权利要求12所述的方法，其中在单位增益缓冲器的输出处吸收充电电流信号。
14.根据权利要求8所述的方法，其中N包括电容倍增系数。
15.一种数控回路滤波器，该数控回路滤波器为电荷泵锁相环提供电容倍增，该数控回路滤波器包括：
阻挡电路，其被配置成至少部分地基于包括大于1的整数的阻挡系数以及相位误差信号的出现来产生阻挡信号，相位误差信号至少部分地基于基准时钟与从压控振荡器的时钟输出得到的信号之间的相位差；以及
回路滤波器，其被配置成至少部分地基于相位误差信号来阻挡电流的一部分对积分电容器充电或放电，该部分至少部分地基于阻挡系数。
16.根据权利要求15所述的数控回路滤波器，其中积分电容器被配置成对电流积分以提供控制压控振荡器的时钟输出的控制电压。
17.根据权利要求16所述的数控回路滤波器，其中回路滤波器包括电阻器，所述电阻器通过控制电压和接地之间的第一开关与积分电容器串行电耦接，而且还通过第二开关与缓冲器的输出串行电耦接。
18.根据权利要求17所述的数控回路滤波器，其中当阻挡信号启动时，第一开关被配置成闭合，而且第二开关被配置成断开。
19.根据权利要求18所述的数控回路滤波器，其中当阻挡信号未启动时，第一开关被配置成断开，而且第二开关被配置成闭合。
20.根据权利要求15所述的数控回路滤波器，其中回路滤波器以时分模式操作，而且积分电容器的充电/放电时间由阻挡电路控制，电荷泵锁相环操作使得积分电容器的电容包括积分电容器的实际电容的阻挡系数倍。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/793,438 | 2013-03-11 | ||
| US13/793,438 US8760201B1 (en) | 2013-03-11 | 2013-03-11 | Digitally programmed capacitance multiplication with one charge pump |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104052470A CN104052470A (zh) | 2014-09-17 |
| CN104052470B true CN104052470B (zh) | 2017-11-24 |
Family
ID=50944059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410084194.8A Active CN104052470B (zh) | 2013-03-11 | 2014-03-10 | 电荷泵锁相环、电容倍增方法及数控回路滤波器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8760201B1 (zh) |
| CN (1) | CN104052470B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9485085B2 (en) * | 2015-03-10 | 2016-11-01 | Qualcomm Incorporated | Phase locked loop (PLL) architecture |
| CN109450439B (zh) * | 2015-04-23 | 2022-06-07 | 群联电子股份有限公司 | 时脉数据恢复电路模块、存储器存储装置及相位锁定方法 |
| CN109347562B (zh) * | 2018-10-08 | 2020-05-05 | 浙江工业大学 | 一种co-ofdm系统相位噪声优化补偿方法 |
| US11309854B1 (en) | 2021-01-26 | 2022-04-19 | Saudi Arabian Oil Company | Digitally controlled grounded capacitance multiplier |
| CN113644912B (zh) * | 2021-07-27 | 2024-04-16 | 矽力杰半导体技术(杭州)有限公司 | 锁相环电路及其控制方法 |
| CN114301451A (zh) * | 2021-12-31 | 2022-04-08 | 合肥市芯海电子科技有限公司 | 锁相环电路、控制方法、电荷泵及芯片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101326721A (zh) * | 2005-12-12 | 2008-12-17 | 吉林克斯公司 | 用于在锁相环内的电容倍增的方法及装置 |
| CN101409554A (zh) * | 2007-10-11 | 2009-04-15 | 北京朗波芯微技术有限公司 | 用于电荷泵锁相环的环路滤波电路 |
| CN101505150A (zh) * | 2008-02-08 | 2009-08-12 | 联发科技股份有限公司 | 锁相回路电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6693494B2 (en) * | 2001-08-20 | 2004-02-17 | Koninklijke Philips Electronics N.V. | Frequency synthesizer with three mode loop filter charging |
| TW525350B (en) * | 2001-12-20 | 2003-03-21 | Realtek Semiconductor Co Ltd | Hybrid phase locked loop |
| US7009456B2 (en) | 2003-08-04 | 2006-03-07 | Agere Systems Inc. | PLL employing a sample-based capacitance multiplier |
| US7548123B2 (en) * | 2007-07-13 | 2009-06-16 | Silicon Laboratories Inc. | Dividerless PLL architecture |
| US7777577B2 (en) * | 2007-09-28 | 2010-08-17 | Texas Instruments Incorporated | Dual path phase locked loop (PLL) with digitally programmable damping |
| US7598793B1 (en) | 2008-03-21 | 2009-10-06 | Qualcomm Incorporated | Capacitance multiplier circuit |
| US8259890B2 (en) | 2009-02-18 | 2012-09-04 | Mediatek Inc. | Phase-locked loop circuit and related phase locking method |
| US8558592B2 (en) | 2011-02-03 | 2013-10-15 | Texas Instruments Incorporated | Charge pump and active filter for a feedback circuit |
-
2013
- 2013-03-11 US US13/793,438 patent/US8760201B1/en active Active
-
2014
- 2014-03-10 CN CN201410084194.8A patent/CN104052470B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101326721A (zh) * | 2005-12-12 | 2008-12-17 | 吉林克斯公司 | 用于在锁相环内的电容倍增的方法及装置 |
| CN101409554A (zh) * | 2007-10-11 | 2009-04-15 | 北京朗波芯微技术有限公司 | 用于电荷泵锁相环的环路滤波电路 |
| CN101505150A (zh) * | 2008-02-08 | 2009-08-12 | 联发科技股份有限公司 | 锁相回路电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104052470A (zh) | 2014-09-17 |
| US8760201B1 (en) | 2014-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104052470B (zh) | 电荷泵锁相环、电容倍增方法及数控回路滤波器 | |
| CN103684436B (zh) | 锁相环电路和使用锁相环来生成时钟信号的方法 | |
| EP2510621B1 (en) | Configurable digital-analog phase locked loop | |
| EP2425533B1 (en) | Supply-regulated phase-locked loop (pll) and method of using | |
| CN103297041B (zh) | 锁相环电路 | |
| US8503597B2 (en) | Method to decrease locktime in a phase locked loop | |
| CN102361456B (zh) | 一种时钟相位对齐调整电路 | |
| CN101877589A (zh) | 锁相环电路 | |
| US10425086B1 (en) | Divider-less phase locked loop | |
| CN101515709B (zh) | 超低失配锁相环电路的电荷泵 | |
| US6900675B2 (en) | All digital PLL trimming circuit | |
| CN107431488A (zh) | 锁相环(pll)架构 | |
| CN102684686A (zh) | 一种降低带内相位噪声的锁相环及其相应的工作方法 | |
| WO2015113308A1 (en) | Charge pump calibration for dual-path phase-locked loop | |
| CN1023368C (zh) | 相位检测器 | |
| CN101483430A (zh) | 具有用于dco同步的自适应滤波器的锁相环 | |
| US7839220B2 (en) | Phase-locked loop runaway detector | |
| US6456165B1 (en) | Phase error control for phase-locked loops | |
| US6646477B1 (en) | Phase frequency detector with increased phase error gain | |
| CN107134997A (zh) | 锁相回路与其相关校正方法 | |
| CN105959001A (zh) | 变频域全数字锁相环及锁相控制方法 | |
| US7598816B2 (en) | Phase lock loop circuit with delaying phase frequency comparson output signals | |
| CN108988853B (zh) | 数字辅助锁定电路 | |
| CN114244350A (zh) | 加速充电帮浦及锁相回路以及其操作方法 | |
| US7436228B1 (en) | Variable-bandwidth loop filter methods and apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: ANALOG DEVICES, INC. Free format text: FORMER OWNER: ANALOG DEVICES TECHNOLOGY COMPANY Effective date: 20150105 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20150105 Address after: Bermuda (UK) Hamilton Applicant after: ANALOG DEVICES GLOBAL Address before: Bermuda (UK) Hamilton Applicant before: Analog Devices Global |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Limerick Patentee after: Analog Devices Global Unlimited Co. Address before: Limerick Patentee before: Analog Devices Global |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: Limerick Patentee after: Analog Devices Global Address before: Bermuda (UK) Hamilton Patentee before: Analog Devices Global |
|
| CP02 | Change in the address of a patent holder | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210706 Address after: Limerick Patentee after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co. Address before: Limerick Patentee before: Analog Devices Global Unlimited Co. |
|
| TR01 | Transfer of patent right |