CN206498390U - 锁相环的低通滤波电路和锁相环 - Google Patents

Abstract

本实用新型涉及一种锁相环的低通滤波电路，包括第一电荷泵、第二电荷泵、低通滤波器、鉴相器以及压控振荡器；低通滤波器包括串联电阻和串联电容；串联电阻的一端分别与低通滤波器的输入端、低通滤波器的输出端连接，串联电阻的另一端与所述串联电容的一端连接；第一电荷泵的输出端与低通滤波器的输入端连接，第二电荷泵的输出端与串联电阻的另一端连接；低通滤波器的输出端与压控振荡器的输入端连接；第一电荷泵的输入端和第二电荷泵的输入端均与鉴相器的输出端连接；第一电荷泵对低通滤波器的充电电流大于第二电荷泵对低通滤波器的放电电流。本实用新型可以降低低通滤电路的总电容面积，并降低芯片设计成本。

Description

锁相环的低通滤波电路和锁相环

技术领域

本实用新型涉及通信设备领域，特别是涉及一种锁相环(PLL)的低通滤波电路和一种采用该低通滤波电路的锁相环。

背景技术

锁相环作为一种反馈控制电路，广泛应用于广播通信、自动控制和频率合成等领域。锁相环通常是由鉴相器、环路滤波器、压控振荡器和分频器组成。其中，环路滤波器多具有低通性质，可以将鉴相器输出信号中的噪声和干扰成分滤除，并形成压控振荡器的控制电压。

在传统的锁相环中，环路滤波器所形成的环路滤波电路多为低通滤波电路，以图1所示的锁相环为例，该锁相环包括鉴频鉴相器(PFD)、电荷泵(CP)、低通滤波器(LPF)、压控振荡器(VCO)以及环路分频器(DIV)，其中，鉴频鉴相器通过比较输入参考频率Fref与反馈时钟频率Fbck的频率差、相位差信号后，会输出脉冲信号UP、DN，该脉冲信号UP、DN可以控制电荷泵的开关；而电荷泵会将鉴频鉴相器输出的频率差、相位差信号转换为电流Icp，该电流Icp经低通滤波器积分转换为压控振荡器的控制电压Vc，进而控制压控振荡器的输出频率Fout；之后，环路分频器将压控振荡器的输出频率Fout分频后会将反馈时钟频率Fbck反馈回鉴频鉴相器进行频率、相位比较。当锁相环锁定时，输入参考频率Fref与反馈时钟频率Fbck的频率差、相位差为零，而压控振荡器的控制电压Vc不再变化，进而使输出频率Fout保持稳定。

为了保证上述锁相环系统的稳定性，通常会通过增大低通滤波器的电容以使锁相环的性能满足要求。而在当前的CMOS工艺下，单位面积的电容往往很小，增大低通滤波器的电容会导致低通滤波电路中低通滤波器的总电容面积变大，从而提高了芯片设计成本。

实用新型内容

基于此，有必要提供一种锁相环的低通滤波电路，可以降低低通滤波电路中低通滤波器的总电容面积。

一种锁相环的低通滤波电路，包括：第一电荷泵、第二电荷泵和低通滤波器；所述低通滤波器包括：串联电阻和串联电容；

所述串联电阻的一端分别与所述低通滤波器的输入端、所述低通滤波器的输出端连接，所述串联电阻的另一端与所述串联电容的一端连接；所述第一电荷泵的输出端与所述低通滤波器的输入端连接，所述第二电荷泵的输出端与所述串联电阻的另一端连接；所述低通滤波器的输出端与压控振荡器的输入端连接；所述第一电荷泵的输入端和所述第二电荷泵的输入端均与鉴相器的输出端连接；

所述第一电荷泵用于对低通滤波器充电，所述第二电荷泵用于对所述低通滤波器放电；所述第一电荷泵对所述低通滤波器的充电电流大于所述第二电荷泵对所述低通滤波器的放电电流。

上述锁相环的低通滤波电路，采用第一电荷泵对低通滤波器充电，采用第二电荷泵对低通滤波器放电，并使第一电荷泵对低通滤波器的充电电流大于第二电荷泵对低通滤波器的放电电流，如此，在低通滤波器中会增加一电流，该电流可以降低低通滤波器的总电容，从而降低通滤波器的总电容面积，并降低芯片设计成本。

本实用新型还提供了一种锁相环，包括：鉴相器、所述低通滤波电路、压控振荡器以及分频器；

所述鉴相器通过所述低通滤波器与所述压控振荡器连接；所述压控振荡器通过所述分频器与所述鉴相器连接。

上述锁相环的低通滤波电路总电容小，对应的低通滤波电路中的总电容面积会降低，从而降低锁相环的芯片设计成本。

附图说明

图1为传统锁相环的电路结构示意图；

图2为锁相环的低通滤波电路结构示意图；

图3为一个实施例中锁相环的低通滤波电路结构示意图；

图4为低通滤波电路结构的幅频和相频曲线。

具体实施方式

为更进一步阐述本实用新型所采取的技术手段及取得的效果，下面结合附图及较佳实施例，对本实用新型的技术方案，进行清楚和完整的描述。

参见图1和图3，本实施例中锁相环的低通滤波电路包括第一电荷泵100、第二电荷泵200和低通滤波器；所述低通滤波器包括串联电阻R001和串联电容C001；该串联电阻R001的一端分别与低通滤波器的输入端及低通滤波器的输出端连接，串联电阻R001的另一端与串联电容C001的一端连接；第一电荷泵100的输出端与低通滤波器的输入端连接，第二电荷泵200的输出端与串联电阻R001的另一端连接；低通滤波器的输出端与压控振荡器的输入端连接；第一电荷泵100的输入端和第二电荷泵200的输入端均与鉴相器的输出端连接；低通滤波电路中的第一电荷泵100用于对低通滤波器充电，第二电荷泵200用于对低通滤波器放电，并且第一电荷泵100对低通滤波器的充电电流大于第二电荷泵200对低通滤波器的放电电流，因此可保证有微弱电流流入低通滤波器，该电流可以降低低通滤波器的总电容，从而降低低通滤波器的总电容面积，并降低芯片设计成本。

在一个实施例中，流入低通滤波器的电流与第一电荷泵100对低通滤波器的充电电流的比值为1/β，其中，β为所述串联电容C001的电容倍增因子。流入低通滤波器的电流等于第一电荷泵100对低通滤波器的充电电流与第二电荷泵200对低通滤波器的放电电流之间的差值。

在一个实施例中，低通滤波器还包括并联电容C003，该并联电容C003的一端与串联电阻R001的一端连接，并联电容C003的另一端与串联电容C001的另一端连接。当然，也可以根据实际需要，在低通滤波器中设定多个并联电容。

在一个实施例中，第一电荷泵100包括第一上电流源支路与第一下电流源支路，第二电荷泵200包括第二上电流源支路与第二下电流源支路；第一上电流源支路与第一下电流源支路串联，第二上电流源支路与第二下电流源支路串联，第一电荷泵100的输出端连接于第一上电流源支路与第一下电流源支路之间，第二电荷泵200的输出端连接于第二上电流源支路与第二下电流源支路之间；而第一上电流源支路与第二下电流源支路接收鉴相器的第一控制信号(即脉冲信号UP)，第一下电流源支路与第二上电流源支路接收鉴相器的第二控制信号(即脉冲信号DN)。

在一个实施例中，第一上电流源支路包括第一电流源(即电流源1)与第一开关S1，第一下电流源支路包括第二电流源(即电流漏1)与第二开关S2；其中，第一电流源通过第一开关S1与第一电荷泵100的输出端连接，第二电流源通过第二开关S2与第一电荷泵100的输出端连接。

在一个实施例中，第二上电流源支路包括第三电流源(即电流源2)与第三开关S3，第二下电流源支路包括第四电流源(即电流漏2)与第四开关S003；其中，第三电流源通过第三开关S3与第二电荷泵200的输出端连接，第四电流源通过第四开关S4与第二电荷泵200的输出端连接。

在一个实施例中，第一电流源、第二电流源、第三电流源以及第四电流源均为恒流源。

在一个实施例中，鉴相器的第一控制信号与鉴相器的第二控制信号具有互补关系。

此外，本实施例中还包括采用上述各实施例中的低通滤波电路的锁相环，该锁相环包括鉴相器、低通滤波电路、压控振荡器以及分频器；其中，鉴相器通过低通滤波器与压控振荡器连接；压控振荡器通过分频器与鉴相器连接。

在一个实施例中，鉴相器可以为鉴频鉴相器，当然也可以是其他类型的鉴相器。

以上就是本实用新型中锁相环的低通滤波电路和锁相环电路的实施例，为了更加凸显上述低通滤波电路在减小电容面积，降低芯片设计成本方面的优异性，下面对上述低通滤波电路在实际应用中的一些示例进行阐述。

在图3所示的低通滤波电路中，第一电荷泵100对低通滤波器的充电电流为I_cp'，而第二电荷泵200对低通滤波器的放电电流为其中β为串联电容C001的电容倍增因子，且满足1＜β＜b+1。因此，实际流入低通滤波器的电流为

为了便于对本实施例中的低通滤波电路原理进行说明，将图2所示的电路作为参考电路进行比较。在图2所示的低通滤波电路中，I_cp为从电荷泵流入低通滤波器的电流，那么低通滤波器的输出阻抗，即传输函数H(s)可表示为式(1)：

其中，R_s为低通滤波器的串联电阻R002的阻值，C_s为低通滤波器的串联电容C002的电容值，C_p为低通滤波器的并联电容C004的电容值，s为拉普拉斯变化符号。V_c为压控振荡器的控制电压，I_cp为流入低通滤波器的电流。

对应的，传输函数H(s)的零点为非零点为

在含有图2所示低通滤波电路的锁相环系统中，如图1所示，锁相环系统的稳定性通常由电容C_s和C_p的比值确定，记为电容比b，即对此电路进行计算，当电容比b的取值在10～14时，对应锁相环系统的相位裕度为55°～60°。即，为了保证锁相环系统的稳定性，需要使串联电容C002的电容值C_s远大于并联电容C004的电容值C_p。而且，当锁相环系统对环路带宽要求较小时，图2所示的低通滤波电路中串联电容C002的电容值C_s将会很大。

在本实施例中低通滤波电路中，如图3所示，依然保持压控振荡器的控制电压值V_c不变，而实际流入低通滤波器的电流为相应的，低通滤波器的输出阻抗将会增大β倍。并且，为了增强对比性，本实施例中的低通滤波电路与图2所示的低通滤波电路还具有相同的幅频、相频特性效果，如图4所示。因此，图3所示电路中低通滤波器的元器件与图2所示电路中低通滤波器的元器件均具有特定关系。而图3所示低通滤波电路的输出阻抗，即传输函数H(s)'为：

其中，R₁为低通滤波器的串联电阻R001的阻值，C₁为低通滤波器的串联电容C001的电容值，C₀为低通滤波器的并联电容C003的电容值，s为拉普拉斯变化符号，V_c为压控振荡器的控制电压，I_cp'为流入低通滤波器的电流。

对应的，传输函数H(s)'的零点为非零极点为

下面设定I_cp'与I_cp的关系为I_cp'＝mβI_cp，其中，m为I_cp'的电流系数，且大于0。重新给出图3所示低通滤波电路的传输函数为：

当式(1)、式(3)具有相同的幅频特性时有：

因而，应具有如下关系式：

在集成电路版图设计中，电阻面积远远小于电容面积，因此，本实用新型取电阻R_s＝R₁。结合电容比b，可得到图3所示电路的器件参数与图2所示低通滤波电路结构中低通滤波器的各器件参数的关系满足下式：

C₀＝mβC_p(7)

由于mβ大于0，结合式(8)可得到1＜β＜b+1。同时满足：

在锁相环系统设计中，通常取电容比b为10～14时，对应锁相环系统的相位裕度为55°～60°，就可以保证锁相环系统的稳定性，因此，在图2所示的低通滤波电路中串联电容C002的电容值远大于并联电容C004的电容值，而在图3所示的低通滤波电路中串联电容C001的电容值远大于并联电容C003的电容值；相应的，串联电容C002的面积远大于并联电容C004的面积，而串联电容C001的面积远大于并联电容C003面积，因此，在图2所示的低通滤波电路中，串联电容C002的面积将会对低通滤波器的总电容面积有很大影响，而在图3所示的低通滤波电路中，串联电容C001的面积将会对低通滤波器的总电容面积有很大影响。

在本实施例的低通滤波电路中，即图3所示的低通滤波电路，由式(6)～(8)可知在该低环路带宽的锁相环系统设计中，在保证串联电阻R001阻值不变的情况下，由于有微弱电流流入低通滤波器，因而可使本实施例的低通滤波电路中的串联电容C001的电容值远小图2所示低通滤波电路中的串联电容C002的电容值，相应的，采用CMOS工艺制作出的串联电容C001的面积将远小于串联电容C002的面积，因而极大地降低了本实施例中低通滤波器的总电容面积，从而整体上降低芯片设计成本。

与此同时，由式(8)～(10)也可得到图3所示低通滤波电路的零、极点与图2所示低通滤波电路的零、极点也完全相同。

进一步的，通过具体试验对上述示例进行验证：

以锁相环系统的输入参考频率Fref为32kHz为例，设计环路带宽为2kHz，电荷泵电流为1uA，V_c增益为430MHz/V时。按照传统低通滤波电路结构设计，如图2所示，取电容比b为14，则串联电阻R002的阻值为520KΩ，串联电容C002的大小为532pF，并联电容C004的大小为38pF，该低通滤波电路总电容的大小为570pF。为实现与图2所示低通滤波电路相同的幅频、相频特性，采用图3所示的低通滤波电路结构，取电容倍增因子β为8。由式(6)～(8)得到串联电阻R001的阻值为520KΩ，串联电容C001的大小为66.5pF，并联电容C003的大小为76pF，第一电荷泵100充电电流为2uA，第二电荷泵200放电电流为1.75uA，该低通滤波电路总电容的大小为142.5pF。经过计算验证，采用图3所示的低通滤波电路与图2所示的低通滤波电路具有相同的传输函数。因此，图3所示的低通滤波电路总电容的大小与图2所示低通滤波电路的总电容减小了427.5pF，图3所示低通滤波电路中低通滤波器的总电容面积相较图2所示低通滤波器电路中低通滤波器的总电容面积减小了75％，因此，图3所示的低通滤波电路可以大大降低晶圆面积成本，从而降低芯片设计成本。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种锁相环的低通滤波电路，其特征在于，包括：第一电荷泵、第二电荷泵和低通滤波器；所述低通滤波器包括：串联电阻和串联电容；

所述串联电阻的一端分别与所述低通滤波器的输入端、所述低通滤波器的输出端连接，所述串联电阻的另一端与所述串联电容的一端连接；所述第一电荷泵的输出端与所述低通滤波器的输入端连接，所述第二电荷泵的输出端与所述串联电阻的另一端连接；所述低通滤波器的输出端与压控振荡器的输入端连接；所述第一电荷泵的输入端和所述第二电荷泵的输入端均与鉴相器的输出端连接；

所述第一电荷泵用于对低通滤波器充电，所述第二电荷泵用于对所述低通滤波器放电；所述第一电荷泵对所述低通滤波器的充电电流大于所述第二电荷泵对所述低通滤波器的放电电流。

2.根据权利要求1所述的锁相环的低通滤波电路，其特征在于，流入所述低通滤波器的电流与所述第一电荷泵对所述低通滤波器的充电电流的比值为1/β，所述β为所述串联电容的电容倍增因子；

所述流入所述低通滤波器的电流等于所述第一电荷泵对所述低通滤波器的充电电流与所述第二电荷泵对所述低通滤波器的放电电流之间的差值。

3.根据权利要求1所述的锁相环的低通滤波电路，其特征在于，所述低通滤波器还包括并联电容，所述并联电容的一端与所述串联电阻的一端连接，所述并联电容的另一端与所述串联电容的另一端连接。

4.根据权利要求1-3任一项所述的锁相环的低通滤波电路，其特征在于，所述第一电荷泵包括第一上电流源支路与第一下电流源支路，所述第二电荷泵包括第二上电流源支路与第二下电流源支路；

所述第一上电流源支路与所述第一下电流源支路串联，所述第二上电流源支路与所述第二下电流源支路串联，所述第一电荷泵的输出端连接于所述第一上电流源支路与所述第一下电流源支路之间，所述第二电荷泵的输出端连接于所述第二上电流源支路与所述第二下电流源支路之间；

所述第一上电流源支路与所述第二下电流源支路接收所述鉴相器的第一控制信号，所述第一下电流源支路与所述第二上电流源支路接收所述鉴相器的第二控制信号。

5.根据权利要求4所述的锁相环的低通滤波电路，其特征在于，所述第一上电流源支路包括第一电流源与第一开关，所述第一下电流源支路包括第二电流源与第二开关；

所述第一电流源通过所述第一开关与所述第一电荷泵的输出端连接，所述第二电流源通过所述第二开关与所述第一电荷泵的输出端连接。

6.根据权利要求5所述的锁相环的低通滤波电路，其特征在于，所述第二上电流源支路包括第三电流源与第三开关，所述第二下电流源支路包括第四电流源与第四开关；

所述第三电流源通过所述第三开关与所述第二电荷泵的输出端连接，所述第四电流源通过所述第四开关与所述第二电荷泵的输出端连接。

7.根据权利要求6所述的锁相环的低通滤波电路，其特征在于，所述第一电流源、所述第二电流源、所述第三电流源以及所述第四电流源均为恒流源。

8.根据权利要求5-7任一项所述的锁相环的低通滤波电路，其特征在于，所述鉴相器的第一控制信号与所述鉴相器的第二控制信号互补。

9.一种锁相环，其特征在于，包括：鉴相器、权利要求1-8任一项所述低通滤波电路、压控振荡器以及分频器；

所述鉴相器通过所述低通滤波器与所述压控振荡器连接；所述压控振荡器通过所述分频器与所述鉴相器连接。

10.根据权利要求9所述的锁相环，其特征在于，所述鉴相器为鉴频鉴相器。