CN109936341B - 频率综合器的低通滤波器 - Google Patents

Abstract

本发明涉及一种频率综合器的低通滤波器，包括第一电容、第六电阻、第六电容，所述第一电容一端作为电路输入端，另一端与地之间相连，所述第六电阻的一端接电路输入端，所述第六电阻的另一端与第六电容的一端相连，第六电容的另一端接地，其特征在于：还包括差分放大电路，所述差分放大电器的正极输入端与第六电阻的另一端相连，所述差分放大电路的负极输入端与输出端相连，差分放大电路的输出端还与第五电阻的一端相连，第五电阻的另一端与电路输入端相连。对于已经片内集成LPF的应用场景，通过电容倍增技术，进一步减少LPF中C2的容值，降低LPF面积，从而降低芯片成本。

Description

频率综合器的低通滤波器

技术领域

本发明属于无线通信领域，尤其涉及一种频率综合器的低通滤波器。

背景技术

无线通信技术的发展，对无线通信芯片的要求越来越高，一方面要求无线通信芯片提高集成度，另一方面对无线通信芯片的面积和功耗提出了更高要求，从而提高芯片竞争优势。

频率综合器(Frequency synthesizer)是锁相环最重要应用之一，是无线通信芯片的核心模块。如图1所示，射频收发机通常由三个主要的子系统组成，即接收机、发射机和频率综合器。频率综合器的功能是为混频器提供所需的本振信号，从而芯片在指定频率处进行接收和发射。现代通信系统都是通过特定的频率来传递信号，频率综合器是其重要组成部分，其功耗和面积往往占据无线通信芯片的很大一部分，以满足通信指标要求。

对于整数型频率综合器，如图2所示，其参考频率往往取决于通信信道间隔。频率综合器的环路带宽一方面取决于参考时钟频率，另一面由频率综合器的面积、模块噪声、锁定时间等因素折中决定，以满足系统需求。基于上述因素考虑，对于整数型频率综合器，其环路带宽往往取值很低，才能满足系统指标要求。频率综合器环路带宽取值越低，其LPF(Low Pass Filter低通滤波器)中的电容器件所占面积就越大，导致LPF无法片内集成。

对于分数型频率综合器，如图3所示，其环路带宽虽然不再严格受限于参考时钟频率，但是一方面为了抑制DSM(delta sigma modulator差分积分调制器)噪声，另一方面为了改善频率综合器的带内相位噪声，频率综合器的环路带宽也会取值很低，才能满足系统指标要求。分数型频率综合器环路带宽取值越低，其LPF(Low Pass Filter低通滤波器)中的电容器件所占面积就越大，同样也会导致LPF中的电容器件无法片内集成。

LPF(Low Pass Filter)是频率综合器的重要组成部分，其面积往往占据频率综合器很大一部分。目前无线通信芯片设计，LPF主要通过无源电阻R和无源电容C级联的方式实现。常用的传统二阶LPF、三阶LPF和四阶LPF，如图4、图5和图6所示。

对于LPF，电容面积占据LPF总面积的绝大部分。对于一般设计而言，其中C2电容值远远大于其他几个电容值，C2电容的大小往往直接决定LPF能否片内集成和LPF的总面积。

由于集成电路工艺的限制，片内集成的电容器件电容密度不大，由于频率综合器的环路带宽的限制，LPF中电容C2取值很大，LPF占据频率综合器面积很大一部分，片内集成LPF会增加芯片面积、芯片成本。对于一些特殊应用场景的频率综合器，其环路带宽取值很低，这样导致LPF电容面积很大无法片内集成，一般通过片外器件的方式实现，这样会带来三个方面的不利影响：

1)片外器件实现LPF，增加了系统应用成本；

2)片外器件实现LPF，芯片需要额外增加两个封装管角(pin)，增加封装成本和复杂度；

3)片外器件实现LPF，增加了应用调试的复杂度；

发明内容

本发明的目的在于提出一种频率综合器基于电容倍增技术的低通滤波器，对于已经片内集成LPF的应用场景，通过电容倍增技术，进一步减少LPF中电容的容值，降低LPF面积，从而降低芯片成本；对于无法实现片内集成LPF的应用场景，通过电容倍增技术，减少LPF中电容的容值，实现LPF片内集成化，提高芯片的集成度。减少片外无源器件数量，降低系统应用成本，减少封装管脚资源，降低实际应用时调试复杂度。

本发明的技术实施方案是：频率综合器的低通滤波器，包括第一电容、第六电阻、第六电容，所述第一电容一端作为电路输入端，另一端与地之间相连，所述第六电阻的一端接电路输入端，所述第六电阻的另一端与第六电容的一端相连，第六电容的另一端接地，还包括差分放大电路，所述差分放大电器的正极输入端与第六电阻的另一端相连，所述差分放大电路的负极输入端与输出端相连，差分放大电路的输出端还与第五电阻的一端相连，第五电阻的另一端与电路输入端相连。

基于上述目的，本发明的进一步改进方案是：还包括第三电阻和第三电容，所述第三电阻一端与电路输入端相连，另一端作为电路输出端，所述第三电阻的另一端还与第三电容相连，第三电容的另一端接地。

基于上述目的，本发明的进一步改进方案是：还包括第四电阻和第四电容，所述第四电阻一端与电路输出端相连，另一端作为新的电路输出端，所述第四电阻的另一端还与第四电容相连，第四电容的另一端接地。

基于上述目的，本发明的进一步改进方案是：所述差分放大电路为单级放大器或双级放大器或多级放大器。

基于上述目的，本发明的进一步改进方案是：所述单级放大器为基于折叠式共源共栅的单级放大器，所述双级放大器为基于折叠式共源共栅的两级放大器或者是基于轨到轨的两级运算放大器。

有益效果

本发明由于采用上述方案对于已经片内集成LPF的应用场景，通过电容倍增技术，进一步减少LPF中电容的容值，降低LPF面积，从而降低芯片成本；对于无法实现片内集成LPF的应用场景，通过电容倍增技术，减少LPF中电容的容值，实现LPF片内集成化，提高芯片的集成度。减少片外无源器件数量，降低系统应用成本，减少封装管脚资源，降低实际应用时调试复杂度。

附图说明

图1为现有技术射频收发机系统框图；

图2为现有技术整数型频率综合器的电路框图；

图3为现有技术分数型频率综合器的电路框图；

图4为现有技术二阶的低通滤波器的电路原理图；

图5为现有技术三阶的低通滤波器的电路原理图；

图6为现有技术四阶的低通滤波器的电路原理图；

图7为本发明实施例一二阶的低通滤波器电路原理图；

图8为本发明实施例二三阶的低通滤波器电路原理图；

图9为本发明实施例三四阶的低通滤波器电路原理图；

图10为本发明实施例一二阶的低通滤波器的基于折叠式共源共栅的单级放大器电路原理图；

图11为本发明实施例一二阶的低通滤波器的基于折叠式共源共栅的两级放大器电路原理图；

图12为本发明实施例一二阶的低通滤波器的基于Rail-to-Rail(轨到轨)的两级放大器电路原理图；

图13为现有技术传统四阶的低通滤波器参数计算结果图；

图14为本发明实施例三新型四阶的低通滤波器参数计算结果图。

具体实施方式

为了使本发明的目的、技术方案的原理及优点更加清晰，以下结合附图及具体实施方案，对本发明进行进一步详细说明。在本实施方式中，所描述的具体实施方案仅仅用以解释本发明，并不用于限定本发明。

实施例一

如图7所示，频率综合器的低通滤波器，包括第一电容、第六电阻、第六电容，所述第一电容一端作为电路输入端，另一端与地相连，所述第六电阻的一端接电路输入端，所述第六电阻的另一端与第六电容的一端相连，第六电容的另一端接地，其特征在于：还包括差分放大电路，所述差分放大电器的正极输入端与第六电阻的另一端相连，所述差分放大电路的负极输入端与输出端相连，差分放大电路的输出端还与第五电阻的一端相连，第五电阻的另一端与电路输入端相连。如图10至图12所示，所述差分放大电路为单级放大器或双级放大器。所述单级放大器为基于折叠式共源共栅的单级放大器，所述双级放大器为基于折叠式共源共栅的两级放大器或者是基于Rail-to-Rail(轨到轨)的两级运算放大器(给出中文名称)。

实施例二

如图8所示，与实施例一不同之处在于：还包括第三电阻和第三电容，所述第三电阻一端与电路输入端相连，另一端作为电路输出端，所述第三电阻的另一端还与第三电容相连，第三电容的另一端接地。

实施例三

如图9所示，与实施例二不同之处在于：还包括第四电阻和第四电容，所述第四电阻一端与电路输出端相连，另一端作为新的电路输出端，所述第四电阻的另一端还与第四电容相连，第四电容的另一端接地。

本发明提供的技术方案的工作原理分析如下：

对于传统的二阶LPF，如图4所示，其对应的新型二阶LPF结构如图7所示。新型二阶LPF由差分放大器(AMP)、第六电阻Rx、第五电阻Ry和第一电容C1、第六电容Cx组成，其中第一电容C1和传统二阶LPF中第一电容C1完全一样。

1)差分放大器AMP被连接成单位增益工作模式，由运算放大器的性质可知Vx＝Vy；

2)新型二阶LPF中，第六电阻Rx是第五电阻Ry的N倍，即：Rx＝N*Ry，N的取值根据实际应用选定，为了实现更好的匹配，第六电阻Rx和第五电阻Ry一般选取同种类型的电阻。

3)假设流经第六电阻Rx支路电流为i，由于Vx＝Vy，Rx＝N*Ry，那么流经第五电阻Ry支路电流为N*i，流经第六电容Cx支路电流为i；

4)新型二阶LPF中，其等效输入阻抗Zeff＝(i*Rx+i*1/s*Cx)/(N+1)*i

＝Rx/(N+1)+1/s*Cx*(N+1)；

5)传统二阶LPF中，其等效输入阻抗Zeff＝R2+1/s*C2。

6)两者对比可得：R2＝Rx/(N+1)，C2＝Cx*(N+1)。

7)采用本发明提供的新型二阶LPF方案，实现和传统二阶LPF同样输入阻抗，所需的第六电容Cx容值为：C2/(N+1)，相当于把第六电容Cx倍增了N+1倍，所需的第六电阻Rx阻值为：R2*(N+1)；

8)对于已经片内集成LPF的应用场景，通过电容倍增技术，可以进一步减少LPF中第二电容C2的容值，第二电容C2变为原容值的1/(N+1)，N的大小取决于第六电阻Rx和第五电阻Ry的比例，N取值越大，所需电容越小，从而降低芯片成本；

9)对于无法实现片内集成LPF的应用场景，通过电容倍增技术，减少LPF中第二电容C2的容值，第二电容C2变为原容值的1/(N+1)，N的大小取决于第六电阻Rx和第五电阻Ry的比例，N取值越大，所需电容越小，实现LPF片内集成化，提高芯片的集成度。

同理对于如图8和图9所示，也可以得出同样的结果。

本专利中的放大器(AMP)模块，有多种实现方式，需要满足如下几个条件：

差分放大器AMP输入共模范围要宽，以满足PLL(Phase Locked Loop锁相环)在不同锁定电压下，差分放大器AMP都能正常工作；

差分放大器AMP的增益带宽积(GBM)，要远大于PLL的环路带宽，在PLL环路带宽频率范围内，差分放大器AMP要有一定的增益，实现单位增益缓冲器的功能；

差分放大器AMP等效输入噪声要低，不能恶化PLL的相位噪声；

本专利中的差分放大器AMP模块，可以采用单级或者多级放大器级联的方式实现，具体参考电路实现如图10至图12所示，具体实现方式不仅仅局限于本专利列举的实现方式。

具体实施例的细化方案：

适用于900MHz超高频RFID读写器分数型频率综合器如图3所示，参考时钟：24M，VCO工作频率：3.6GHz，电荷泵(ChargePump)充放电流：200uA。

适用于超高频RFID读写器分数型频率综合器

900MHz超高频RFID读写器对频率综合器相位噪声要求极其严格，为了抑制DeltaSigma(差分积分)噪声对相位噪声的影响，频率综合器带宽取值：30KHz。

采用传统四阶LPF方案，LPF的参数计算结果如图13所示。根据计算结果可知，对于传统四阶LPF，第二电容C2容值为7nF，由于集成电路工艺的限制，片内集成的电容器件的电容密度不大，该电容很难实现片内集成。第二电容C2一般采用片外电容器件的方式实现，增加了系统应用成本，另外芯片还需要增加一个封装管角，增加了封装成本和调试复杂度；

采用本发明提供的新型四阶LPF方案，LPF的参数计算结果如图14所示。

由Rx＝25K，Ry＝225K，可以计算出：N＝Ry/Rx＝9，所以倍增系数为：N+1＝10；

等效电阻为：Rx/(N+1)＝25K/10＝2.5K＝R2；

等效电容为：Cx*(N+1)＝0.7nf*10＝7nF＝C2；

由于其它电阻电容和传统四阶LPF完全一致，所以两者阻抗传输函数完全一致。由计算结果可知，新型四阶LPF最大的电容变为第六电容Cx＝0.7nF，减少到原来第二电容C2电容的十分之一，可以实现LPF片内集成化，提高了芯片集成度，降低了芯片成本和应用调试复杂度。

本次差分放大器AMP设计采用基于折叠式共源共栅的两级放大器方式实现，如图11所示。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims (4)

1.频率综合器的低通滤波器，包括第一电容、第六电阻、第六电容，所述第一电容一端作为电路输入端，另一端与地之间相连，所述第六电阻的一端接电路输入端，所述第六电阻的另一端与第六电容的一端相连，第六电容的另一端接地，其特征在于:还包括差分放大电路，所述差分放大电器的正极输入端与第六电阻的另一端相连，所述差分放大电路的负极输入端与输出端相连，差分放大电路的输出端还与第五电阻的一端相连，第五电阻的另一端与电路输入端相连；所述差分放大电路的增益带宽积大于锁相环的环路带宽；还包括第三电阻和第三电容，所述第三电阻一端与电路输入端相连，另一端作为电路输出端，所述第三电阻的另一端还与第三电容相连，第三电容的另一端接地。

2.根据权利要求1所述的频率综合器的低通滤波器，其特征在于:还包括第四电阻和第四电容，所述第四电阻一端与电路输出端相连，另一端作为新的电路输出端，所述第四电阻的另一端还与第四电容相连，第四电容的另一端接地。

3.根据权利要求1所述的频率综合器的低通滤波器，其特征在于:所述差分放大电路为单级放大器或双级放大器或多级放大器。

4.根据权利要求3所述的频率综合器的低通滤波器,其特征在于:所述单级放大器为基于折叠式共源共栅的单级放大器，所述双级放大器为基于折叠式共源共栅的两级放大器或者是基于轨到轨的两级运算放大器。

Images