CN117118402B - 一种适用于ook调制的低功耗压控振荡器 - Google Patents
一种适用于ook调制的低功耗压控振荡器 Download PDFInfo
- Publication number
- CN117118402B CN117118402B CN202311162408.4A CN202311162408A CN117118402B CN 117118402 B CN117118402 B CN 117118402B CN 202311162408 A CN202311162408 A CN 202311162408A CN 117118402 B CN117118402 B CN 117118402B
- Authority
- CN
- China
- Prior art keywords
- inverter
- resistor
- voltage
- pmos transistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 52
- 238000001514 detection method Methods 0.000 claims abstract description 26
- 230000010355 oscillation Effects 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000003491 array Methods 0.000 claims abstract description 5
- 230000003044 adaptive effect Effects 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
本发明公开了一种适用于OOK调制的低功耗压控振荡器，包括速率检测单元、自适应控制单元和振荡器单元，所述速率检测单元用于对需要进行OOK调制的数字信号进行检测，将输入的数字信号与参考电压的差值在误差放大器和输出电容上完成积分；所述自适应控制单元用于根据速率检测单元输出的电压控制信号，控制振荡器单元中可控电容阵列的切换，从而控制压控振荡器的振荡频率；所述振荡器单元包括若干个级联的反相器，且相邻反相器之间设置有可控电容阵列，所述反相器的两端分别设置有限流电阻。本发明根据数字信号速率的不同，自适应调整压控振荡器的振荡频率，达到了显著低功耗的目的，具有较好的实用性。
Description
技术领域
本发明属于压控振荡器模拟电路的技术领域，具体涉及一种适用于OOK调制的低功耗压控振荡器。
背景技术
日益增长的高速通信和雷达系统市场需求极大地推动了收发机的研究和开发，作为核心器件的压控振荡器也得到了越来越多的关注。在零中频和低中频收发机中，本振信号和来自天线经低噪放放大后的接收信号进行混频产生有用信号，其频谱纯度对整个收发系统的灵敏度和动态范围有着直接的影响。由于数字电路，比如直接数字频率综合技术(DDS)直接合成的数字频率信号杂散严重且带宽有限，不能满足通信系统的要求，因此在射频收发系统中，本振信号基本都是通过锁相环实现的。其中压控振荡器负责产生锁相环的输出信号，是本振信号的直接来源。如果将锁相环视为一个控制系统，那么压控振荡器就是这个系统的主要控制对象，其功耗和噪声性能对决定了整个锁相环乃至通信系统的性能上限。
在进行数字调制时，经常采用通断键控（OOK）调制，OOK调制时将输入的数字信号与压控振荡器产生的载波信号在混频器中进行混频。在信号为高电平的时候传输高频载波至后端，在低电平的时候输出低电平，OOK调制的一个好处是可以将调制后的信号拆成两路差分信号，可以在接收端使用全差分输入全差分输出的放大器来抑制共模噪声定的架构优势。
振荡器将电路噪声转换为稳定的周期信号输出，实现一个“从无到有”的过程。压控振荡器的输出信号频率会跟随控制电压的变化而变化，进而覆盖期望的频带。集成电路系统中的压控振荡器主要分为电容电压压控振荡器和环形压控振荡器两大类。电容电压压控振荡器相位噪声性能较好，但片上电感 Q 值较小，面积大，当振荡频率较低时，需要并联大容值电容，导致所占用的芯片面积进一步增加，使得整个电路版图面积大，不利于集成。如图1所示，环形振荡器是由环路中的许多增益级电路（延迟单元）级联而成，相同的延时单元级联可以构成一个环形振荡器。相比于电容电压压控振荡器，环形振荡器不需要电感元件，能够以较小的芯片面积实现集成化，调谐范围更大，可以产生多相振荡信号，从而得到了广泛的应用。
根据奈奎斯特采样定理，压控振荡器产生的载波信号频率需要大于数字信号频率的两倍。所以随着传输信号频率的增加，压控振荡器输出信号频率的增幅需要大于传输频率的两倍，为满足数字信号最高传输速率时的要求，压控振荡器必须工作在高振荡频率模式。对于环形振荡器而言，其振荡频率本质上与其每个结点的等效寄生电容的充放电速度相关，频率越高，要求充放电速度越快，振荡器消耗的功率越大。在进行低数据率数据传输时，同样采用高频压控振荡器会带来十分严重的功耗浪费，甚至影响系统的待机时间和热稳定性。
发明内容
本发明的目的在于提供一种适用于OOK调制的低功耗压控振荡器，旨在解决上述的问题。本发明根据数字信号速率的不同，自适应调整压控振荡器的振荡频率，达到低功耗的目的。
本发明主要通过以下技术方案实现：
一种适用于OOK调制的低功耗压控振荡器，包括从前至后依次连接的速率检测单元、自适应控制单元和振荡器单元，所述速率检测单元的输入端与信号输入端IN连接，所述振荡器单元的输出端与信号输出端OUT连接；
所述速率检测单元用于对需要进行OOK调制的数字信号进行检测，将输入的数字信号与参考电压的差值在误差放大器和输出电容上完成积分，实现当输入数字信号脉宽增加时，误差放大器的输出电压开始线性降低，当输入数字信号脉宽减小时，误差放大器的输出电压开始线性增加；所述自适应控制单元用于根据速率检测单元输出的电压控制信号，控制振荡器单元中可控电容阵列的切换，从而控制压控振荡器的振荡频率；所述振荡器单元包括若干个级联的反相器，且相邻反相器之间设置有可控电容阵列，所述反相器的两端分别设置有限流电阻，用于限制反相器开启关断时对节点电容充放电的电流大小。
为了更好地实现本发明，进一步地，所述速率检测单元包括误差放大器AMP1d、PMOS晶体管M1d和电容C1d；信号输入端IN1d和基准电平输入端VREF1d分别与误差放大器AMP1d的反对向输入端、同向输入端连接；所述误差放大器AMP1d的输出端分别与信号输出端OUT1d、电容C1d以及PMOS晶体管M1d的漏极连接，所述电容C1d接地；所述PMOS晶体管M1d的源极、栅极分别与电源VCC1d、信号输入端IN1d连接。
为了更好地实现本发明，进一步地，所述自适应控制单元包括若干个并联设置的电压判决单元，所述电压判决单元包括电阻R1g、R2g、R3g、R4g、R5g、R6g、R7g、R8g、R9g、R10g，NMOS晶体管M1g、M2g、M3g，电容C1g和二极管D1g；电源VCC1g分别与电阻R2g、R3g、R4g以及NMOS晶体管M3g的漏极连接，信号输入端IN1g通过电阻连R1g与NMOS晶体管M1g的栅极接，所述NMOS晶体管M1g的漏极、源极分别与电阻R2g、电阻R5g连接；所述NMOS晶体管M2g的漏极分别与电阻R3g、电阻R7g连接，且源极与电阻R5g连接，且栅极分别与电阻R4g、电阻R6g连接；所述NMOS晶体管M3g的栅极与电阻R7g连接，且源极分别与电阻R8g、电阻R9g连接，所述电阻R9g分别与电容C1g以及二极管D1g正极连接，所述二极管D1g负极分别与电阻R10g、信号输出端OUT1g连接，所述电阻R5g、电阻R6g、电阻R8g、电阻R10g、电容C1g分别接地。
为了更好地实现本发明，进一步地，所述振荡器单元包括从前至后依次连接的第一反相器、第二反相器、第三反相器、输出反相器和电阻R1c、R2c、R3c、R4c、R5c、R6c、R7c、R8c以及若干个可控电容阵列；电源VCC1c分别通过电阻R1c、R4c、R7c与第一反相器、第二反相器、第三反相器连接，所述第一反相器、第二反相器、第三反相器分别通过电阻R2c、R5c、R8c接地，所述第一反相器与第二反相器之间和第二反相器与第三反相器之间分别设置有电阻R3c与可控电容阵列和电阻R6c与可控电容阵列，所述第三反相器与第一反相器之间设置有可控电容阵列；所述输出反相器分别与电源VCC1c、接地端、信号输出端OUT1c连接。
为了更好地实现本发明，进一步地，所述第一反相器包括PMOS晶体管M1c、M2c，所述第二反相器包括PMOS晶体管M3c、M4c，所述第三反相器包括PMOS晶体管M5c、M6c，所述输出反相器包括PMOS晶体管M7c、M8c；所述PMOS晶体管M1c、M2c的漏极与所述PMOS晶体管M1c、M2c的栅极之间设置有可控电容阵列，所述PMOS晶体管M1c、M2c的漏极之间设置有电阻R3c，所述PMOS晶体管M1c、M2c的源极分别连接有电阻R1c、R2c；所述电阻R3c与PMOS晶体管M3c、M4c的栅极之间设置有可控电容阵列，所述PMOS晶体管M3c、M4c的源极分别连接有电阻R4c、R5c，所述PMOS晶体管M3c、M4c的漏极之间设置有电阻R6c，电阻R6c与PMOS晶体管M5c、M6c的栅极之间设置有可控电容阵列；所述PMOS晶体管M5c、M6c的源极分别连接有电阻R7c、R8c。
为了更好地实现本发明，进一步地，所述可控电容阵列包括若干个并联支路，所述并联支路上串联设置有电容Cf和射频开关SWf；电源电源VCC1f分别与射频开关SWf的一端连接，且射频开关SWf的另一端与电容Cf连接，所述电容Cf的另一端与信号输出端OUT1f连接。
本发明的有益效果如下：
（1）本发明根据数字信号速率的不同，自适应调整压控振荡器的振荡频率，达到低功耗的目的。本发明与传统压控振荡器相比较，本发明提供的一种适用于OOK调制的低功耗压控振荡器在同样的传输数据率下，电流损耗减小显著，具备更低的功耗特性。
（2）振荡器单元采用电流受限型延迟结构，在反相器结构基础上增加了两个限流电阻，限制反相器开启关断时对节点电容充放电的电流大小，从而抑制反相器结构在开启关断瞬时电流较大，功耗较大的缺点。在振荡器单元中，采用了三级反相器结构，且将PMOS晶体管M7c和NMOS晶体管M8c构成反相器用作输出级，提高了振荡器单元的输出能力。
（3）在实际工作中，在自适应控制单元中，NMOS晶体管M1g、NMOS晶体管M2g交替导通，流过电阻R5 g的尾电流大小都差不多，所以差分输入级电路相当于一个电流开关，NMOS晶体管M1g、NMOS晶体管M2g工作时只在截止和线性区之间转换，不进入饱和区，输入级开关速度很快。NMOS晶体管M3g保持了差分输出信号相位以及逻辑关系不变，且将输出信号的电位下移一个Vth，使前级输出电平和后级电路匹配。此外，NMOS晶体管M3g作为源极跟随管，其输入阻抗较高、输出阻抗较低，也起到了前后级隔离缓冲和放大电流的作用，提高了电路的负载能力。
（4）在速率检测单元中，考虑到电路无法预判下一个信号的脉宽，PMOS晶体管M1d用于实现输出电压的复位功能，保证振荡器在最高频率开始变化，当输入数字信号的最小脉宽出现时仍然能正确进行OOK调制。
附图说明
图1为传统压控振荡器的电路图；
图2为本发明的一种适用于OOK调制的低功耗压控振荡器的电路图；
图3为本发明中振荡器单元的电路图；
图4为本发明中速率检测单元的电路图；
图5为本发明中自适应控制单元的电路图；
图6为本发明中可控电容阵列单元的电路图；
图7为本发明中电压判决单元的电路图。
具体实施方式
实施例1：
一种适用于OOK调制的低功耗压控振荡器，如图2所示，包括振荡器单元、速率检测单元和自适应控制单元。
所述振荡器单元采用电流受限型延迟结构，在反相器结构基础上增加了两个限流电阻，限制反相器开启关断时对节点电容充放电的电流大小，从而抑制反相器结构在开启关断瞬时电流较大，功耗较大的缺点。
所述速率检测单元用于对需要进行OOK调制的数字信号进行检测，将输入的数字信号与参考电压的差值在误差放大器和输出电容上完成积分，得到的输出电压表现为，当输入数字信号脉宽增加，误差放大器的输出电压开始线性降低，当输入数字信号脉宽减小，误差放大器的输出电压开始线性增加。
自适应控制单元用于将速率检测单元输出的电压控制信号进行比较判决，根据比较结果得到不同的控制逻辑信号，用于控制振荡器单元中可控电容阵列的切换，从而控制压控振荡器的振荡频率。
压控振荡器的功耗是与振荡频率强相关的，本发明根据数字信号速率的不同，自适应调整压控振荡器的振荡频率，达到低功耗的目的。
优选地，振荡器单元输出端与信号输出端OUT1b连接，速率检测单元输入端与信号输入端IN1b连接，速率检测单元输出端与自适应控制单元输入端连接，自适应控制单元输出端为控制振荡器单元提供控制逻辑信号。
优选地，所述振荡器单元为振荡器单元，包括PMOS晶体管M1c、PMOS晶体管M3c、PMOS晶体管M5c、PMOS晶体管M7c、NMOS晶体管M2c、NMOS晶体管M4c、NMOS晶体管M6c、NMOS晶体管M8c、电阻R1c、电阻R2c、电阻R3c、电阻R4c、电阻R5c、电阻R6c、电阻R7c、电阻R8c、可控电容阵列1c、可控电容阵列2c和可控电容阵列3c。
优选地，振荡器单元输出端与信号输出端OUT1c连接，PMOS晶体管M1c栅级、NMOS晶体管M2c栅级、可控电容阵列1c输出端、PMOS晶体管M5c漏级、NMOS晶体管M6c漏级、PMOS晶体管M7c栅级和NMOS晶体管M8c栅级连接在一起，电源VCC1c、电阻R1c第一端、电阻R4c第一端、电阻R7c第一端和PMOS晶体管M7c源级连接在一起，电阻R1c第二端与PMOS晶体管M1c源级连接，PMOS晶体管M1c漏级、NMOS晶体管M2c漏级和电阻R3c第一端连接在一起，NMOS晶体管M2c源级与电阻R2c第一端连接，电阻R2c第二端、电阻R5c第二端、电阻R8c第二端和NMOS晶体管M8c源级连接在一起，电阻R4c第二端与PMOS晶体管M3c源级连接，PMOS晶体管M3c栅级、NMOS晶体管M4c栅级、可控电容阵列2c输出端和电阻R3c第二端连接在一起，NMOS晶体管M4c源级与电阻R5c第一端连接，PMOS晶体管M3c漏级、NMOS晶体管M4c漏级和电阻R6c第一端连接在一起，电阻R7c第二端与PMOS晶体管M5c源级连接，PMOS晶体管M5c栅级、NMOS晶体管M6c栅级、可控电容阵列3c输出端和电阻R6c第二端连接在一起，NMOS晶体管M6c源级与电阻R8c第一端连接，PMOS晶体管M7c漏级、NMOS晶体管M8c漏级和信号输出端OUT1c连接在一起。
优选地，可控电容阵列1c、可控电容阵列2c和可控电容阵列3c为可控电容阵列单元，可控电容阵列单元包括电容C1f、电容C2f直至电容Cmf，射频开关SW1f、射频开关SW2f、直至射频开关SWmf。（m为大于或等于1的正整数）
优选地，可控电容阵列单元输出端与信号输出端OUT1f连接，信号输出端OUT1f与电容C1f第一端、电容C2f第一端直至电容Cmf第一端连接在一起，电容C1f第二端与射频开关SW1f第一端连接，电容C2f第二端与射频开关SW2f第一端连接，直至电容Cmf第二端与射频开关SWmf第一端连接，射频开关SW1f第二端、射频开关SW2f第二端直至射频开关SWmf第二端与电源VCC1f连接在一起。（m为大于或等于1的正整数）
优选地，速率检测单元包括误差放大器AMP1d、PMOS晶体管M1d和电容C1d。速率检测单元输入端与信号输入端IN1d连接，速率检测单元输出端与信号输出端OUT1d连接，基准电平输入端VREF1d与误差放大器AMP1d同向输入端连接，信号输入端IN1d、误差放大器AMP1d反对向输入端和PMOS晶体管M1d栅极连接在一起，PMOS晶体管M1d源级与电源VCC1d连接，PMOS晶体管M1d漏级、电容C1d第一端、信号输出端OUT1d和误差放大器AMP1d输出端连接在一起，电容C1d第二端与地连接。
优选地，如图5所示，自适应控制单元包括电压判决单元1e、电压判决单元2e直至电压判决单元ne（n为大于或等于1的正整数）。电压判决单元输入端与信号输入端IN1e连接，信号输入端IN1e、电压判决单元1e输入端、电压判决单元2e输入端直至电压判决单元ne输入端连接在一起，电压判决单元1e输出端与信号输出端OUT1e连接，电压判决单元2e输出端与信号输出端OUT2e连接，直至电压判决单元ne输出端与信号输出端OUTne连接。
优选地，电压判决单元1e、电压判决单元2e直至电压判决单元ne为电压判决单元，电压判决单元包括电阻R1g、电阻R2g、电阻R3g、电阻R4g、电阻R5g、电阻R6g、电阻R7g、电阻R8g、电阻R9g、电阻R10g、NMOS晶体管M1g、NMOS晶体管M2g、NMOS晶体管M3g、电容C1g和二极管D1g。
电压判决单元输入端与信号输入端IN1g连接，电压判决单元输出端与信号输出端OUT1g连接，信号输入端IN1g与电阻R1g第一端连接，电阻R1g第二端与NMOS晶体管M1g栅极连接，电源VCC1g、电阻R2g第一端、电阻R3g第一端、电阻R4g第一端和NMOS晶体管M3g漏极连接在一起，电阻R2g第二端与NMOS晶体管M1g漏极连接，NMOS晶体管M1g源极、NMOS晶体管M2g源极和电阻R5g第一端连接在一起，电阻R5g第二端与地连接，电阻R3g第二端、NMOS晶体管M2g漏极和电阻R7g第一端连接在一起，NMOS晶体管M2g栅极、电阻R4g第二端和电阻R6g第一端连接在一起，电阻R6g第二端与地连接，R7g第二端与NMOS晶体管M3g栅极连接，NMOS晶体管M3g源极、电阻R8g第一端和电阻R9g第一端连接在一起，电阻R8g第二端与地连接，电阻R9g第二端、电容C1g第一端和二极管D1g正极连接在一起，电容C1g第二端与地连接，二极管D1g负极、电阻R10g第一端和信号输出端OUT1g连接在一起，电阻R10g第二端与地连接。
本发明的工作原理如下：
速率检测单元通过对输入的数字信号进行传输速率检测，将检测结果输入自适应控制单元，自适应控制单元将输入信号进行比较判决后输出控制信号给振荡器单元，振荡器单元产生的振荡信号通过信号输出端OUT1b输出。
如图3所示，所述振荡器单元采用了三级反相器结构，其中PMOS晶体管M1c和NMOS晶体管M2c构成振荡器的第一级反相器，电阻R1c和电阻R2c用于抑制第一级反相器在开启关断时的瞬时大电流。PMOS晶体管M3c和NMOS晶体管M4c构成振荡器的第二级反相器，电阻R4c和电阻R5c用于抑制第二级反相器在开启关断时的瞬时大电流。PMOS晶体管M5c和NMOS晶体管M6c构成振荡器的第三级反相器，电阻R7c和电阻R8c用于抑制第三级反相器在开启关断时的瞬时大电流，PMOS晶体管M7c和NMOS晶体管M8c构成反相器用作输出级，提高振荡器单元的输出能力，电阻R3c、电阻R6c、可控电容阵列1c、可控电容阵列2c和可控电容阵列3c用于调节振荡器单元的振荡频率。
如图6所示，在可控电容阵列单元结构中，由自适应控制单元输出的控制信号OUTpe，控制可控电容阵列单元中的射频开关SWpf导通，此时除SWpf导通外，射频开关SW1f、射频开关SW2f、直至射频开关SWmf均为关断，此时接入振荡器的电容值为Cqf（q≤m，q为大于或等于1的正整数）。
如图4所示，在速率检测单元结构中，将不同脉宽的输入数字信号和参考电压VREF1d的差值在误差放大器AMP1d和输出电容C1d上完成积分，得到的输出电压表现为：当输入数字信号脉宽增加，误差放大器的输出电压开始线性降低，当输入数字信号脉宽减小，误差放大器的输出电压开始线性增加。考虑到电路无法预判下一个信号的脉宽，PMOS晶体管M1d用于实现输出电压的复位功能，保证振荡器在最高频率开始变化，当输入数字信号的最小脉宽出现时仍然能正确进行OOK调制。
如图7所示，在电压判决单元结构中，电压判决单元由差分比较输入级和源极跟随输出级构成，NMOS晶体管M1g、NMOS晶体管M2g大小相同，NMOS晶体管M1g栅压为输入信号，NMOS晶体管M2g栅压由电阻R4g和电阻R6g分压产生，作为比较器的参考电压。当NMOS晶体管M1g栅压小于NMOS晶体管M2g栅压时，电压判决单元输出低电平，控制后级开关关断；NMOS晶体管M1g栅压大于NMOS晶体管M2g栅压时，电压判决单元输出高电平，控制后级开关导通。因为实际工作时NMOS晶体管M1g、NMOS晶体管M2g交替导通，流过电阻R5 g的尾电流大小都差不多，所以差分输入级电路相当于一个电流开关，NMOS晶体管M1g、NMOS晶体管M2g工作时只在截止和线性区之间转换，不进入饱和区，输入级开关速度很快。NMOS晶体管M3g保持了差分输出信号相位以及逻辑关系不变，且将输出信号的电位下移一个Vth，使前级输出电平和后级电路匹配。此外，NMOS晶体管M3g作为源极跟随管，其输入阻抗较高、输出阻抗较低，也起到了前后级隔离缓冲和放大电流的作用，提高了电路的负载能力。
电压判决单元的开关时间可分为两种情况：当NMOS晶体管M1g栅压大于NMOS晶体管M2g栅压时，NMOS晶体管M3g管导通，电源通过电阻R9g向电容C1g充电，即开启到关断的时间大约为R9g·C1g；当NMOS晶体管M1g栅压小于NMOS晶体管M2g栅压，NMOS晶体管M3g管截止，电容C1g通过电阻R10g放电，其中二极管D1g的作用是加快电容C1g放电，改善信号上升沿，即由关断到开启的时间大约为R10g·C1g。
表1为采用某BCD 0.18μm工艺仿真得到的电流损耗数据。如表1所示，本发明与传统压控振荡器相比较，本发明提供的一种适用于OOK调制的低功耗压控振荡器在同样的传输数据率下，电流损耗减小显著，具备更低的功耗特性。
表1 不同数据率下压控振荡器电流损耗对比
以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。
Claims (5)
1.一种适用于OOK调制的低功耗压控振荡器，其特征在于，包括从前至后依次连接的速率检测单元、自适应控制单元和振荡器单元，所述速率检测单元的输入端与信号输入端IN连接，所述振荡器单元的输出端与信号输出端OUT连接；
所述速率检测单元用于对需要进行OOK调制的数字信号进行检测，将输入的数字信号与参考电压的差值在误差放大器和输出电容上完成积分，实现当输入数字信号脉宽增加时，误差放大器的输出电压开始线性降低，当输入数字信号脉宽减小时，误差放大器的输出电压开始线性增加；所述自适应控制单元用于根据速率检测单元输出的电压控制信号，控制振荡器单元中可控电容阵列的切换，从而控制压控振荡器的振荡频率；所述振荡器单元包括若干个级联的反相器，且相邻反相器之间设置有可控电容阵列，所述反相器的两端分别设置有限流电阻，用于限制反相器开启关断时对节点电容充放电的电流大小；
所述振荡器单元包括从前至后依次连接的第一反相器、第二反相器、第三反相器、输出反相器和电阻R1c、R2c、R3c、R4c、R5c、R6c、R7c、R8c以及若干个可控电容阵列；电源VCC1c分别通过电阻R1c、R4c、R7c与第一反相器、第二反相器、第三反相器连接，所述第一反相器、第二反相器、第三反相器分别通过电阻R2c、R5c、R8c接地，所述第一反相器与第二反相器之间和第二反相器与第三反相器之间分别设置有电阻R3c与可控电容阵列和电阻R6c与可控电容阵列，所述第三反相器与第一反相器之间设置有可控电容阵列；所述输出反相器分别与电源VCC1c、接地端、信号输出端OUT1c连接。
2.根据权利要求1所述的一种适用于OOK调制的低功耗压控振荡器，其特征在于，所述速率检测单元包括误差放大器AMP1d、PMOS晶体管M1d和电容C1d；信号输入端IN1d和基准电平输入端VREF1d分别与误差放大器AMP1d的反对向输入端、同向输入端连接；所述误差放大器AMP1d的输出端分别与信号输出端OUT1d、电容C1d以及PMOS晶体管M1d的漏极连接，所述电容C1d接地；所述PMOS晶体管M1d的源极、栅极分别与电源VCC1d、信号输入端IN1d连接。
3.根据权利要求1所述的一种适用于OOK调制的低功耗压控振荡器，其特征在于，所述自适应控制单元包括若干个并联设置的电压判决单元，所述电压判决单元包括电阻R1g、R2g、R3g、R4g、R5g、R6g、R7g、R8g、R9g、R10g，NMOS晶体管M1g、M2g、M3g，电容C1g和二极管D1g；电源VCC1g分别与电阻R2g、R3g、R4g以及NMOS晶体管M3g的漏极连接，信号输入端IN1g通过电阻连R1g与NMOS晶体管M1g的栅极接，所述NMOS晶体管M1g的漏极、源极分别与电阻R2g、电阻R5g连接；所述NMOS晶体管M2g的漏极分别与电阻R3g、电阻R7g连接，且源极与电阻R5g连接，且栅极分别与电阻R4g、电阻R6g连接；所述NMOS晶体管M3g的栅极与电阻R7g连接，且源极分别与电阻R8g、电阻R9g连接，所述电阻R9g分别与电容C1g以及二极管D1g正极连接，所述二极管D1g负极分别与电阻R10g、信号输出端OUT1g连接，所述电阻R5g、电阻R6g、电阻R8g、电阻R10g、电容C1g分别接地。
4.根据权利要求1-3任一项所述的一种适用于OOK调制的低功耗压控振荡器，其特征在于，所述第一反相器包括PMOS晶体管M1c、M2c，所述第二反相器包括PMOS晶体管M3c、M4c，所述第三反相器包括PMOS晶体管M5c、M6c，所述输出反相器包括PMOS晶体管M7c、M8c；所述PMOS晶体管M1c、M2c的漏极与所述PMOS晶体管M1c、M2c的栅极之间设置有可控电容阵列，所述PMOS晶体管M1c、M2c的漏极之间设置有电阻R3c，所述PMOS晶体管M1c、M2c的源极分别连接有电阻R1c、R2c；所述电阻R3c与PMOS晶体管M3c、M4c的栅极之间设置有可控电容阵列，所述PMOS晶体管M3c、M4c的源极分别连接有电阻R4c、R5c，所述PMOS晶体管M3c、M4c的漏极之间设置有电阻R6c，电阻R6c与PMOS晶体管M5c、M6c的栅极之间设置有可控电容阵列；所述PMOS晶体管M5c、M6c的源极分别连接有电阻R7c、R8c。
5.根据权利要求1-3任一项所述的一种适用于OOK调制的低功耗压控振荡器，其特征在于，所述可控电容阵列包括若干个并联支路，所述并联支路上串联设置有电容Cf和射频开关SWf；电源VCC1f分别与射频开关SWf的一端连接，且射频开关SWf的另一端与电容Cf连接，所述电容Cf的另一端与信号输出端OUT1f连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311162408.4A CN117118402B (zh) | 2023-09-11 | 2023-09-11 | 一种适用于ook调制的低功耗压控振荡器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311162408.4A CN117118402B (zh) | 2023-09-11 | 2023-09-11 | 一种适用于ook调制的低功耗压控振荡器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117118402A CN117118402A (zh) | 2023-11-24 |
| CN117118402B true CN117118402B (zh) | 2024-03-19 |
Family
ID=88807489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311162408.4A Active CN117118402B (zh) | 2023-09-11 | 2023-09-11 | 一种适用于ook调制的低功耗压控振荡器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117118402B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1174634A (zh) * | 1994-11-28 | 1998-02-25 | 柯廷技术大学 | 受控的频率相位锁定环路 |
| JP2007027942A (ja) * | 2005-07-13 | 2007-02-01 | Shimada Phys & Chem Ind Co Ltd | 位相制御方法及び位相制御発振装置、送信用アレーアンテナ |
| CN102484476A (zh) * | 2009-01-22 | 2012-05-30 | 株式会社环球网络系统 | 数字时钟数据恢复器及其相关收发器 |
| KR20140016754A (ko) * | 2012-07-31 | 2014-02-10 | 삼성전기주식회사 | 전압변화 보상형 오실레이터 및 오실레이터의 오차 보상방법 |
| JP2016046607A (ja) * | 2014-08-21 | 2016-04-04 | 横河電機株式会社 | 自励発振回路 |
| CN113075878A (zh) * | 2021-03-12 | 2021-07-06 | 北京航天自动控制研究所 | 基于故障预测的冗余控制系统 |
-
2023
- 2023-09-11 CN CN202311162408.4A patent/CN117118402B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1174634A (zh) * | 1994-11-28 | 1998-02-25 | 柯廷技术大学 | 受控的频率相位锁定环路 |
| JP2007027942A (ja) * | 2005-07-13 | 2007-02-01 | Shimada Phys & Chem Ind Co Ltd | 位相制御方法及び位相制御発振装置、送信用アレーアンテナ |
| CN102484476A (zh) * | 2009-01-22 | 2012-05-30 | 株式会社环球网络系统 | 数字时钟数据恢复器及其相关收发器 |
| KR20140016754A (ko) * | 2012-07-31 | 2014-02-10 | 삼성전기주식회사 | 전압변화 보상형 오실레이터 및 오실레이터의 오차 보상방법 |
| JP2016046607A (ja) * | 2014-08-21 | 2016-04-04 | 横河電機株式会社 | 自励発振回路 |
| CN113075878A (zh) * | 2021-03-12 | 2021-07-06 | 北京航天自动控制研究所 | 基于故障预测的冗余控制系统 |
Non-Patent Citations (1)
| Title |
|---|
| " 伺服转台控制系统的实现及摩擦补偿研究";田琳;《中国优秀博硕士学位论文全文数据库（硕士）信息科技辑》;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117118402A (zh) | 2023-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7521976B1 (en) | Low power high speed latch for a prescaler divider | |
| KR101617908B1 (ko) | 수동 무선 수신기 | |
| CN206211980U (zh) | 一种自适应带宽全集成小数分频锁相环 | |
| CN100454755C (zh) | 环形电压控制振荡器以及延迟单元电路 | |
| US6850753B2 (en) | Tunable low noise amplifier and current-reused mixer for a low power RF application | |
| US20080218260A1 (en) | Multiple rf path amplifiers | |
| US7233211B2 (en) | Method to improve high frequency divider bandwidth coverage | |
| CN102104411B (zh) | 一种用于皮卫星的接收机电路 | |
| CN1437320A (zh) | 电荷泵电路 | |
| CN104079315A (zh) | 多标准性能可重构式i/q正交载波发生器 | |
| CN117118402B (zh) | 一种适用于ook调制的低功耗压控振荡器 | |
| CN107437938B (zh) | 一种压控振荡器电路 | |
| EP2323256B1 (en) | Method and system for improving limiting amplifier phase noise for low slew-rate input signals | |
| CN114024506B (zh) | 开环型晶体振荡器电路 | |
| CN104300972A (zh) | 一种粗调和细调相结合的环形压控振荡器电路 | |
| CN112953528B (zh) | 高频宽带高精度锁相环性能增强技术 | |
| US20040017223A1 (en) | High speed differential signaling logic gate and applications thereof | |
| CN110504956A (zh) | 一种功耗自适应的宽带预分频器 | |
| KR20010034076A (ko) | Ｃｍｏｓ 이중 계수 링 카운터 | |
| CN102468846A (zh) | 环型振荡器与环型振荡器的控制方法 | |
| US20100176888A1 (en) | Voltage-controlled oscillator, frequency synthesizer, and oscillation frequency control method | |
| CN110830007A (zh) | 一种低相位噪声宽带环型振荡器 | |
| KR20010053564A (ko) | 텔레커뮤니케이션 ｉｃ용 다중 주파수 저전력 발진기 | |
| CN221862830U (zh) | 一种采用宽调谐范围延时单元的宽带脉冲发生器 | |
| CN109936341B (zh) | 频率综合器的低通滤波器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Floor 9, block a, Xiewei center, No. 333 Dehua Road, hi tech Zone, Chengdu, Sichuan 610000 Patentee after: Chengdu Mingyi Electronic Technology Co.,Ltd. Country or region after: China Address before: Floor 9, block a, Xiewei center, No. 333 Dehua Road, hi tech Zone, Chengdu, Sichuan 610000 Patentee before: Chengdu Mingyi Electronic Technology Co.,Ltd. Country or region before: China |