CN1174634A - 受控的频率相位锁定环路 - Google Patents

Abstract

一种受控频率相位锁定环路(SFPLL),它包含:相位环路,其功能类似普通的相位锁定环路(PLL)并锁定在输入信号;和频率环路,它采用参考频率来影响相位环路,并有效地将相位环路和SFPLL的输出频率限制在接近于参考频率的频率范围内。参考频率被选择成很接近于要求SFPLL锁定至的输入信号频率。SFPLL包含相位检测器(10)、频率检测器(22)、第一和第二增益元件(12,24)、第一、第二和第三滤波器元件(14,18,26)、加法器(16)和压控振荡器(VCO)(20)。通过恰当选择相位环路和频率环路中的增益,可以将SFPLL设计成SFPLL将锁定的频率范围可以被限制在围绕参考频率(ω’_r)的任意小的区域内。SFPLL的应用包括CW调制系统中的解调和从NRZ数据的定时恢复。SFPLL的三个优点是,当没有输入信号时,输出频率等于或接近参考频率;SFPLL可以锁定的频率范围限制在围绕参考频率的区域内;以及可以减小VCO的相位和频率的不稳定性。

Description

受控的频率相位锁定环路

发明领域

本发明涉及相位锁定环路(PLL)的改进，尤其涉及受控的频率相位锁定环路(SFPLL)。SFPLL是一个表现类似PLL行为的系统，但它可以锁定的频率范围受控。本发明可以应用于许多各种电子应用领域，例如，基带数字传输的定时恢复，连续波(CW)调制系统中的解调，以及电信号的滤波。

发明背景

大多数普通的PLL有对不想要的输入信号或输入信号不想要的频谱分量进行虚假锁定的问题。由于可以将可以锁定SFPLL的频率范围限定在围绕所要求输入信号的任意小的区域内，SFPLL避免了这一虚假锁定问题(当然如果输入信号的频率已知具有充分的精度的话)。如果没有不想要的输入信号或不想要的输入信号的频谱分量，则SFPLL通常不会虚假锁定在SFPLL可以锁定的频率范围内。

特别是，采用准确的频率检测器和精确的参考频率ω’_r，可以实现SFPLL锁定范围的精确定位和限定。

发明概述

按照本发明的第一个方面，提供的受控频率相位锁定环路(SFPLL)包含：

相位环路，它具有第一输入信号和一输出信号，可以用来将输出信号的相位锁定在输入信号的相位上；以及

频率环路，工作时与相位环路耦合，并具有提供参考频率的第二输入信号，其中，频率环路用参考频率来操纵相位环路，并有效地限定可以将相位环路锁定在靠近参考频率的频率范围。

所述相位环路最好包含一相位检测器和一在工作时与所述相位检测器的输出耦合的压控的振荡器，所述压控的振荡器的输出与所述相位检测器的输入相连，形成完整的相位环路。

所述频率环路最好包含一频率检测器，和将所述相位检测器和频率检测器的各个输出信号加和、并将其和提供到所述压控振荡器的装置，所述压控振荡器的输出与所述频率检测器的输入相连，形成完整的频率环路。

所述相位环路和频率环路最好进一步分别包含第一和第二增益元件。所述SFPLL最好进一步包含工作时连接在所述加和装置和所述压控振荡器之间的第一信号滤波装置。

所述相位环路通常具有工作时与所述相位检测器的输出相连的第二信号滤波装置，用来从所述相位检测器筛选输出信号。所述频率环路通常具有工作时与所述频率检测器的输出相连的第三信号滤波装置，用来对所述频率检测器的输出信号进行滤波。

最好将SFPLL在连续波(CW)调制系统(AM和FM)中进行解调，或从数据流进行定时恢复。

与普通的PLL一样，SFPLL取得需要将相位锁定于此的输入信号。除了该输入信号以外，SFPLL具有频率ω’_r的精确参考频率输入。参考频率ω’_r选择为接近(尽管不必相同)SFPLL需要相位被锁定于此的输入信号的频率。SFPLL的三个主要优点是：当没有输入信号出现时，输出频率是ω’_r(或接近ω’_r)；SFPLL可以锁定的频率范围被限定在围绕ω’_r的区域；以及VCO的相位和频率的不稳定性减小。

附图简述

为了便于对本发明有一个更全面的理解，下面参照附图，通过举例，结合一些可能的应用场合，详细描述SFPLL的较佳实施例。

图1是SFPLL较佳实施例的功能方框示意电路图；

图2是图1所示频率环路中具有偏移的SFPLL的改进；

图3是图1所示具有校正引入的相位误差的SFPLL的改进；

图4图1所示具有零相位误差和零频率误差的SFPLL的改进；

图5是将SFPLL应用于AM解调时的相位检测器的功能方框示意电路图；

图6是将SFPLL应用于FM解调时的相位检测器的功能方框示意电路图；

图7将SFPLL应用于从NRZ数据流的定时恢复时的相位检测器的功能方框示意电路图；

图8是图7所示相位检测器的时序图；

图9描述的是图7所示相位检测器的输出随相位误差而变的图；

图10是将SFPLL应用于从NRZ数据流的定时恢复时旋转频率检测器的特征图；

图11是定时恢复系统的功能方框示意电路图；

图12是定时恢复系统一种变异的功能方框示意电路图；

图13描述的是如何将来自图10所示频率检测器的脉冲分解成大量更小的脉冲的；

图14是基于二进制速率乘法器(BRM)的数字滤波器的功能方框示意电路图；

图15描述的是一例图11所示电路的实际结构；以及

图16描述的是图15所示实际结构中所使用的简化数字滤波器。

较佳实施例的详细描述

SFPLL较佳实施例的电路图以功能方框示意图的形式示于图1中。SFPLL较佳实施例的每一个元件通过图1中带箭头的线所代表的电连接线连接起来。电连接线上的信号信息可以取静电压或静电流的形式，或者取随时间变化的电压或电流的形式。图1中，电连接线上的信号值通常用带下标的“X”表示。唯一的例外是输入信号和输出信号。SFPLL有两个电输入信号，第一个输入信号θ’_i弧度，它是SFPLL将试图锁定成随时间变化的信号，而第二个输入信号是每秒提供参考频率ω’_r弧度的随时间变化的信号。第一个输入信号具有频率ω’_i和相位θ’_i。SFPLL具有一个随时间变化的输出信号，该输出信号的频率为每秒ω’₀弧度，相位是θ’₀。

图1所示SFPLL的较佳实施例包含一相位检测器10、第一增益元件12、第一滤波器元件14、加法器16、第二滤波器元件18、压控振荡器(VCO)20、频率检测器22、第二增益元件24和第三滤波器元件26。相位检测器10输出一个信号，该信号在理想情况下是二输入θ’_i和θ’₀之间相位差的线性函数：

X_θc＝K_pd(θ’_i-θ’₀)    (1)这里，K_pd是相位检测器增益。

频率检测器22输出一个信号，该信号在理想情况下是二输入ω’_r和ω’₀之间频率差的线性函数：

X_mε＝K_fd(ω’_r-ω’_o)    (2)这里，K_fd是频率检测器增益。第一增益元件12简单地将恒定增益K_p引入相位检测器10的输出信号中：

X_kp＝K_pX_θε              (3)

第二增益元件24简单地将恒定增益K_f引入频率检测器22的输出信号中：

X_kf＝K_fX_mε               (4)

第一滤波器元件14对第一增益元件12的输出信号滤波，并且可以用转移函数的形式描述成： $F_p\left(s\right)=\frac{(\frac{s}{{\mathrm{\ω}}_{z1}}+1)(\frac{s}{{\mathrm{\ω}}_{z2}}+1)\·\·\·(\frac{s}{{\mathrm{\ω}}_{\mathrm{znp}}}+1)}{(\frac{s}{{\mathrm{\ω}}_{p1}}+1)(\frac{s}{{\mathrm{\ω}}_{p1}}+1)\·\·\·\·(\frac{s}{{\mathrm{\ω}}_{\mathrm{pmp}}}+1)}----\left(5\right)$

在频率ω_z，ω_z，…，ω_znp下，有n_p个零点。在频率ω_p1，ω_p1，…，ω_pmp下，有m_p个极点。注意ω_zω_p等于0时没有极点，即，在原点处没有极点或零点。在频率域内，第一滤波器元件14的输出与输入的关系如下所述：

X_fp(s)＝F_p(s)X_kp(s)        (6)

第二滤波器元件26对第二增益元件24的输出信号进行滤波，并可以用转移函数的形式描述如下： $F_p\left(s\right)=\frac{(\frac{s}{{\mathrm{\ω}}_{z1}}+1)(\frac{s}{{\mathrm{\ω}}_{z2}}+1)\·\·\·(\frac{s}{{\mathrm{\ω}}_{\mathrm{znf}}}+1)}{(\frac{s}{{\mathrm{\ω}}_{p1}}+1)(\frac{s}{{\mathrm{\ω}}_{p2}}+1)\·\·\·(\frac{s}{{\mathrm{\ω}}_{\mathrm{pmf}}}+1)}----\left(7\right)$

在频率频率ω_z1，ω_z2，…，ω_znf下，有n_f个零点。在频率ω_p1，ω_p2，…，ω_pmf下，有m_f个极点。注意ω₂或ω_p等于0时没有极点或零点，即，在原点处没有极点或零点。在频率域内，第一滤波器元件14的输出与输入的关系如下所述：

X_ff(s)＝F_f(s)X_kf(s)                (8)

加法器16的输出是其两个输入的和，并且在理想情况下，该加法器有下述等式描述：

X_∑＝X_fp+X_ff                     (9)

第三滤波器元件对加法器16的输出滤波，并且可以用转移函数的形式描述如下： $F_c\left(s\right)=\frac{(\frac{s}{{\mathrm{\ω}}_{z1}}+1)(\frac{s}{{\mathrm{\ω}}_{z2}}+1)\·\·\·(\frac{s}{{\mathrm{\ω}}_{\mathrm{znc}}}+1)}{(\frac{s}{{\mathrm{\ω}}_{p1}}+1)(\frac{s}{{\mathrm{\ω}}_{p2}}+1)\·\·\·(\frac{s}{{\mathrm{\ω}}_{\mathrm{pmc}}}+1)}----\left(10\right)$

在频率频率ω_z1，ω_z1，…，ω_znc下，有n_c个零点。在频率ω_p1，ω_p2，…，ω_pmc下，有m_c个极点。注意ω_z或ω_p等于0时没有极点或零点，即，在原点处没有极点或零点。在原点处，转移函数还可以含有一个或多个极点，并且因此还可以具有如下形式： $F_c\left(s\right)=\frac{(\frac{s}{{\mathrm{\ω}}_{z1}}+1)(\frac{s}{{\mathrm{\ω}}_{z2}}+1)\·\·\·(\frac{s}{{\mathrm{\ω}}_{\mathrm{znc}}}+1)}{(\frac{s}{{\mathrm{\ω}}_{p1}}+1)(\frac{s}{{\mathrm{\ω}}_{p2}}+1)\·\·\·(\frac{s}{{\mathrm{\ω}}_{\mathrm{pmc}}}+1)}----\left(11\right)$

在该频率域内，第一滤波器的输出与输入的关系如下：

X_fc(s)＝F_c(s)X_c(s)                (12)

VCO20在其输出处产生一个频率为ω’_o的信号。VCO20具有ω_c的自由运行频率(即当输入为零时)。根据输入的不同，VCO偏离自由运行频率。在理想情况下，输入频率和输出频率之间有如下线性关系：

ω’_o＝ω_c+K_VCOX_fo             (13)

可以考虑SFPLL有两个部分：

(i)相位环路，它由相位检测器10、第一增益元件12、第一滤波器元件14、加法器16、第三滤波器元件18和VCO20组成；以及

(ii)频率环路，它由频率检测器22组成、第二增益元件24、第三滤波器元件26、加法器16、第二滤波器元件18和VCO20组成。工作时，相位环路就象是一个正常相位锁定的环路(PLL)，并锁定在输入信号θ’_i上。频率环路用参考频率ω’_r，将相位环路和SFPLL的输出频率ω’_o限定在接近参考频率ω’_r的频率范围内。参考频率被选择成接近要将SFPLL锁定于此的输入信号频率ω’_i上。

由频率环路来限定频率ω’_o的输出可以如下理解：

θ’_o和θ’_i之间的可测相位差限制在一绝对值θ_εmax上，该绝对值通常小于或等于2π。所以，相位检测器10的相位误差输出限制在X_ωεmax：

X_ωεmax＝K_pdθ_εmax    (14)所以，相位环路输入到加法器16的平均值限制在X_fpmax；

X_fpmax＝K_pK_pdθ_εmax      (15)

于是，频率环路输入到加法器16的平均值表述如下：

X_ff＝K_fK_fd(ω’_r-ω’_o)    (16)

当ω’_o偏离ω’_r大于一个选择量ω_maxdev时，通过合适地选择相位环路和频率环路中的增益(即，K_pd、K_fd、K_p、K_f)，可以使输入到加法器16中频率环路的平均值X_ff大于X_fpmax。所以，由于相位环路不能克服频率环路使VCO频率向后拉向ω’_r，相位环路不能锁定在与ω’_r偏离大于ω_maxdev的频率上。这样，频率环路控制相位环路的运行，使输出频率ω’_o限制在接近参考频率ω’_r的频率范围内。

分析图1所示SFPLL的小信号线性模型，得出如下特征：1.对于F_C(s)在原点不包含极点的情况，当相位误差θ_ε(s)＝0时，例如当输入信号为零时，在频率环路K_F1中所有增益的乘积趋向于无穷大时，SFPLL的输出频率趋向于ω’_r。2.对于F_c(s)在原点不包含极点的情况。当θ_ε(s)＝0时，SFPLL的输出频率等于ω’_r。3.如果SFPLL锁定在恒定的输入频率ω上，那么由SFPLL引入输入相位θ₁和输出相位θ_o之间的恒定相位误差。该相位误差的幅度取决于输入频率ω和参考频率ω’_r之差，以及频率环路K_f1中所有增益的乘积与相位环路K_p1中所有增益的乘积之比。4.由于相位误差(由上述段落中描述的过程引入)的有限量，SFPLL可以锁定的频率范围有限。对于F_c(s)在原点处不包含极点的情况，频率范围恰好中心位于ω_r。该范围是由K_p1和K_f1之比决定的。5.恰当地选择滤波器F_p(s)、F_f(s)和F_c(s)，频率环路的作用可以减小VCO的相位和频率的不稳定性。

SFPLL较佳实施例的三个主要优点是：当没有信号出现时，输出频率等于参考频率ω_r(或接近于ω_r)。SFPLL可以锁定的频率范围被限制在围绕ω_r的区域内。并且通过频率环路的动作，可以减小VCO的相位和频率的不稳定性。

在以下的段落中，描述了几个基本SFPLL的扩展。这些扩展视特定应用场合的要求，可以单独使用或组合在一起使用。

改变有效参考频率的频率环路的偏移

通过在频率环路中加入恒定偏移信号，可以使视在参考频率(ω’_rap)偏移真实参考频率(ω’_r)。修改以实现该频率偏移的SFPLL示于图2中。图2中标号为10到26的元件与上面描述的图1中标号为10到26的元件是相同的。输入和输出与图1中的输入和输出也是相同的。

图2中的附加元件是加法器28，它在理想情况下是用下述等式描述的：

X_ωεαp＝X_ωε+X_ωoff    (17)根据对SFPLL相对于参考频率偏移进行的小信号线性模型的分析，很明显，恒定偏移信号的效果是使真实参考频率(ω_r)偏移至视在参考频率(ω_rap)。如果频率检测器22是准确且线性的，并且加法器28是精确的话，视在参考频率可以精确地和任意地偏移真实参考频率。在某些应用场合下，由于单单通过改变偏移值X_{ω off}可以使SFPLL的中心位于任意个频率上，参考频率的偏移是很有用的。用频率误差信息来校正引入的相位误差

图1中来自频率检测器22的频率误差输出可以用来校正SFPLL输出ω’_o中引入的相位误差ω_c。实现这种功能的经修改的SFPLL示于图3中。图3中标号为10到26的元件与图1中标号为10到26的元件是相同的，并且这里不再描述。输入和输出与图1中的输入和输出也是相同的，但是还有一个附加输出θ”_o，它与输入信号θ’_i是同相的。

图3中，通过加入可变移相器30，修改了图1所示的电路，该可变移相器30在理想情况下，按照下述等式使输出信号的相位θ’_o移动θ_Δ： ${\mathrm{\θ}}_{\mathrm{\Δ}}=\frac{K_f{X}_{\mathrm{\ωc}}}{K_p{K}_{\mathrm{pd}}}----\left(18\right)$ 相位平移θ_Δ弧度校正了由SFPLL引起的相位误差θ_ε。实现零相位误差和零频率误差的双SFPLL结构

可以采用两个SFPLL来校正引入的相位误差θ’_ε，并得到在相位上与输入θ’_i同相的输出θ’_o。两个SFPLL40、42的排列结构如图4所示。双SFPLL结构具有参考频率输入ω’_r、信号输入θ’_i和输出ω’_o(θ’_o)。这两个输入和输出对应于图1所示标准SFPLL的两个输入(θ’_i和ω’_r)和输出(ω’_o)。参考频率输入(ω’_r)是由SFPLL40使用的。SFPLL40获取信号输入(θ’_i)的频率，并将该输出(ω’_o1)传送到SFPLL42的参考频率输入。由于SFPLL42的参考频率输入是信号输入(θ’_i))的频率，所以在SFPLL42中不会引入相位误差，并且ω’_i和ω’_o之间没有相位差。例1：CW调制系统中的解调

这一部分描述的是SFPLL系统是如何可以应用于CW调制系统中的解调问题的。

为了实现AM解调，可以采用图1所示的较佳SFPLL结构。尽管需要特定形式的相位检测器(图1所示的元件10)。图5中示出了适用于AM解调的相位检测器。图5所示的相位检测器有两个电输入：(1)射频(RF)输入θ’_i，它对应于图1所示SFPLL的输入θ’_i。通常，RF输入将包含有限的频率范围，它包含数个AM信道，例如频率范围为531kHz到1602kHz的广播AM。SFPLL的任务是筛选特定的AM信道，并对其进行解调。(2)来自VCOθ’_o的输入。它对应于图1所示相位检测器的输入θ’_o。

图5所示的相位检测器有两个电输出：(1)输出到其余SFPLL的输出X_θε，它对应于图1中相位检测器10的X_θε输出。(2)经解调的信号输出和增益控制输出，例如，在广播AM解调中，这些输出将g到达音频放大器和扬声器，转换成声音。

图5中描述的用于AM解调的相位检测器AM包含第一混频器44，它将RF输入θ’_i和VCO输入θ’_o混频，将所要求的AM信道频率下变频至DC(直流)。第二混频器46将RF输入θ’_i和由移相器48相移负90°的VCOθ’_o混频，将所要求的AM信道频率下变频至DC(直流)。注意，第一和第二混频器44和46的RF端是线性的。图5所示的相位检测器还包含第一低通滤波器(LPFA)，对来自混频器44的高频进行滤波，仅使DC和低频通过。第二低通滤波器(LPFB)对来自混频器46的高频进行滤波，仅使DC和与经解调的信号有关的频率通过。例如，广播对于AM，滤波器LPFB将阻塞7.5kHz以上的所有频率，而7.5kHz是解调信号中的最高频率。可变增益放大器(VGA)50对LPFA的输出放大。放大倍数(增益)可变，并且是受峰值检测器52的输出的控制。峰值检测器和滤波器52决定来自LPFB的输出信号的峰值幅度，并且还对峰值幅度值滤波。

SFPLL的参考频率输入ω’_r被设置在很接近要求的AM信道的频率上。混频器44用作相位检测器。由于在要求的AM信道频率下RF输入信号θ’_i的幅度是未知的，所以混频器44输出的幅度以及因此LPFA的输出是未知的。混频器46用来确定在要求的AM信道频率下RF输入信号θ’_i的幅度。峰值检测器52确定来自LPFB的信号输出之峰值的RF输入信号的幅度。由于对于AM，RF输入信号是经幅度调制的，所以要求对来自峰值检测器的该峰值进行某种滤波。有关在要求的AM信道下RF输入信号θ’_i的幅度的信息由VGA50使用。VGA50对来自LPFA和混频器的相位误差信息进行放大。VGA50的输出现在包含具有已知并且是固定的相位误差对幅度关系(即等式(1)中的K_pd固定)的相位误差信息X_θε。

相位误差信息X_θε随后被馈送到其余的SFPLL。在准备运行状态下，SFPLL锁定在要求的AM信道的载频上，并且可以从LPFB的输出取得经解调的输出。在该应用场合下，SFPLL可以被限制在仅锁定在很接近所需的AM信道载频的频率范围内。因此就避免了锁定在边带或其他的AM信道上。这种仅锁定在接近要求频率的频率范围内的能力使得不必使用中间频率(IF)滤波器和电路来将要求的AM信道与其他的AM信道隔开。实际上，SFPLL执行的是精确定位的窄带带通跟踪滤波器的功能。没有IF级，除VCO(图1中的元件20)、RF输入信号电路和混频器44和46以外，所有的电路仅在解调信号频率或更低的频率下工作。这些更低频率的电路可以用低性能和低成本的元件制成。

为了选择各AM信道，可以采用参照图2如上所述的改变参考频率ω’_r的方法。采用该频率偏移技术，只需要一个精确的参考频率来接收所有的AM信道。混频器B要求其输入θ’_o精确地与相位θ’_i，以获得最大的解调信号输出。某些相位误差θ_e将由SFPLL引入。如果将SFPLL紧紧限制在接近载频的频率上，那么该相位误差将是很重要的。上面参照图3和图4描述的技术可以用来消除相位误差。FM解调

SFPLL应用于FM(频率调制)解调证明，其很类似于SFPLL应用于AM解调。为了实现FM解调，可以再次使用图1所示的较佳SFPLL结构。尽管要求相位检测器10具有特定的形式。适用于FM解调的相位检测器示于图6中。

图6所示的相位检测器有两个电输入：(1)射频(RF)输入θ’_i，它对应于图1所示SFPLL的输入θ’_i。通常，RF输入将包含有限的频率范围，该频率范围包含数个FM信道，例如具有88到108MHz的频率范围的广播FM。SFPLL的任务是筛选和解调特定的FM信道。(2)来自VCOθ’_o的输入，它对应于图1所示相位检测器10的输入θ’_o。

图6所示的相位检测器有一个电输出：(1)输出到其余SFPLL的输出X_θε，它对应于图1所示相位检测器的X_θε输出。

图6所示FM解调的相位检测器包含第一混频器54，它将RF输入θ’_i和VCO输入θ’_o混频，将要求的FM信道频率下变频至DC(直流)。第二混频器56将RF输入θ’_i与由移相器58相移-90°的VCO输入θ’_o混频，将要求的FM信道频率下变频至DC(直流)。注意，第一和第二混频器54、56的RF端是线性的。图6所示的相位检测器还包含低通滤波器A(LPFA)，对来自第一混频器54的甚高频进行滤波，仅使DC和与解调信号有关的频率通过。例如，对于广播FM，滤波器LPFA将阻塞15kHz以上的所有频率，该15kHz是解调信号中最高的频率。第二低通滤波器B(LPFB)对来自第二混频器56的高频进行滤波，仅使DC和低频通过。可变增益放大器(VGA)60放大LPFA的输出信号。放大量(增益)可变，并受峰值检测器62的输出的控制。峰值检测器和滤波器62确定第二低通滤波器LPFB输出的信号的峰值幅度，并对该峰值幅度值滤波。

用于SFPLL的参考频率输入ω’_r被设置在很接近要求的FM信道的频率上。混频器54用作相位检测器。由于在要求的FM信道频率下RF输入信号θ’_i的幅度是未知的，所以混频器54的输出的幅度以及LPFA的输出也是未知的。混频器56用来确定在要求的FM信道频率下RF输入信号θ’_i的幅度。峰值检测器62确定从LPFB输出的信号峰值的RF输入信号的幅度。当在启动时SFPLL不锁定在θ’_i的时候，需要对来自峰值检测器的这一峰值进行某种滤波，LPFB的输出将是随时间变化的值。

有关在要求的FM信道频率下RF输入信号θ’_i幅度的信息由VGA60使用。VGA60放大来自LPFA和混频器54的相位误差信息。VGA的输出现在包含具有已知和固定相位误差对幅度关系(即等式(1)中的K_pd是固定的)的相位误差信息X_θε。相位误差信息X_θε随后馈送到其余的SFPLL。在准备状态运行中，SFPLL锁定并跟踪要求的FM信道的变化频率。从VCO(图1中的元件20)X_fc获取经解调的输出。

SFPLL可以长期仅锁定在很接近要求的FM信道中心频率的频率范围内。因而避免了锁定在边带或其他的FM信道上。这种仅锁定在接近要求的频率的小频率范围内的能力使得无需采用中间频率(IF)滤波器和电路来将要求的FM信道与其他的FM信道隔开。实际上，SFPLL执行精确定位的窄带带通跟踪滤波器的功能。没有IF级，除VCO(图1中的元件20)、RF输入信号电路和混频器54和56以外的所有电路仅在解调信号频率或更低的频率下工作。这些甚低频可以用低性能和低成本的元件制成。

为了选择各个FM信道，可以采用上面参照图2描述的改变参考频率ω’_r的方法。采用该频率偏移技术，只需要一个精确的参考频率来接收所有的FM信道。应用例2：从NRZ数据的定时恢复

这一部分给出这样一个系统，该系统采用SFPLL技术来恢复来自NRZ(非归零)数据流的时序。首先描述SFPLL定时恢复系统中使用的相位和频率检测器。在系统概述这一节中描述了定时恢复系统的可能结构。随后在以后的章节中，检查定时恢复系统元件，确定元件的参数，并反过来与系统的要相联系。讨论SFPLL的性能和优点。最后给出实际结构的全部细节。相位和频率检测器

这一节描述SFPLL定时恢复系统中使用的相位和频率检测器。对于其数字本质，选择特定的相位和频率检测器，使之容易地用数字集成电路技术来实现。同时，频率检测器的数字本质使得其输出可以在任何需要的精度上测量和运算。

用于SFPLL定时恢复系统的相位检测器较佳实施例的结构如图7所示。该特定的相位检测器适用于来自NRZ数据流的定时恢复，因为当输入数据流中有变化时，仅产生相位误差输出。当没有输入数据流(即没有变化时)，相位检测器的输出为零。当输入数据流中有变化时，相位检测器的脉冲转换器66的边沿产生宽度为τ的脉冲。来自脉冲转换器边沿的脉冲与VCO时钟(68)和该VCO时钟的反相值(70)相“与”。两个与门的输出加和(72)，形成三个输出，即，1、0、-1。通过对三个输出取平均值找到实际相位误差。零相位误差位置出现在从边沿到脉冲转换器的脉冲跨立在VCO时钟的“1”到“0”变化上的时候。这一零相位误差的位置如图8所示。

三个输出的平均值随相位误差变化的如图9所示。注意，正相位误差定义为超前VCO时钟上零相位误差位置的输入数据流变化(如图8所示)。负相位误差定义为滞后于零相位误差位置的输入数据流变化。线性区域出现在-πτ/T_o和πτ/T_o之间，并且相位检测器增益K_pd是1/π。还要注意，τ的最大值是T_o/2，给出最大相位误差是π/2。

使用的频率检测器见D.G.Messerschmitt在“Frequency Detector for PLLAcquisition in Timing and Carrier Recovery”(1979年9月第COM-27卷第9期的IEEE Transactions on Communications第1288页中的描述，并称为旋转频率检测器。它是用纯数字元件如触发器和逻辑门来实现的。要想知道其工作描述，可参见Messerschmitt所写的论文。每次参考时钟(ω’_r)相位“跳过”VCO时钟(ω’_o)时，旋转频率检测器输出正脉冲或负脉冲。检测器输出脉冲的速率表示频率差ω’_r-ω’_o的大小。旋转频率检测器特征示于图10中。每四个VCO时钟周期，输出脉冲速率具有一个脉冲的最大值。旋转频率检测器特征在|ω’_r-ω’_o|≤ω’_r/4的范围内是线性的，并且具有一可用范围|ω’_r-ω’_o|≤ω’_r/2。旋转频率检测器的增益K_pd是l/ω’_r。

旋转频率检测器的输出呈脉冲速率形式，因而在转换(interpreted)前，需要对几个ω’_o周期进行平均。为了提高ω’_r-ω’_o测量的精度，必须增加对频率检测器输出取平均的ω’_o周期的个数。所以没有频率差的瞬时测量，取平均需要时间。旋转频率检测器通过直接观察一个ω’_o周期的相位跳跃来测量频率差。所以，对引起小于一个ω’_o周期相位跳跃的短时间频率变化，旋转频率检测器将不响应。当对一个ω’_o周期的所有相位跳跃计数时，旋转相位检测器不提供任意精度的测量值。但是，为了提高精度需要花费大量的参考时钟周期来对输出取平均。系统概述

对NRZ数据定时恢复系统的一般要求包括：(1)很窄的系统带宽。(2)可以锁定的定时恢复系统的频率范围被限制在接近标称数据速率。(3)不出现输入数据流时输出在标称数据速率下的时钟。

具有在原点处含有极点的滤波器F_c(s)(图1中的元件18)的SFPLL满足这些一般要求最好。所以在原点处含有极点的F_c(s)的SFPLL将用作定时恢复系统。定时恢复系统的主要目标是尽可能地以数字IC(集成电路)技术来实施。以数字IC技术来实施使得定时恢复系统能够具有更高层功能。由于数字IC技术趋向于进步更快，并且比模拟IC技术更普遍，所以定时恢复系统可以在更快的速率下工作，并且价格更便宜。

一种形式的定时恢复系统的方框图示于图11中。一种具有略为更好特征的变异示于图12中。图11所示系统包含频率检测器76、相位检测器78、数字滤波器80、压控振荡器(VCO)82和数字组合器84。图12所示的系统相似，但没有采用数字组合器。数字电路到模拟元件R和C的输出是三个可能值+I、0、-I安培的电流脉冲。电流脉冲的宽度连续可变。返回到VCO82的模拟输出是以地为参考点的电压。

本节讨论两个很相似的定时恢复系统：(1)第一个，如图11所示，具有在传送到R和C之前经数字组合的相位和频率检测器输出。这个定时恢复系统仅需要一个具有三态电流泵的输出管脚，这是因为相位和频率检测器输出被组合了起来。在其余本例应用中，这个定时恢复系统将被称作为“定时恢复系统”。(2)第二，如图12所示，具有通过R到C的相位检测器输出。但是，频率检测器输出直接到达C。该结构要求具有三态电流泵的两个输出管脚，但比第一个定时恢复系统提供略好的性能。在其余的本例应用中，该定时恢复系统将被称作为“定时恢复系统变异”。

现在描述图11和图12所示的元件，并反过来与图1所示的SFPLL定义相联系。

在图11所示的定时恢复系统中，相位检测器78对应于图1中的相位检测器10，频率检测器76对应于图1所示的频率检测器22。图11中的数字滤波器80对应于图1中的第三滤波器元件26，而电阻器R和电容器C实现图1中的第二滤波器元件18。图11中的VCO82对应于图1中的VCO20，而数字组合器84对应于图1中的加法器16。

在图12所示的定时恢复系统变异中，相位检测器78对应于图1中的相位检测器10，而频率检测器76对应于图1中的频率检测器22。图12中的数字滤波器80对应于图1中的第三滤波器元件26，而电阻器R与电容器C一起实现图1中的第一滤波器元件14。另外，在图12所示的系统变异中，电容器C还实现图1中第二滤波器元件18，并且是频率环路和相位环路加和的点，对应于图1中的加法器16。VCO82对应于图1中的VCO20。

根据系统参数，如带宽和采用基本PLL理论得到的阻尼，可以确定环路滤波器中电阻器R和电容器C等模拟元件的值。相位环路的开路环路分隔频率ω_c近似等于闭合环路带宽。闭合环路带宽(因此也是ω_c)和相位环路阻尼系数ζ_p将由象Bellcore的TR-NWT-000253“Synchronous Optical Network(SONET)TransportSystem：Common Generic Criteria”(1991年12月第2期)的标准中所规定相位跳动转换特性所确定。

从相位检测器的输出是最大值I_pd的电流，该值当与前面讨论的SFPLL参数相关时，等于增益K_p。因此，采用基本PLL理论，电阻器和电容器的值是： $C\≈\frac{4\mathrm{\α}{K}_p{K}_{\mathrm{VCO}}{{\mathrm{\ζ}}^2}_p}{\mathrm{\π}{{\mathrm{\ω}}^2}_c}----\left(20\right)$ $R\≈\frac{\mathrm{\π}{\mathrm{\ω}}_c}{\mathrm{\α}{K}_p{K}_{\mathrm{VCO}}}----\left(21\right)$

考虑到这样一个事实，即，在一NRZ数据流中，一般不会在每一时钟周期中出现数据变化则使用附加增益α。对一段时间来说，每次数据变化，将有平均数量的时钟周期。α定义为每次数据变化时该平均个数的时钟周期的倒数。因此这个α始终小于或等于1。

限定系数β定义如下： $\mathrm{\β}=\frac{{\mathrm{\ω}}_r^{\′}}{{\mathrm{\ω}}_m-{\mathrm{\ω}}_r^{\′}}----\left(22\right)$

这里，ω’_r是参考频率，而ω’_m是离相位环路被允许锁定的ω’_r最远的频率。

频率检测器的输出是最大值I’_fd的电流，当与前面讨论的SFPLL参数相关时，等于增益K_f。使K_f与前面定义的参数相关时， $I_{\mathrm{fd}}^{\′}=K_f=\frac{\mathrm{\α\β}}{2}{K}_p----\left(23\right)$

当频率检测器将电流泵入电容器C时，它在相位环路中引入相位和频率干扰。如果这些干扰太大，则它们会使相位环路失去锁定。

有两种干扰机制：

第一种机制是相位干扰。它是由频率检测器通过电阻器R泵入电流从而在VCO电压中引起短时间移动并因此引起相位跳跃而引起的。定时恢复系统变异不会受该干扰的影响，这是因为它旁路了电阻器R而直接泵入电容器C的缘故。该相位干扰用θ_d表示。

第二种机制是频率干扰。它是由于电容器C上的电压由于电流泵入C而移动所引起的。所以，VCO有一个移动的电压施加到它上面。只要相位环路保持锁定相位环路实际上通过其相位误差θ_c与此相反动作。该干扰对定时恢复系统和定时恢复系统变异是共同的。该频率干扰表示为ω_d。

现在考虑参考时钟输入不是ω’_r，而是其分数，即频率被整数m除的情况。这种情况在低成本晶体振荡器(其将最可能提供ω’_r)工作的频率范围限制在几十兆赫时可能是限额。具有现在这样一个m的ω’_r，频率检测器发射脉冲的速率减小了一个倍数m。为了保持同样的频率环路增益，频率检测器电流脉冲宽度的时间间隔必须增大m倍，或者电流I’_fd增大m倍。两种情况下相位环路的干扰都增大了m倍，尽管出现m倍的次数不是经常的。

减少由于频率检测器每一脉冲的突变相位和频率干扰的一种方法是使脉冲散布在一长时间内。这可以如图13所示通过使脉冲分割成大量更小脉冲的脉冲来完成。每一频率检测器脉冲被分成N_s个更小的脉冲，每一个为N_w个VCO时间宽度，间隔为N_pN_w个时钟周期。所以I’_fd减小，有效地使它与K_f分开。该新的频率环路输出电流I_fd定义为： $I_{\mathrm{fd}}=I_{\mathrm{fd}}^{\′}\frac{m}{N_w{N}_s}----\left(24\right)$

由于现在I_fd与K_f分开，而提供了选择I_fd的某种自由度。频率环路仅必须使相位环路输出为零(本例中电流为输出)，将VCO(因为F_c(s)在原点处有一个极点)因此也是ω’_o控制和限制在它所喜欢的任何值上。对于采用的特定相位检测器，最大平均输出电流I_mxapd为： $I_{\mathrm{mxapd}}=\frac{\mathrm{\α}{K}_p}{2}=\frac{\mathrm{\α}{I}_{\mathrm{pd}}}{2}----\left(25\right)$ 因此要求： $I_{\mathrm{fd}}>\frac{\mathrm{\α}{I}_{\mathrm{pd}}}{2}----\left(26\right)$ VCO的快速控制是通过使I_fd小来作了牺牲的。但是除非是系统接通电源情况，当电容器C放电且VCO输入为零时，VCO总是很接近准备状态值ω’_o。所以，快速控制(和大的I_fd)实际上是不需要的。

选择：

I_fd＝I_pd                 (27)满足等式(26)，并使频率检测器和相位检测器输出能够数字地组合起来，并且仅需要一个三态电流泵。即使采用定时恢复系统变异，此时各个电流泵用作相位和频率检测器时，采用同样的电流泵用于二者能够减少设计成本。

数字滤波器系统(图11和12中的元件80)执行脉冲展宽方案，减小了上述相位和频率干扰。同时，它在频率环路的开环频率响应中的频率ω_p处引入了一个极点。运行中，频率环路(它包括数字滤波器)需要稳定。本例中的闭环稳定性可以由频率环路阻尼系数ζ_f来表示。用足够高的ζ_f，将使频率环路保持稳定。ω_p可以由ζ_f和其他的系统参数来确定： ${\mathrm{\ω}}_p=\frac{\mathrm{\π\β}{{\mathrm{\ζ}}^2}_f{{\mathrm{\ω}}^2}_c}{2{{\mathrm{\ζ}}^2}_p{\mathrm{\ω}}_r^{\′}}----\left(28\right)$

数字滤波器是用“运算数字”技术来构筑的，这种技术采用了二进制速率乘法器(BRM)(概念的详细描述见M.A.Meyer的“模拟系统中的数字技术”IRETransactions-Electronic Computers EC-3(1954年6月)，23-29页)。

BRM用一个n位的二进制数B(在0和2ⁿ-1之间)，并产生一个由下式给出的“1”与“0”之比的输出脉冲流： $\frac{B}{2^n}----\left(29\right)$

n与N_p相关：

N_p＝2ⁿ                             (30)

一个具有输入u(t)和输出y(t)的单极点系统是用下面的微分方程描述的：

dy＝ω_pu(t)dt-ω_py(t)dt            (31)

一个积分器和实现上述方程的BRMS的系统示于图14中。

基于BRM的系统在N_w2π/ω’_o的时钟周期中运行。积分器块累加n位值y(t)，并随后将其馈送到BRM以产生输出脉冲流。积分器块是用一可逆计数器实现的。来自频率检测器的脉冲流形成输入u(t)dt。分数乘法器ω’_p被赋予一值，从而基于BRM的系统具有与方程(31)描述的系统相同的时间响应。

ω’_p的判定如下。对于连续时间系统，从方程(31)，在时间dt秒中，y(t)减少了

ω_py(t)dt                      (32)

在BRM系统中，当ω’_py(t)个脉冲离开BRMB时，y(t)减少了ω’_py(t)。对于离开BRMB的ω’_py(t)个脉冲，需要y(t)个脉冲输入到BRMB。为了输入y(t)个脉冲，需要2ⁿ个时钟(n是BRMC的长度)，即时间2ⁿN_w2π/ω’_o秒。

在BRM系统中dt秒对应于BRMC的dt/(2ⁿN_w2π/ω’_o)个周期，因此在dt秒内y(t)减小了 ${\mathrm{\ω}}_p^{\′}y\left(t\right)\frac{\mathrm{dt}}{2^n{N}_w\frac{2\mathrm{\π}}{{\mathrm{\ω}}_o}}----\left(33\right)$ 使(32)和(33)相等并代到(30)中，我们得到 ${\mathrm{\ω}}_p^{\′}={\mathrm{\ω}}_p{N}_p{N}_w\frac{2\mathrm{\π}}{{\mathrm{\ω}}_o^{\′}}----\left(34\right)$

频率检测器的输出呈脉冲速率形式，并作为u(t)d直接馈送到系统t。y(t)中的每一增量在积分器块的负输入端处由一脉冲使y(t)中的增量为零以前，在系统输出处产生1/ω’_p个脉冲。产生y(t)的增量需要来自频率检测器的1/ω’_p个脉冲。尽管脉冲扩展方案需要从每一频率检测器要产生N_s个脉冲。从每一频率检测器脉冲产生的N_s个脉冲可以通过使输入脉冲被N_s乘来获得。或者简单地将BRMAω’_p的分数乘法器改变成ω’_pN_s，即不用太多的次数来除。后者是一种更好的方法，因为不需要额外的硬件。尽管由于新的分数乘法器必须小于或等于“1”，但产生一个新的限制：

ω’_pN_s≤1                 (35)

从(34)和(35)，得到使N_p与其他系统参数相关的关系： $N_p\≤\frac{{\mathrm{\ω}}_o^{\′}}{2\mathrm{\π}{N}_s{N}_w{\mathrm{\ω}}_p}----\left(36\right)$

如果ω’_pN_s＝1             (37)

则消除BRMA，并且频率检测器输出直接馈送到积分器。SonetSTS-3c定时恢复的实现细节

上文中已经描述了可以实现一SFPLL系统，来实现几乎全部采用数字元件的定时恢复。

应用上文中探讨的理论制成的基于SFPLL的定时恢复系统的工作模型示于图15中。

图15中元件76到84对应于图11中的元件76到84。D型触发器84用恢复的定时对NRZ数据输入进行再时钟设置。元件76、78、80、84和88全部在Xilinx XC3130-3PC84C可编程逻辑装置(PLD)中实现。为了实现一三态电流泵，数字组合器输出采用了一个三状态缓冲器。该三状态缓冲器的输出与25kΩ电阻相连。三态电流泵工作如下：

当无需泵入电流时，三状态缓冲器停留在三状态条件下，没有电流流过。当需要泵入正电流时，三状态缓冲器打开到“1”，使缓冲器输出5伏。在25kΩ电阻上建立起一电压差，电流流入R和C滤波器。VCO82上的电压在2.5伏左右，从而泵入的电流量是：(5-2.5)伏/25kΩ＝100微安。类似地，当需要泵入负电流时，三状态缓冲器打开到“0”，使缓冲器输出0伏，并且-100微安的电流流过25kΩ电阻。同样，通过恰当地选择参数，数字滤波器结构(图15中为80)简化成如图16所示从结构。SFPLL定时恢复系统的优点

SFPLL应用于从NRZ数据流恢复定时的问题。所描述的基于SFPLL的定时恢复系统采用的是流行的数字集成电路技术。由于下述理由，基于SFPLL的定时恢复系统的很精确控制和限制是可能的：(1)采用精确的参考时钟(2)采用准确的数字频率检测器(3)上述两种元件耦合在一起成反馈环路当不存在数据输出时的精确输出时钟和精确限制有与昂贵的基于VCXO(压控晶体振荡器)的定时恢复系统相关的特征。基于SFPLL的定时恢复系统提供了成本低得多的VCXO性能。另外，它使得可以自由地设置相位环路带宽和系统将锁定此于的频率范围。基于VCXO的定时恢复系统通常具有很低的带宽和它们将锁定的很有限的频率范围。

基于SFPLL的定时恢复系统具有下面的特征：

1.基本结构在恢复的定时中引入了某些跳动。尽管与其他的跳动源相比，可以使这种跳动较小(通常对于定时恢复系统变异来说)。引入的跳动是由于所使用的数字频率检测器的离散特性而致。

2.将出现静态相位误差，尽管对于典型的应用场合，该相位误差将很小。

3.当输入处不出现数据时，由于输出时钟是不相位锁定的，所以输出时钟的频谱特征是未知的。

4.定时恢复系统的控制的限制精度由来自积分器C的泄漏电流限制。这些泄漏电流是由于数字I/O管脚和积分器电容器C所致。通过仔细地对元件的设计和选择，可以使这些泄漏电流变得不为重要。

5.SFPLL所使用的参考时钟仅用于参考，并不经修改。所以，一个参考时钟源可以用于系统中的多个SFPLL。或者，参考时钟可以用于采用SFPLL的系统的其他部件。

6.由于它采用的是流行的数字IC技术，所以成本低，且可以在高速下工作。

7.具有与更高层功能集成的潜力，如数据流的串并转换。

8.当输入端处没有数据时，定时输出很接近于参考时钟。

9.由于VCO频率的初始定位很接近于输入数据流速率，所以将很快锁定到输入数据流。

10.可以消除虚假锁定到数据边带。

11.相位环路带宽可以被设置成与牵引范围要求无关。

12.可以采用具有较差指定中心频率的低价格VCO。

从按照本发明的SFPLL较佳实施例的上文描述及几个应用中可以知道，与普通的PLL相比，SFPLL具有几个优点，包括：

1.SFPLL将相位锁定至输入信号，这与普通的相位锁定环路(PLL)相同，但另外SFPLL将仅锁定在频率处在接近于参考输入的频率的范围内的输入信号上。通过恰当选择SFPLL参数，可以使SFPLL将锁定至的本地参考频率周围的频率范围任意小。

使SFPLL限制在围绕参考频率的所要求频率范围的机制是连续动作，并且不需要任何监视或作任何判决。将SFPLL限制在所要求的频率范围的机制取决于如下。当VCO的频率偏离参考频率时，在相位环路中引入相位误差，以抵消使VCO频率拉回到参考值的频率环路的作用。

2.当没有出现输入信号时，SFPLL的输出具有接近于参考输入频率的频率。而在PLL中，输出频率在没有输入信号时是不指定的。

3.在PLL结构中所使用的VCO的相位和频率不稳定性可以很大影响PLL的性能。另一方面，SFPLL结构很大减小了这些相位和频率的不稳定性的影响，使采用相同VCO比PLL可以具有好得多的性能。

4.构成SFPLL的主要元件，尤其是频率环路元件可以用数字技术来实现。这种采用数字技术的结构在对NRZ数据流的定时恢复的实例应用中已经描述。采用数字技术的结构具有很大的优点，这是因为它使得可以极其精确和可控地定位SFPLL可以锁定的频率范围。

既然上文中已经详细了SFPLL的较佳实施例和几个应用，电子领域的技术人员在上面已经描述的那些实施例的基础上，在不偏离基本发明原理的情况下，可以作出种种变异和修改。例如，还可以有许多其他的应用场合来实施应用本发明的SFPLL。所有这些变异和修改都应被认为是落在本发明的范围内，本发明的保护范围由上文中的描述和权利要求书来确定。

Claims (17)

1.一种简称为SFPLL的受控频率相位锁定环路，其特征在于，它包含：

相位环路，它具有第一输入信号和一输出信号，并适用于将输出信号的相位锁定在输入信号的相位上；以及

频率环路，它工作时与所述相位环路耦合，并具有提供一参考频率的第二输入信号，其中，频率环路采用参考频率来控制相位环路，并有效地将频率范围限制在相位环路可以锁定在接近于参考频率的频率范围上。

2.如权利要求1所述的受控频率相位锁定环路，其特征在于，所述相位环路包含一相位检测器和在工作时与所述相位检测器的一个输出耦合的压控振荡器，所述压控振荡器的一个输出与所述相位检测器的一个输入连接，构成完整的相位环路。

3.如权利要求2所述的受控频率相位锁定环路，其特征在于，所述频率环路包含一频率检测器，和将所述相位检测器和频率检测器的各个输出信号加和、并将所述和提供到所述压控振荡器的装置，所述压控振荡器的输出与所述频率检测器的输入相连，构成完整的频率环路。

4.如权利要求3所述的受控频率相位锁定环路，其特征在于，它还包含工作时连接在所述加和装置和所述压控振荡器之间的第一信号滤波装置。

5.如权利要求3所述的受控频率相位锁定环路，其特征在于，所述相位环路还包含在工作时与所述相位检测器的输出相连用来对来自所述相位检测器的输出信号滤波的第二信号滤波装置。

6.如权利要求3所述的受控频率相位锁定环路，其特征在于，所述频率环路还包含在工作时与所述频率检测器的输出相连用来对来自所述频率检测器的输出信号滤波的第三信号滤波装置。

7.如权利要求3所述的受控频率相位锁定环路，其特征在于，所述相位环路和频率环路分别进一步包含第一和第二增益元件。

8.如权利要求7所述的受控频率相位锁定环路，其特征在于，所述频率环路进一步包含将一恒定偏移信号加到频率环路中的第二加和装置，其中，参考频率可以偏置成视在参考频率，从而在使用时，通过简单地改变偏移信号的值，可以使SFPLL中心位于任何选择的参考频率上。

9.如权利要求7所述的受控频率相位锁定环路，其特征在于，它还进一步包含用来移动输出信号的相位从而校正SFPLL所引起的任何相位差的可变移相器。

10.如权利要求7所述的受控频率相位锁定环路，其特征在于，它与相同结构的第二SFPLL串接，并且，第一SFPLL的输出信号提供用于第二SFPLL的参考频率。从而在使用时，第二SFPLL的输出具有零相位和频率误差。

11.如权利要求2至10中任何一个权利要求所述的受控频率相位锁定环路，其特征在于，它用来在连续波调制系统中提供解调，SFPLL的相位检测器的RF输入信号具有有限的频率范围，它包含数个无线电信道，并且其中的SFPLL适用于对调整参考频率选择的特定输入无线电信道进行滤波和解调。

12.如权利要求3到10中任何一个所述的受控频率相位锁定环路，其特征在于，它用来提供从数据流定时恢复的系统。

13.如权利要求10所述的受控频率相位锁定环路，其特征在于，所述定时恢复系统是用数字集成电路实现的，所述第三滤波装置包含一数字滤波器，并且所述第一滤波装置包含一电阻/电容组合。

14.如权利要求13所述的受控频率相位锁定环路，其特征在于，用于定时恢复系统的所述相位检测器是用边沿到脉冲转换器实现的，当输入数据流中出现变化时，所述边沿到脉冲转换器接收输入数据流，并产生宽度为τ的脉冲，所述脉冲在两个与门中和来自压控振荡器VCO的输出信号和该VCO输出信号的反相信号分别做“与”运算。

15.如权利要求14所述的受控频率相位锁定环路，其特征在于，对所述两个与门的输出加和，形成一三态输出，实际相位误差是通过取所述三态输出的平均值来确定的。

16.如权利要求13所述的受控频率相位锁定环路，其特征在于，用于定时恢复系统的所述频率检测器是用一旋转频率检测器实现的，每次参考频率信号的相位跳过来自压控振荡器的输出信号时，它产生一输出脉冲，其中，频率检测器输出脉冲的速率表示频率差的大小。

17.如权利要求13所述的受控频率相位锁定环路，其特征在于，所述数字滤波器是用执行脉冲扩展功能从而减小相位环路中的相位和频率干扰的称为二进制速率乘法器和一积分器来实现的。

Images