CN105960759B - 具有频率稳定性的双锁相环及对应的方法和用途 - Google Patents

具有频率稳定性的双锁相环及对应的方法和用途 Download PDF

Info

Publication number
CN105960759B
CN105960759B CN201580006782.2A CN201580006782A CN105960759B CN 105960759 B CN105960759 B CN 105960759B CN 201580006782 A CN201580006782 A CN 201580006782A CN 105960759 B CN105960759 B CN 105960759B
Authority
CN
China
Prior art keywords
clock
phase
loop
locked
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580006782.2A
Other languages
English (en)
Other versions
CN105960759A (zh
Inventor
S·米利耶维奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Corp
Original Assignee
Microsemi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsemi Corp filed Critical Microsemi Corp
Publication of CN105960759A publication Critical patent/CN105960759A/zh
Application granted granted Critical
Publication of CN105960759B publication Critical patent/CN105960759B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal

Abstract

双锁相环具有第一锁相环和第二锁相环，该第一锁相环包括被配置成降低第一输入时钟中的相位噪声的第一窄带环路滤波器，该第二锁相环包括被配置成接收来自稳定时钟源的第二输入时钟的第二环路滤波器。第二时钟具有接近所述第一时钟的频率。第一环路具有比第二环路小至少一个数量级的带宽。耦合器将第一、第二锁相环耦合以提供公共输出。双锁相环可例如被用来提供无线网络中的一天中的时间信息，或被用作用于清除来自通过电信/数据通信网络恢复的时钟信号的相位噪声的精细滤波器。

Description

具有频率稳定性的双锁相环及对应的方法和用途
发明领域
本发明涉及电信/数据通信网络中的时钟同步领域，并且尤其涉及具有频率稳定性的双锁相环(PLL)。
发明背景
蜂窝网络中的无线基站需要被手动地同步以在无线电话用户在各无线蜂窝小区边界之间移动时实现呼叫的无缝转换(切换)，并且还需要支持一些附加的服务(例如，位置服务)。
一般来说，无线网络中的蜂窝小区可在频率、相位和一天中的时间中的任一方面和所有方面被同步。频率同步假设每一蜂窝小区中的本地时钟具有相同的频率。这个可在所有蜂窝小区都经由Tl/El/同步以太网链接被频率同步到某一主时钟的情况下被实现。传统的以太网是异步分组网络协议，其不假设各节点被同步到公共源。在同步以太网中，各时钟信号在以太网物理层上传输使得所有节点都被同步到公共源。
相位同步要求每一蜂窝小区处的时钟转变在同一时间发生。如果蜂窝小区在相位方面被同步，则这些蜂窝小区必须在频率方面也被同步，否则相应蜂窝小区的时钟相位将相对于彼此漂移。时钟可在相位和频率方面彼此同步，而无需被同步到标准时间(协调世界时)。
一天中的时间同步假设每一节点在任何时刻都知道相对于协调世界时的准确的一天中的时间并且任何两个节点之间的一天中的时间差异都非常小，在实践中小于1.5μs。
同步以太网中的同步以与SONET/SDH网络中差不多相同的方式实现，在SONET/SDH网络中，所有节点都仅在频率方面(而不在一天中的时间方面)被同步到主要参考时钟(PRC)。PRC是具有好于10-11的频率准确性的自由运行的原子时钟或可跟踪原子时钟的时钟。然而，同步以太网中不提供有一天中的时间同步。
虽然驱动同步以太网网络的PRC非常准确，但如ITU-T Rec.G8261、8262和8264所定义的同步以太网标准不要求PRC被同步到协调世界时(UTC)。由同步以太网PRC生成的频率可偏离UTC主时钟的频率高达l0-11，这转变为以36纳秒/小时的速度聚集的误差。结果，PRC不可用于生成一天中的时间信息。
一天中的时间同步可通过经由GPS信号或使用IEEE 1588协议同步本地时钟来实现。根据IEEE 1588的同步通过根据被同步到UTC的主时钟通过以太网网络传送加时戳的定时分组来实现。
由于网络节点中排队的分组的随机特性，传播延迟从一个分组到另一分组不同。一般来说，分组传播延迟随着网络中的话务负载的增加而增加，这不利地影响根据IEEE1588的一天中的时间同步的质量。
消除分组延迟变化的影响的一种方式是采用混合系统，该混合系统使用经同步的以太网来同步频率并使用IEEE 1588来实现相位/一天中的时间同步。当前所实现的解决方案的缺点在于不可能同时同步到IEEE 1588源和PRC，这意味着在一天中的时间正被同步时，频率被绑定到IEEE 1588从节点中的本地振荡器。该振荡器具有比PRC差若干数量级的稳定性。
PLL在电信/数据通信系统中的另一个主要应用是清除在PHY设备的输出处的恢复时钟处存在的相位噪声(抖动/漂移)。相位噪声被划分成漂移(小于10Hz的相位噪声频率)和抖动(大于10Hz的相位噪声频率)。PLL对其输入参考处存在的任何相位噪声表现为低通滤波器。该属性暗示相位噪声可通过降低环路带宽在PLL的输出处被降低。然而，尽管PLL对输入参考处存在的任何噪声表现为低通滤波器，但其还对本地振荡器处存在的任何噪声表现为高通滤波器。在数字PLL的情况下，这是来自用于驱动DCO的晶体振荡器(XO)或主时钟的噪声。
虽然XO十分稳定，但其频率是温度和某些其它因素(诸如，老化、电压和振动)的函数。温度是最主导的因素。如果XO被用作数字PLL的主时钟(DPLL)，则环路带宽不可能太小。利用窄环路带宽，DPLL输出将随着环境温度改变而漂移。作为示例，如果环路带宽被设在0.1Hz处，则具有大于0.1Hz的频率的任何抖动/漂移将出现在DPLL输出处，而没有任何衰减。
抖动/漂移问题可部分地通过将温度控制晶体振荡器(TCXO)和恒温晶体振荡器(OCXO)用作DPLL主时钟来克服。TCXO具有测量环境温度并基于该测量来将XO的频率调整为尽可能接近于标称值的电子电路。另一方面，OCXO具有将晶体加热到固定温度的恒温箱，该固定温度高于为OCXO指定的环境温度。例如，如果OCXO被指定为在-40C到70C的范围内使用，则其恒温箱温度将通常为85C。
OCXO通过在所有时间都将晶体的温度维持在85C来实现稳定性，而不管环境温度为何。
尽管TCXO和OCXO相比于简单的XO可实现好的多的稳定性，但TCXO和OCXO要昂贵的多。目前，XO的价格通常小于$1，TCXO在$15到$50的范围内，而OCXO一般高于$50。然而，这些不是TCXO和OCXO仅有的缺点。尽管TCXO相比于XO具有更高的长期稳定性，但TCXO具有更大的高频抖动，因为不断地调整晶体的频率的电子电路也引入噪声。另一方面，OCXO相比于常规的XO具有相当的或更好的相位噪声，但OCXO引起大得多的封装，其消耗多得多的功率(为了加热恒温箱)并具有更低的可靠性(其在所有时间都以高温运行)。
将TCXO和OCXO用作主要时钟的另一重要原因是其长期稳定性。当DPLL失去其所有输入参考时，DPLL将进入延迟(holdover)模式，在该延迟模式下，其输出频率的稳定性完全依赖于主时钟振荡器(TCXO和OCXO)的稳定性。
发明概述
本发明的各实施例允许使用具有非常窄的环路带宽的锁相环，而不会失去稳定性。窄环路带宽使得输入信号中的相位噪声能够被显著地降低。一种应用在无线网络中一天中的时间同步的领域中。本地时钟可被锁定到PRC和标准时钟(诸如UTC)两者，PRC提供频率稳定性，标准时钟用于确保本地时钟生成器在一天中的时间方面被同步到标准时钟。PRC时钟有助于消除从UTC时钟处获得的定时信息中存在的漂移。另一种应用在诸如Tl/El、SONET/SDH、同步以太网之类利用DPLL来清除物理层设备的恢复时钟处存在的相位噪声的传统数据通信/电信系统(仅频率同步)中。
根据本发明的宽泛方面，提供了一种双锁相环，包括：第一窄带锁相环，所述第一窄带锁相环包括被配置成降低第一输入时钟中的相位噪声的第一环路滤波器；第二锁相环，所述第二锁相环包括被配置成接收来自稳定时钟源的第二输入时钟的第二环路滤波器，所述第二时钟具有接近所述第一时钟的频率；所述第一环路滤波器具有比第二环路滤波器小至少一个数量级的带宽；以及耦合器，所述耦合器被配置成耦合所述第一和第二锁相环以提供所述第二锁相环藉此来稳定所述第一锁相环的公共输出。
本发明假设所述第一和第二时钟的频率足够接近，使得所述第一和第二时钟的频率之间的任何偏移实际上是微小的。术语接近在本文中被定义为意指这两个频率之间的任何微小偏移不大于200ppm。当然，将领会，有可能采用不同的频率，只要一个频率被分割为使得得到的频率不超过微小偏移200ppm。
窄带环路的带宽可在1mHz到0.1Hz的范围内，以移除第一输入时钟中的相位噪声。倘若两个环路滤波器的带宽之间的比至少为10：1，则第二锁相环的带宽可取决于应用而在0.1到10Hz的范围内。
双锁相环将具有驱动数字控制振荡器(DCO)的其自己的晶体振荡器(XO)，但这可以是常规的低成本XO，该常规的低成本XO不需要具有非常高程度的稳定性。
双锁相环可包括嵌入在共享公共的受控振荡器的其它环路中的一个环路，或者耦合在一起的具有各自的受控振荡器的两个分开的环路。
在无线基站应用的情况下，稳定的时钟源是使用以太网物理设备(PHY)中的时钟数据恢复模块从PRC中恢复的时钟。第一输入时钟是使用例如IEEE 1588时钟恢复算法从远程标准时钟中恢复的时钟。
如以上所指示的，在本上下文中，术语接近意指这些频率名义上是相同的，但这些频率之间可能有某一微小差异。在IEEE1588应用的情况下，该微小差异将处于10-11的量级，为36纳秒/小时，因为那是原子时钟的准确性的最差情况场景。对于其它应用，在稳定频率源自TCXO/OCXO的情况下，微小频率差异可能大得多，例如在10-5或百万分之10的量级上。
主要参考时钟(PRC)和主时钟(UTC)的频率在名义上将是相同的，但具有处于10-11的量级的小偏差，为约36纳秒/小时的相位差。用于恢复标准时钟的时钟恢复算法由于分组延迟变化而经受严重的漂移。根据本发明的各实施例，该漂移是通过使用非常低通的滤波器并使用PRC时钟来移除的，以克服导致的稳定性问题。
在数据通信/电信应用的情况下，第二输入从可能正提供多个DPLL的TXCO/OXCO中导出。在该情况下，尤其在TXCO/OXCO正馈送多个DPLL的情况下，可存在由耦合在用于将信号载送到各个体DPLL处的传输线上的串扰和噪声导致的某个抖动/漂移(一般被称为相位噪声)，但该抖动/漂移可通过DPLL中的环路滤波器来滤除。
根据本发明的另一方面，提供了一种在同步分组通信网络中生成本地时钟的方法，其中所述本地时钟被锁定到稳定的参考时钟并被锁定到包括第一低通滤波器的锁相环中的主时钟，所述方法包括：从通过所述同步分组通信网络传入的数据流中提取从所述参考时钟中导出的时钟信号；相对于所述时钟信号确定受控振荡器的第一相位误差；相对于所述主时钟生成归因于所述受控振荡器的漂移的第二相位误差；用第二低通滤波器来对所述第二相位误差进行滤波，所述第二低通滤波器具有小于所述第一低通滤波器的截止频率；将所述滤波器第二相位误差加到所述第一相位误差；以及，基于所述第一和所述第二相位误差之和来调整所述锁相环中的所述受控振荡器的频率。
通常，标准时钟将是协调世界时(UTC)，但在理论上，标准时钟可以是某个其它常见的标准。这些步骤进行的顺序并不重要。例如，通常，生成第一和第二相位误差的步骤将被同时执行。
为了避免疑问，在本上下文中，术语加包括减，因为对负值的加相当于减。在本说明书中，数字锁相环被称为DPLL。本发明的各实施例涉及双锁相环，其在优选实施例中是数字的，即双DPLL(DDPLL)。
根据本发明的各实施例，DDPLL能够同时锁定到多个独立的时钟源上(不管是否可跟踪单个源)，并且能够基于最准确的输入相位/时间源和作为最稳定的频率输入源的频率稳定性来生成具有相位/时钟和频率准确性的一个或多个输出时钟。
附图简述
现将参照附图仅通过示例来更详细地描述本发明，附图中：图1是现有技术混合(IEEE 1588加上SyncE(同步以太网))本地时钟生成器的顶层框图；
图2是根据本发明的一实施例的混合(IEEE 1588加上SyncE)同步的顶层框图；
图3是相位检测器的更详细的框图；
图4是示出运行图3的IEEE 1588的微处理器的实现的框图。
图5是示出相位检测器的输出的相位方面的漂移的相位图；以及
图6是由DDPLL实现的用于防止溢出条件的算法；
图7示出图2中示出的实施例的替换实施例；
图8示出根据现有技术的具有单独晶体振荡器的数字锁相环(DPLL)的现有技术布置；
图9示出根据现有技术的具有共同稳定晶体振荡器的DPLL的相同布置；
图10示出根据本发明的一实施例的具有公共稳定晶体振荡器的DDPLL的布置；
图11更详细地示出图10中采用的DDPPL；以及
图12是图11中示出的布置的替换实施例。
发明的详细描述
本发明将首先被例示在提供一天中的时间信息的本地时钟生成器的上下文中。图1中示出的现有技术混合时钟生成器电路包括以太网物理层设备(PHY)101，该以太网物理层设备接收同步以太网信号并在时钟数据恢复(CDR)模块103中使数据和时钟信息与该信号分开。提取的时钟信号clke被馈送到形成数字锁相环的一部分的框111中。这一框111锁定到此提取的时钟clke并移除抖动和漂移。时钟生成器110基于数字控制振荡器(DCO)109的输出来生成输出时钟信号clk以及1秒脉冲信号(1pps)。
clk和1pps信号两者都被馈送回PHY设备101中的时戳模块102。从由时戳单元102接收的分组中导出的加时戳的分组被运行IEEE 1588算法的微处理器(μP)106用来相对于被设置到协调世界时(UTC)并将IEEE 1588定时分组提供到网络中的远程主时钟生成相位误差。
DPLL 111包括相位检测器104，该相位检测器104输出表示从DCO 109的输出馈送回的信号和由CDR 103所输出的提取时钟clke之间相位方面的差异的误差信号误差信号被馈送通过低通环路滤波器105和复用器107一直到DCO 109的输入处，DCO 109由晶体振荡器108驱动。从低通环路滤波器105中输出的经滤波的误差信号校正DCO 109的频率，使其跟踪从传入同步以太网中提取的时钟信号clke。
PHY模块101中的时戳模块102识别IEEE 1588定时分组并在到达时对其加时戳。只要时戳模块102一检测到IEEE 1588分组的前导比特，时戳模块102就施加时戳。
在运行IEEE 1588协议的微处理器(μP)106中将由时戳模块102施加的时戳与IEEE1588分组中承载的时戳进行比较以生成使由时钟生成器110输出的本地时钟时间clk与协调世界时(UTC)相关的相位误差信号。响应于由μP 106输出的控制信号，将该相位误差信号经由复用器107馈送到DCO 109，并且该相位误差信号用于使本地时钟加速或变慢，使得其在相位/频率和一天中的时间方面被同步到IEEE 1588主时钟。由于分组网络中的分组延迟的随机特性，仅基于IEE 1588定时分组的频率同步具有高程度的漂移，这不利地影响同步。
通过采用其中频率同步通过同步以太网获得并且一天中的时间同步通过1588定时分组获得的混合方法，可实现更准确的一天中的时间同步。然而，在图1中示出的现有技术中，如由同步以太网确定的DPLL 111的频率根据μP 106的命令被调整以通过在复用器107的帮助下周期性地断开用于频率同步的DPLL 111的环路来补偿同步以太网频率可偏离UTC主机时钟频率10-11的事实。尽管DPLL 111的这一环路被断开，但DCO 109的频率和相位根据来自μP 106的信号被调整，使得DPLL 111时钟输出的平均频率等于UTC频率，并且1秒脉冲(1pps)DPLL 111输出与UTC 1pps信号对准。
该解决方案的缺点在于在DCO 109由IEEE 1588算法控制并且DPLL 111的环路被断开的时间期间，DPLL 111没有被同步到PRC。在该时间期间，由DCO 109生成的频率取决于本地晶体振荡器(XO)108的稳定性，该稳定性比PRC时钟的稳定性差若干数量级。该布置由此需要使用非常昂贵的晶体振荡器。该问题在边界时钟IEEE 1588混合模式应用中被进一步加剧，在该边界时钟IEEE 1588混合模式应用中，当不同时域之间的边界被跨越时，一天中的时间被沿着传输链恢复多次。
图2示出根据本发明的一实施例的采用双DPLL的本地时钟生成器，其中不像图1中的情况，一天中的时间同步通过在相位和频率两方面将双DPLL 113锁定到远程UTC时钟来实现，而无需断开双DPLL 113的环路。UTC时钟提供一天中的时间信息。与图1中的各部分相同的部分具有相同的参考标记。
在图2中示出的实施例中，双DPLL 113被锁定到同步的以太网提取时钟clke(可跟踪PRC)。在双DPLL 113中通过持续调整双DPLL 113输出的相位来校正由晶体振荡器108的频率稳定性造成的任何不准确性。
在该实施例中，加法器112形式的耦合器被放置在相位检测器104的下游。这被用来加上/减去从μP 106中导出的相位，使得由双DPLL 113的时钟生成器110输出的频率和一天中的时间等于UTC主时钟，如将更详细描述的。μP 106形成控制DCO 109的第二反馈环路的一部分，该第二反馈环路包括时戳单元102。
将理解，本地时钟生成器是数字的，并且可被实现在硬件或软件中。在后一种情况下，各框表示被实现在合适的处理器(诸如数字信号处理器(DSP))中的软件模块。每一框的输出在晶体振荡器108所生成的每一中断上被更新。通常，中断每秒钟发生过几千次。
相位检测器的细节在图3中被示出。如将看见的，相位检测器104由相位采集模块116、抽取器(decimator)117和数字相位检测器元件118组成。
如果我们暂时忽略加法器112的影响，则DCO 109将在频率和相位方面锁定到由CDR 103提取的时钟clke。当双DPLL 113处于锁定时，相位检测器104的输出将具有平均值0，但是由于提取的时钟信号中的抖动以及XO 108中的漂移，该平均值将轻微改变。
由μP 106输出的误差信号表示DCO 109的当前输出和UTC主时钟之间的相位差。该相位差是根据IEEE 1588时钟恢复算法按与图1中示出的布置相似的方式来生成的，该相位差在由通过晶体振荡器108驱动的计时器所生成的每一中断上在加法器112中被添加到PD104的输出。
相同的中断还更新DPLL 113中的所有框。
如图4中示出的，μP 106包括：相位检测器120，该相位检测器120将定时分组中承载的远程时戳与由时钟生成器110生成的时钟clk的本地时戳进行比较以生成相位误差；模块121，该模块121丢弃具有过量延迟的分组；以及低通滤波器122，该低通滤波器122对得到的相位误差进行滤波以移除漂移。
IEEE时钟恢复算法通常由于通过网络的分组延迟取决于网络拥塞和其它因素的显著变化而经受严重的漂移。漂移可经由通过修改低通滤波器122的参数来降低环路中的通过频率来降低，但是具有非常低带宽的环路使得非常难以在没有极其稳定并因此昂贵的本地振荡器XO 108的情况下实现频率锁定。根据本发明的各实施例，漂移是通过将第一锁相环的截止频率设定到非常低的值(不大于0.1Hz，并且通常处于1mHz-0.1Hz(0.001Hz-0.1Hz))来降低的。第一锁相环的截止频率(其实际上为该带宽)比第二环路的截止频率(由低通滤波器105来调整)要小得多，并且具体地小于第二锁相环的截止频率的1/10。该低截止频率基本上消除了漂移，并向加法器112提供稳定的输入。DCO 109在频率和相位两方面都锁定到远程UTC时钟。实现和维持(稳定性)时钟的问题实际上通过代替用于IEEE时钟恢复算法的XO 108，将从syncE信号中提取的时钟信号clk用作稳定的频率源来实现。
第二锁相环具有比第一锁相环更高的截止频率。第二环路具有不大于1Hz并在0.1Hz到1.0Hz的范围内的截止频率。由于时钟信号clk比恢复的IEEE 1588时钟具有大得多的稳定性，因此较高的截止频率并且因此较大的环路带宽可被容忍，但这也意味着DDPLL113可因此容易地建立和维持到由CDR模块103从SyncE信号中提取的更稳定的信号clke的锁定。SyncE时钟还确保DDPLL 113不失去其在IEEE 1588时钟上的锁定，这可能会由于由低通滤波器122控制的第一环路的非常低的带宽而发生。
在启动时，DCO 109将由于由低通滤波器105控制的第二环路的相对较高的带宽以及恢复的SyncE信号clke的稳定性而快速地锁定到从PRC提取的时钟clk。μP 106将由于由低通滤波器122控制的第一环路的窄带宽而在这点处具有小影响。然而，随着时间的推移，被加到PD 104的由μP 106输出的相位误差将开始增大为表示DCO 109的输出和IEEE 1588时钟之间的相位差。这进而将改变DCO 109的频率，使得其变为在频率和相位两方面都被锁定到UTC主时钟即IEEE 1588时钟。
随着DCO 109变得被锁定到UTC主时钟的频率，由μP 106产生的相位误差信号将逐渐降低。如果SyncE时钟clke正以与UTC主时钟完全相同的频率运行，则当DCO 109与UTC主时钟处于锁定时，PD 104和μP 106的输出两者都具有标称值0。然而，由于SyncE时钟clke在现实中正以与主时钟略微不同的频率运行，因此PD 104的输出将随时间逐渐增大或减小，并被偏移由μP 106输出的相位误差，使得加法器112的输出将在名义上为0，以保持DCO 109与UTC主时钟锁定，如图5中所示出的。由于DDPLL 113中的反馈环路的特性，当双锁相环处于锁定，即DCO 109的频率和相位被锁定到IEEE 1588时钟源时，加法器112的输出将在名义上为0，因为其表示到低通滤波器105的输入，该输入生成针对DCO 109的控制信号。
如上所述，由于从IEEE 1588时钟源导出的频率和提取的SyncE时钟clke略微偏离高达10-11，因此相位检测器的输出将随时间逐渐开始增加或减小，如图5中所示出的。通常，由于PRC和UTC时钟之间的轻微频率差异，绝对相位误差以36纳秒/小时的最大速率聚集。由于相位检测器120的输出被存储在缓冲器(未示出)中，随着时间的推移，这可潜在地溢出。为了避免该问题，控制单元119在每一中断上确定相位误差是否已超过阈值，例如1秒。在这个发生时，相位检测器的输出被控制单元119重置到零，并且相同的量被加到由μP 106输出的值中，使得加法器112的输出处的净影响为0。为了防止溢出条件，相位检测器104的输出以及IEEE 1588μP 106的输出被控制单元119按需一次又一次地调整相同的绝对量，以便将相位检测器重置到0，而不改变加法器112的输出的值。
控制单元119实现图6中示出的算法。在步骤130，PD 104的输出处的相位误差被读作Phase Error(相位误差)。步骤131确定该相位误差的绝对值即|相位误差|是否超过预定阈值。如果步骤131中的判定为是，则判定步骤132确定该相位误差是否为正；如果步骤131中的判定为否，则步骤134将该阈值加到当前相位误差中，并从模块106中的滤波器积分的值中减去该阈值；如果步骤131中的判定为是，则步骤133从当前相位误差中减去该阈值，并将该阈值加到低通滤波器122的输出中。如果步骤131中的判定为否，则步骤130被重复。
双DPLL 113可被连续地同步到多个源(例如，CDR 103和μP 106的输出)，并且并需要在它们之间进行切换。该布置提供(诸)非常稳定的输出。对本地晶体振荡器108的严苛要求不被需要。对晶体振荡器误差108的误差的影响被最小化，因为频率稳定性源的闭合环路永远不被断开。
图2中示出的双DPLL 113高效地形成耦合的双DPLL，其中第一锁相环包括时戳单元102、包括低通滤波器122的μΡ106、加法器112、低通滤波器105、DCO 109和时钟生成器110，并且第二锁相环150包括PD 104、加法器112、低通滤波器105和DCO 109。一个锁相环被嵌入在另一锁相环内，并且它们通过耦合器耦合在一起，该耦合器在本实施例中采用加法器112的形式。第二锁相环高效地向第一锁相环提供频率稳定性，从而允许XO 108为常规的低成本振荡器，而不要求极其高的稳定性。
图7中示出采用两个DCO 209a、209b的替换实施例。在该实施例中，相位检测器204被直接连接到低通滤波器205，该低通滤波器的输出被连接到DCO 209a以及采用加法器212的形式的耦合器的输入。加法器212的其它输入被连接到μΡ206的输出。加法器212的输出被连接到DCO 209b的输入，DCO 209b的输出被连接到时钟生成器110的输入。μΡ206在构造上在所有方面都与μΡ106相同，如以上在图4中描述的。低通滤波器205有与μΡ206中的滤波器122相同的关系，如以上在第一实施例中描述的。第二实施例具有不发生溢出条件的优点。
该实施例以与图2的实施例相似的方式工作。第一DDPLL 260包括时戳单元202、μΡ206、加法器212、DCO 209b和时钟生成器210。第二DDPLL 250包括PD 204、低通滤波器205和DCO 209a。
在该情况下，两个DDPLL被加法器212形式的耦合器耦合在一起。具有较高环路带宽的第二DPPL按与图2中示出的实施例相似的方式向具有较窄环路带宽的第一DPLL提供频率稳定性。驱动DCO 209a、209b的XO 208可再次为不需要具有极其高的频率稳定性的低成本晶体振荡器。
本发明的另一应用可在要求具有窄环路带宽和/或良好延迟的PLL的电信/数据通信系统中找到。这样的系统要求非常稳定的主时钟(温度控制—TCXO或恒温—OCXO)。TCXO或OCXO一般比常规XO昂贵得多。对于其中每个框存在具有该要求的多个PLL的应用，顾客被迫对每一DPLL 301a…301n使用分开的TCXO/OCXO 300a…300n，如图8中所示出的。
通过如图9所示的系统向DPLL 301a…301n分发从单个高度稳定的振荡器(诸如TCXO或OXCO 300)导出的主时钟将是合乎需要的。该方法的主要缺点是从TCXO/OCXO 300到DPLL 301a…301n中的每一者的长PCB迹线获得了来自邻近踪迹的噪声和功率噪声，这进而将严重地影响DPLL、抖动性能。因此，这种方法通常仅在其中抖动不是问题的应用中或者在DPLL彼此邻近使得承载TCXO/OCXO时钟的迹线非常短时才使用。应当注意，满足这两个条件的应用非常稀有。电信/数据通信空间中的大多数应用使用与图8中示出的方法类似的方法。
在本发明的另一实施例中，设计者可使用与图2的XO 108等效的低成本XO 308a…308n作为本地时钟，并将单个TCXO/OCXO 300馈送到双DPLL 301a…301b的输入之一，如图10所示出的。在相应的双DPLL 301a…301b的另一输入上，设计者可馈送来自网络的恢复时钟(分别被示为参考l...参考N)，其需要由相应的双DPLL来清除。来自TCXO/OCXO源300的任何抖动和漂移可通过DDPLL环路中的环路滤波器来移除，该环路滤波器使用TXCO/OXCO源作为其输入。
图11示出双DPLL 301之一。被分发给所有双DPLL 301a…301n的来自单个TCXO/OCXO 300的时钟被用来为每一个双DPLL提供频率稳定性。双DPLL将在频率和相位方面锁定到相应的参考输入。可被承载TCXO/OCXO时钟的长PCB迹线获得的抖动/漂移由DDPLL 301来滤波。DDPLL 301表现为针对其输入处存在的抖动/漂移的低通滤波器。对于来自TCXO/OCXO300的输入，由低通滤波器305确定的DDPLL 301环路带宽将被下调几Hz，使得其对由长PCB迹线获得的噪声进行滤波，但不低于那个频率，使得DDPLL 301对来自其主时钟(XO)300的任何漂移进行滤波。对于参考输入，由环路滤波器322确定的DDPLL 301的环路带宽将被设为满足可适用的标准。例如，对于Telcordia GR-253CORE标准为0.1Hz。
如果DDPLL 301被锁定到的参考输入没成功，则DDPLL 301将去往延迟模式，在该延迟模式中，其输出频率将与单个TCXO/OCXO 300一样稳定。这与传统的DPLL相反，在传统的DPLL中，延迟稳定性基于每一DPLL的主时钟308a…308n，这些主时钟要么是低成本振荡器XO(在该情况下，稳定性将是一个问题)，要么是为每一DPLL 301提供的高成本TXCO/OCXO(在该情况下，由对多个TXCO/OXCO的使用引起的成本将是一个问题)。
在图11中，该电路包括：第一DPLL 360，该第一DPLL360包括PD 304a、低通滤波器322、加法器312、低通滤波器305和DOC 309；第二DPLL 350，该第二DPLL 350包括PD 304、加法器312、低通滤波器305和DOC 309。这两个DPLL通过加法器312形式的耦合器耦合在一起。XO 308是不需要高程度的稳定性的低成本晶体振荡器。
在该实施例中，频率之间的微小差别可处于10-4的量级。在该情况下，溢出调整将每2.78秒进行一次。这可按与参考图2描述的实施例相同的方式来进行。
与图7的实施例的情况中一样，如图12所示的，存在采用两个DCO 309a、309b的替换布置。在该情况下，第一PLL 406包括PD 304a、低通滤波器322、加法器330和DOC 309b，并且第二PLL 450包括PD 304、低通滤波器305和DCO 309a。与图7的实施例一样，不需要溢出控制。然而，缺点是需要两个DCO，这增加了成本。
本领域的技术人员应当领会，本文中的任何框图表示采用本发明的原理的说明性电路系统的概念图。例如，处理器可通过使用专用硬件以及与合适的软件相关联地执行软件的硬件来提供。当通过处理器来提供时，这些功能可由单个专用处理器、单个共享处理器或多个个体处理器(其中的一些可被共享)来提供。此外，对术语“处理器”的显式使用不应当被解释为排他地指代能够执行软件的硬件，而可隐含地包括而不作为限制数字信号处理器(DSP)硬件、网络处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、用于存储软件的只读存储器(ROM)、随机存取存储器(RAM)和非易失性存储。也可包括其它硬件(传统的和/或自定义的)。在实践中，本文中示出的功能框或模块可用硬件或软件来实现。尤其地，将理解，术语“电路”包括软件实现。

Claims (25)

1.一种双锁相环，包括：
第一窄带锁相环，所述第一窄带锁相环包括被配置成降低第一输入时钟中的相位噪声的第一环路滤波器；
第二锁相环，所述第二锁相环包括被配置成接收来自稳定时钟源的第二输入时钟的第二环路滤波器，所述第二输入时钟具有相对于所述第一输入时钟的频率有不大于200ppm的微小偏移的频率；
所述第一窄带锁相环具有比所述第二锁相环小至少一个数量级的带宽；以及，
受控振荡器，所述受控振荡器由本地振荡器驱动以响应于控制输入生成具有一频率和相位的输出，
所述第二环路滤波器提供所述控制输入，使得在启动时所述受控振荡器锁定到所述第二输入时钟；以及
耦合器，所述耦合器将所述第一环路滤波器的输出耦合到所述第二锁相环，
所述第一窄带锁相环用于在所述第二锁相环被锁定到所述第二输入时钟时用所述第一环路滤波器的输出修改所述控制输入，使得所述受控振荡器逐渐变为在频率和相位两方面都被锁定到所述第一输入时钟。
2.如权利要求1所述的双锁相环，其特征在于，所述第一窄带锁相环被嵌入在所述第二锁相环中，所述第一和第二锁相环共享所述受控振荡器。
3.如权利要求2所述的双锁相环，其特征在于，所述耦合器包括所述第二锁相环中的加法器，所述加法器被配置成将所述第一环路滤波器的输出加上相位检测器的输出，所述相位检测器形成所述第二锁相环的在所述第二环路滤波器上游的一部分。
4.如权利要求1所述的双锁相环，其特征在于，所述第二锁相环包括所述受控振荡器，所述第一窄带锁相环具有在所述第一环路滤波器下游的加法器形式的所述耦合器，所述加法器被配置成将所述第二环路滤波器的输出加上所述第一环路滤波器的输出以向所述受控振荡器提供所述控制输入，所述受控振荡器的输出提供公共输出。
5.如权利要求1所述的双锁相环，其特征在于，所述第一输入时钟包括从电信/数据通信网络恢复的时钟信号，并且所述稳定时钟源选自由温度控制晶体振荡器(TCXO)和恒温晶体振荡器(OCXO)组成的分组。
6.如权利要求5所述的双锁相环，其特征在于，所述双锁相环是由所述稳定时钟源提供时钟的多个双锁相环之一。
7.如权利要求1所述的双锁相环，其特征在于，所述第一输入时钟包括通过分组网络从标准时钟源恢复的时钟信号，并且所述第二输入时钟包括从同步网络导出的时钟信号。
8.如权利要求7所述的双锁相环，其特征在于，所述同步网络是同步以太网。
9.一种用于在双锁相环中降低第一输入时钟中的相位噪声的方法，包括：
在包括第一窄带环路滤波器的第一锁相环中对所述第一输入时钟进行滤波；
在第二锁相环中接收来自稳定时钟源的第二输入时钟，所述第二输入时钟具有相对于所述第一输入时钟的频率有不大于200ppm的微小偏移的频率，所述第一锁相环具有比所述第二锁相环小至少一个数量级的带宽；
将来自第二环路滤波器的控制信号施加到由本地振荡器驱动的受控振荡器以生成频率和相位在启动时锁定到所述第二输入时钟的输出；以及
在所述第二锁相环被锁定到所述第二输入时钟时将所述第一窄带环路滤波器的输出耦合到所述第二锁相环，以修改所述控制信号，使得所述受控振荡器逐渐变为在频率和相位方面都锁定到所述第一输入时钟。
10.如权利要求9所述的方法，其特征在于，所述第一锁相环被嵌入在所述第二锁相环中，所述第一和第二锁相环共享所述受控振荡器。
11.如权利要求10所述的方法，其特征在于，所述第一窄带环路滤波器的输出被加上相位检测器的输出，所述相位检测器形成所述第二锁相环的在所述第二环路滤波器上游的一部分。
12.如权利要求9所述的方法，其特征在于，所述第二环路滤波器的输出被加上所述第一窄带环路滤波器的输出以向所述受控振荡器提供所述控制信号，所述受控振荡器的输出提供公共输出。
13.如权利要求9所述的方法，其特征在于，所述第一输入时钟包括从分组网络恢复的时钟信号，并且所述稳定时钟源选自由温度控制晶体振荡器(TCXO)和恒温晶体振荡器(OCXO)组成的分组。
14.如权利要求9所述的方法，其特征在于，所述双锁相环是由所述稳定时钟源提供时钟的多个双锁相环之一。
15.如权利要求9所述的方法，其特征在于，所述第一输入时钟包括通过分组网络从标准时钟源恢复的时钟信号，并且所述第二输入时钟包括从同步网络导出的时钟信号。
16.如权利要求15所述的方法，其特征在于，所述同步网络是同步以太网。
17.一种生成同步分组通信网络中的本地时钟的方法，其中所述本地时钟被锁定到稳定参考时钟并被锁定到包括用于向受控振荡器提供控制输入的第一低通滤波器的双锁相环中的主时钟，包括：从通过所述同步分组通信网络传入的数据流中提取从所述参考时钟中导出的时钟信号；
相对于所述时钟信号确定受控振荡器的第一相位误差；
相对于所述主时钟生成归因于所述受控振荡器的漂移的第二相位误差；
用第二低通滤波器对所述第二相位误差进行滤波，所述第二低通滤波器具有比所述第一低通滤波器小的截止频率；
将所述经滤波的第二相位误差加上所述第一相位误差；以及
基于所述第一和第二相位误差的和来调整所述双锁相环中的所述受控振荡器的频率，
其中所述第一低通滤波器的截止频率位于0.1到1.0Hz的范围内，并且所述第二低通滤波器的截止频率位于0.001Hz到0.1Hz的范围内，并且所述第一和第二低通滤波器的带宽之比为至少10:1。
18.如权利要求17所述的方法，其特征在于，进一步包括通过所述同步分组通信网络从所述主时钟接收同步定时分组以生成所述第二相位误差。
19.如权利要求17所述的方法，其特征在于，当所述第一相位误差达到阈值时，所述阈值被从所述第一相位误差中减去并将所述阈值加到所述第二相位误差以防止溢出条件。
20.如权利要求17所述的方法，其特征在于，所述同步分组通信网络是同步以太网网络。
21.如权利要求17所述的方法，其特征在于，所述主时钟被同步到协调世界时。
22.一种用于生成同步分组通信网络中的本地时钟的本地时钟生成器，其中所述本地时钟被锁定到稳定参考时钟并归因于包括用于向受控振荡器提供控制输入的第一低通滤波器的锁相环中的漂移被锁定到主时钟，包括：
受控振荡器；
第一模块，所述第一模块被配置成从通过所述同步分组通信网络传入的数据流中提取从所述稳定参考时钟中导出的时钟信号；
相位检测器，所述相位检测器被配置成相对于提取的时钟信号生成所述受控振荡器的第一相位误差；
第二模块，所述第二模块被配置成相对于所述主时钟生成归因于所述受控振荡器的漂移的第二相位误差；
第二低通滤波器，所述第二低通滤波器用于对所述第二相位误差进行滤波，所述第二低通滤波器具有比所述第一低通滤波器小的截止频率；以及
加法器，所述加法器被配置成将所述第一和第二相位误差相加；
其中所述受控振荡器被配置成生成取决于所述第一和第二相位误差之和的输出；以及
其中所述第一低通滤波器的截止频率位于0.1到1.0Hz的范围内，并且所述第二低通滤波器的截止频率位于0.001Hz到0.1Hz的范围内，并且所述第一和第二低通滤波器的带宽之比为至少10:1。
23.如权利要求22所述的本地时钟生成器，其特征在于，所述第二模块被配置成从通过所述同步分组通信网络从所述主时钟中接收的同步定时分组中生成所述第二相位误差。
24.如权利要求22所述的本地时钟生成器，其特征在于，进一步包括被配置成在所述第一相位误差达到预定阈值之际，从所述第一相位误差中减去所述阈值并将所述阈值加到所述第二相位误差以防止溢出条件的模块。
25.如权利要求22所述的本地时钟生成器，其特征在于，所述第一模块是以太网物理层设备，并且其中所述第二模块包括IEEE 1558处理器。
CN201580006782.2A 2014-01-31 2015-01-14 具有频率稳定性的双锁相环及对应的方法和用途 Active CN105960759B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461934044P 2014-01-31 2014-01-31
US61/934,044 2014-01-31
PCT/CA2015/000018 WO2015113135A1 (en) 2014-01-31 2015-01-14 Double phase-locked loop with frequency stabilization

Publications (2)

Publication Number Publication Date
CN105960759A CN105960759A (zh) 2016-09-21
CN105960759B true CN105960759B (zh) 2019-03-12

Family

ID=53755684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580006782.2A Active CN105960759B (zh) 2014-01-31 2015-01-14 具有频率稳定性的双锁相环及对应的方法和用途

Country Status (4)

Country Link
US (1) US9444470B2 (zh)
EP (1) EP3100357B1 (zh)
CN (1) CN105960759B (zh)
WO (1) WO2015113135A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9513388B2 (en) * 2014-03-12 2016-12-06 Sercel Method for providing synchronization in a data acquisition system
US9684292B1 (en) * 2014-09-05 2017-06-20 Textron Innovations Inc. Conditional switch rate low pass filter
US9531530B2 (en) 2015-03-31 2016-12-27 Alcatel Lucent Faster synchronization time and better master selection based on dynamic accuracy information in a network of IEEE 1588 clocks
US9595972B2 (en) * 2015-04-08 2017-03-14 Microsemi Semiconductor Ulc Digital phase locked loop arrangement with master clock redundancy
US9553714B2 (en) * 2015-06-26 2017-01-24 Broadcom Corporation Frequency multiplier for a phase-locked loop
CN105553593B (zh) * 2015-12-10 2017-09-15 云南电网有限责任公司电力科学研究院 一种基于sdh多时间源ptp数据同步及时间监测系统
CN106507017B (zh) * 2016-10-18 2021-06-04 海信视像科技股份有限公司 一种实现v-by-one的fpga芯片和相应的v-by-one处理方法
US9948311B1 (en) * 2017-01-31 2018-04-17 Finisar Corporation Decision-directed phase detector
US10234895B2 (en) 2017-05-11 2019-03-19 Microsemi Semiconductor Ulc Clock synthesizer with hitless reference switching and frequency stabilization
US10951390B2 (en) * 2018-02-05 2021-03-16 Arris Enterprises Llc Two-stage IP de-jitter algorithm in a multiplexer for a group of statistically multiplexed single program transport streams
US11088695B2 (en) * 2018-03-06 2021-08-10 Telefonaktiebolaget Lm Ericsson (Publ) Phase-locked loop apparatus and method for clock synchronization
US11496234B2 (en) 2018-06-11 2022-11-08 Skyworks Solutions, Inc. Synchronizing update of time of day counters using time stamp exchange over a control plane
JP2020010206A (ja) * 2018-07-10 2020-01-16 セイコーエプソン株式会社 回路装置、発振器、クロック信号生成装置、電子機器及び移動体
EP3627705A1 (en) * 2018-09-21 2020-03-25 INTEL Corporation Apparatuses for generating an oscillation signal
US11526193B2 (en) 2019-03-07 2022-12-13 Skyworks Solutions, Inc. Maintaining the correct time when counter values are transferred between clock domains
US10727844B1 (en) * 2019-05-31 2020-07-28 Silicon Laboratories Inc. Reference clock frequency change handling in a phase-locked loop
EP3939187A4 (en) * 2019-06-18 2022-12-07 CommScope Technologies LLC SYNCHRONIZING A CLOUD RADIO ACCESS NETWORK WITH A NETWORK TIME PROTOCOL REFERENCE CLOCK
US10715307B1 (en) * 2019-08-01 2020-07-14 Microsemi Semiconductor Ulc Embedded time of day receiver for clock transmission
US11206027B2 (en) * 2019-10-11 2021-12-21 Texas Instruments Incorporated DPLL restart without frequency overshoot
US11061432B2 (en) 2019-11-25 2021-07-13 Silicon Laboratories Inc. Data handoff between two clock domains sharing a fundamental beat
JP7004392B2 (ja) * 2020-02-05 2022-01-21 Ｎｅｃプラットフォームズ株式会社 時刻同期装置、時刻同期システム及び時刻同期方法
US11088819B1 (en) 2020-03-31 2021-08-10 Silicon Laboratories Inc. Secondary phase compensation assist for PLL IO delay
US11088816B1 (en) 2020-03-31 2021-08-10 Silicon Laboratories Inc. Secondary phase compensation assist for PLL IO delay aligning sync signal to system clock signal
US11290250B2 (en) * 2020-04-15 2022-03-29 Skyworks Solutions, Inc. Phase transport with frequency translation without a PLL
JP7410823B2 (ja) * 2020-08-25 2024-01-10 株式会社東芝 デジタルｐｌｌ回路
US11502764B2 (en) 2020-12-28 2022-11-15 Skyworks Solutions, Inc. FSYNC mismatch tracking
US11502812B1 (en) 2021-07-14 2022-11-15 Skyworks Solutions, Inc. Data protocol over clock line
CN113659981B (zh) * 2021-08-12 2023-03-28 电子科技大学 兰姆凹陷分子时钟
US11588488B1 (en) * 2021-12-09 2023-02-21 Raytheon Company Dual-loop phase-locking circuit
US11962310B1 (en) 2022-09-14 2024-04-16 Apple Inc. Synchronization between data and clock signals in high-speed interfaces

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5038115A (en) * 1990-05-29 1991-08-06 Myers Glen A Method and apparatus for frequency independent phase tracking of input signals in receiving systems and the like
US5163160A (en) * 1989-09-14 1992-11-10 Alcatel Espace Satellite transponder able to use same frequency scheme for transmitter and receiver local oscillator
CN1174634A (zh) * 1994-11-28 1998-02-25 柯廷技术大学 受控的频率相位锁定环路
CN202818271U (zh) * 2012-08-17 2013-03-20 中国航天科工集团第三研究院第八三五七研究所 基于双环路滤波的频率合成器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2724145B2 (ja) * 1987-03-24 1998-03-09 株式会社日立製作所 搬送波再生装置
US5329250A (en) * 1992-02-25 1994-07-12 Sanyo Electric Co., Ltd. Double phase locked loop circuit
GB2331643A (en) * 1997-11-22 1999-05-26 Motorola Inc Local oscillator arrangement
JPH11163696A (ja) 1997-11-26 1999-06-18 Fujitsu Ltd 周波数比較器及びこれを用いたクロック再生回路
US7148753B1 (en) * 2003-04-11 2006-12-12 Silicon Laboratories Inc. Method and apparatus for generating a clock signal in holdover mode
DE602004007095T2 (de) * 2004-01-30 2007-10-11 Freescale Semiconductor, Inc., Austin Doppelzugriffsmodulator mit einem Frequenzsynthetisierer
US7098754B2 (en) * 2005-01-31 2006-08-29 Rf Micro Devices, Inc. Fractional-N offset phase locked loop
US7639769B2 (en) * 2005-04-21 2009-12-29 Agere Systems Inc. Method and apparatus for providing synchronization in a communication system
US8681917B2 (en) * 2010-03-31 2014-03-25 Andrew Llc Synchronous transfer of streaming data in a distributed antenna system
US8913632B2 (en) * 2011-08-05 2014-12-16 Khalifa University Of Science, Technology And Research Method and system for frequency synchronization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163160A (en) * 1989-09-14 1992-11-10 Alcatel Espace Satellite transponder able to use same frequency scheme for transmitter and receiver local oscillator
US5038115A (en) * 1990-05-29 1991-08-06 Myers Glen A Method and apparatus for frequency independent phase tracking of input signals in receiving systems and the like
CN1174634A (zh) * 1994-11-28 1998-02-25 柯廷技术大学 受控的频率相位锁定环路
CN202818271U (zh) * 2012-08-17 2013-03-20 中国航天科工集团第三研究院第八三五七研究所 基于双环路滤波的频率合成器

Also Published As

Publication number Publication date
CN105960759A (zh) 2016-09-21
EP3100357A4 (en) 2017-10-11
US20150222276A1 (en) 2015-08-06
WO2015113135A1 (en) 2015-08-06
EP3100357B1 (en) 2023-11-15
US9444470B2 (en) 2016-09-13
EP3100357A1 (en) 2016-12-07

Similar Documents

Publication Publication Date Title
CN105960759B (zh) 具有频率稳定性的双锁相环及对应的方法和用途
US9369270B1 (en) Dual-coupled phase-locked loops for clock and packet-based synchronization
US10637482B2 (en) Time slotted bus system for multiple coupled digital phase-locked loops
RU2468521C1 (ru) Способ и устройство временной синхронизации
JP5350787B2 (ja) タイムスタンプを用いたタイム同期方法及び装置
US9178637B2 (en) Method and devices for synchronization using linear programming
KR100720216B1 (ko) 패킷화 네트워크 상에서 기준 클록을 위한 분배 수단을 제공하는 방법 및 그를 이용한 패킷 네트워크
EP1294116A2 (en) Technique for synchronizing clocks in a network
US10411821B2 (en) Transmission method
US20210409031A1 (en) Method for generation of independent clock signals from the same oscillator
EP2976851B1 (en) Method and apparatus for implementing clock holdover
CN101005349B (zh) 一种时钟同步方法和系统
CN108768577A (zh) 一种基于ptp时间同步信号的通信网络授时方法及系统
WO2013163793A1 (en) Automatic time and frequency synchronization over an asynchronous network
CN105794130B (zh) 使用线性规划用于同步的方法和设备
US7155191B2 (en) Method and arrangement for reducing phase jumps when switching between synchronization sources
US20040071168A1 (en) System and method for providing network timing recovery
Kihara Performance aspects of reference clock distribution for evolving digital networks
Zhou et al. Synchronization issues in SDH Networks
WO2024072977A1 (en) Enhanced hybrid clock
Laine Uudet synkronointimetriikat pakettiverkkoihin
KR20010113421A (ko) 개선된 포인터 조정 동기 장치
KR20040057018A (ko) 동기식 다중화기의 동기장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant