CN101154921A - 两点调制装置和方法 - Google Patents

两点调制装置和方法 Download PDF

Info

Publication number
CN101154921A
CN101154921A CNA2007101535032A CN200710153503A CN101154921A CN 101154921 A CN101154921 A CN 101154921A CN A2007101535032 A CNA2007101535032 A CN A2007101535032A CN 200710153503 A CN200710153503 A CN 200710153503A CN 101154921 A CN101154921 A CN 101154921A
Authority
CN
China
Prior art keywords
signal
frequency
forward path
vco
frequency signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101535032A
Other languages
English (en)
Inventor
李根硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101154921A publication Critical patent/CN101154921A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0958—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator

Abstract

一种两点调制装置包括第一sigma－delta调制器(SDM)、第二SDM和模拟锁相环(PLL)。第一SDM基于信道数据和调制数据提供分频控制信号。第二SDM基于调制数据提供前馈路径调制信号。模拟PLL接收分频控制信号和前馈路径调制信号，并产生跟随参考频率信号的压控振荡频率信号。

Description

两点调制装置和方法
本申请要求于2006年9月25日在韩国知识产权局(KIPO)提交的第2006-92634号韩国专利申请的优先权，该申请通过引用包含于此，以资参考。
技术领域
本公开涉及无线移动通信，更具体地讲，涉及一种用于无线移动通信的两点调制装置和方法以及两点调制电路。
背景技术
可通过两种方法来实现两点调制。在第一种方法中，反馈路径和前馈路径均使用数控振荡器(DCO)数字地实现。然而，DCO的频率分辨率需要满足载波频率的频率分辨率。例如，在全球移动通信系统(GSM)中，这可能需要可调谐数十赫兹。DCO的频率分辨率也可能变化极大。
在第二种方法中，通过使用模拟锁相环(PLL)和压控振荡器VCO，在前馈路径中采用数模转换器(DAC)和低通滤波器(LPF)。然而，随着DAC的分辨率的增加，芯片大小可能显著地增加。此外，当前馈路径与反馈路径结合时，性能可能降低，而且芯片大小可能增大。
图1是传统两点调制器的框图。参照图1，两点调制器5包括锁相环(PLL)，其中，PLL包括相位/频率检测器(PFD)10、环路滤波器20、压控振荡器(VCO)30和分频器(divider)40。两点调制器5还包括sigma-delta调制器(SDM)50、数模转换器(DAC)60、低通滤波器(LPF)70和加法器80。
SDM 50接收信道数据CH和调制数据MOD。SDM 50的输出信号被提供给分频器40，用于对VCO 30的输出频率Fout进行分频。DAC 60将调制数据MOD转换为将被提供给LPF 70的模拟信号。LPF 70对DAC 60的输出信号进行滤波，并将滤波后的输出信号提供给加法器80。环路滤波器20接收用于检测参考频率Fref与分频的输出频率之间的相位/频率差的PFD 10的输出信号，并将PFD 10的输出信号提供给加法器80。加法器80对环路滤波器20的输出信号和LPF 70的输出信号进行求和，并将求和后的输出信号提供给VCO 30。VCO 30响应于加法器80的输出信号提供输出频率Fout。
然而，当反馈路径和前馈路径被结合时，DAC 60的大小占据较大的区域，而且系统特性会降低。
因此，需要这样一种执行两点调制的系统和方法，该系统和方法在反馈路径和前馈路径被结合时，减小系统特性的降低而且不增加芯片的大小。
发明内容
在本发明的示例性实施例中，一种两点调制装置包括第一sigma-delta调制器(SDM)、第二SDM和模拟锁相环(PLL)。第一SDM基于信道数据和调制数据提供分频控制信号。第二SDM基于调制数据提供前馈路径调制信号。模拟PLL接收分频控制信号和前馈路径调制信号，并产生跟随参考频率信号的压控振荡频率信号。
模拟PLL可包括分频器、相位/频率检测器(PFD)、电荷泵、环路滤波器和压控振荡器(VCO)。分频器基于分频控制信号对压控振荡频率信号进行分频。PFD检测参考频率信号和分频的压控振荡频率信号之间的相位/频率差。电荷泵基于检测的相位/频率差产生电流信号。环路滤波器对所述电流信号进行低通滤波以提供控制电压。VCO接收前馈路径调制信号，并产生响应于所述控制电压而振荡的压控振荡频率信号。
分频控制信号可以是数字信号。前馈路径调制信号可以是数字信号。VCO可同时执行模拟反馈路径调谐和数字前馈路径调谐。压控振荡频率信号的频率分辨率可由模拟PLL控制。调制数据的频率分辨率可由第二SDM控制。
在本发明的示例性实施例中，一种两点调制的方法包括：基于信道数据和调制数据提供分频控制信号；基于调制数据提供前馈路径调制信号；基于分频控制信号和前馈路径调制信号产生跟随参考频率信号的压控振荡频率信号。
可通过下面的步骤产生压控振荡频率信号：基于分频控制信号对压控振荡频率信号进行分频；检测参考频率信号和分频的压控振荡频率信号之间的相位/频率差；基于检测的相位/频率差产生电流信号；对所述电流信号进行低通滤波以提供控制电压；接收前馈路径调制信号以产生响应于所述控制电压而振荡的压控振荡频率信号。
分频控制信号和前馈路径调制信号可以是数字信号。可基于同时执行的模拟反馈路径调谐和数字前馈路径调谐产生压控振荡频率信号。
压控振荡频率信号的频率分辨率可通过产生压控振荡频率信号来控制。调制数据的频率分辨率可通过提供前馈路径调制信号来控制。
在本发明的示例性实施例中，一种两点调制电路包括第一SDM、第二SDM、模拟PLL和VCO增益控制单元。第一SDM基于信道数据和调制数据提供分频控制信号。第二SDM基于调制数据和VCO增益控制信号提供前馈路径调制信号。模拟PLL接收分频控制信号和前馈路径调制信号，产生跟随参考频率信号的压控振荡频率信号。VCO增益控制单元基于参考频率信号和压控振荡频率信号提供VCO增益控制信号。分频控制信号、前馈路径调制信号和VCO增益控制信号可以是数字信号。
在本发明的示例性实施例中，一种基于两点调制的收发机包括第一SDM、第二SDM、模拟PLL、频率合成器、解调器和倍频器。第一SDM基于信道数据和调制数据提供分频控制信号。第二SDM基于调制数据提供前馈路径调制信号。模拟PLL接收分频控制信号和前馈路径调制信号，并产生跟随从参考频率生成器提供的参考频率信号的压控振荡频率信号。频率合成器下变换压控振荡频率信号以提供中频信号。解调器对中频信号解调并提供解调信号。倍频器对参考频率信号进行倍频，并将倍频后的参考频率信号提供给频率合成器。
附图说明
图1是示出传统两点调制器的框图。
图2是示出根据本发明示例性实施例的两点调制装置的框图。
图3是示出图2中的第二sigma-delta调制器的电路图。
图4是示出根据本发明示例性实施例的两点调制方法的流程图。
图5是示出产生图4中的压控振荡频率信号的处理的流程图。
图6是示出根据本发明示例性实施例的两点调制电路的框图。
图7是示出根据本发明示例性实施例的基于两点调制的收发机的框图。
具体实施方式
现在将参照附图更充分地描述本发明的示例性实施例。然而，本发明可以按照许多不同的形式来实现，不应该被解释为限于这里阐述的示例性实施例。贯穿本申请，相同的标号表示相同的元件。
应该理解，当提到某一元件与另一元件“连接”或“连在一起”时，该元件可以直接与所述另一元件连接或连在一起，或者可存在介于这两者之间的元件。
图2是示出根据本发明示例性实施例的两点调制装置的框图。参照图2，两点调制装置100包括第一SDM 110、第二SDM 120和模拟PLL 130。第一SDM 110接收信道数据和调制数据以提供分频控制信号。结合信道数据和调制数据的加法器115可包括在第一SDM 110中。第二SDM 120接收调制数据以提供前馈路径调制信号。分频控制信号和前馈路径调制信号可以是数字信号。
模拟PLL 130可包括分频器140、PFD 150、电荷泵160、环路滤波器170和VCO 180。分频器140响应于来自第一SDM 110的分频控制信号对从VCO180提供的压控振荡频率信号Fout进行分频，并将分频的压控振荡频率信号Fout提供给PFD 150。PFD 150接收参考频率信号Fref和分频的压控振荡频率信号Fout，并检测参考频率信号Fref和分频的压控振荡频率信号Fout之间的相位/频率差。电荷泵160根据PFD 150的输出信号产生用于对环路滤波器170充电或放电的电流信号。环路滤波器170对电荷泵160的输出信号执行低通滤波。VCO 180接收前馈路径调制信号，并产生响应于环路滤波器170的输出信号而振荡的压控振荡频率信号Fout。VCO可同时执行模拟调谐和数字调谐。可基于从环路滤波器170提供的输出信号来执行模拟调谐，可基于从第二SDM 120提供的前馈路径调制信号来执行数字调谐。载波频率的频率分辨率可由模拟PLL 130控制，调制数据的频率分辨率可由具有相对宽的裕量的前馈调制信号控制。
当反馈路径和前馈路径被结合时，可使用相对小的芯片大小来实现两点调制装置100，而且系统特性的降低较小。此外，如果包括第二SDM 120的前馈路径被失活(deactivate)，那么两点调制装置100可用作接收机中的频率合成器。
图3是示出图2中的第二SDM的电路图。如图3所示，可用四阶3比特调制器实现第二SDM 120。参照图3，第二SDM 120包括第一sigma-delta调制单元210至第四sigma-delta调制单元240、量化器250和控制信号生成器260。第一sigma-delta调制单元包括加法器214、累加器216和反馈系数提供器218。第二sigma-delta调制单元220、第三sigma-delta调制单元230和第四sigma-delta调制单元240分别包括加法器224、累加器226、反馈系数提供器228和加权系数提供器222，加法器234、累加器236、反馈系数提供器238和加权系数提供器232，加法器244、累加器246、反馈系数提供器248和加权系数提供器242。sigma-delta调制单元210、220、230和240基于多比特(例如，3比特)调制数据和反馈系数(b1、b2、b3和b4)执行sigma-delta调制。量化器250量化第四sigma-delta调制单元240的输出信号，并将量化的信号提供给控制信号生成器260。控制信号生成器260生成被反馈回分别包括在sigma-delta调制单元210、220、230和240中的反馈系数提供器218、228、238和248的控制信号。
图4是示出根据本发明示例性实施例的两点调制方法的流程图。参照图4，在该两点调制方法中，基于信道数据和调制数据提供分频控制信号(步骤S510)。基于调制数据提供前馈路径调制信号(步骤S520)。可在步骤S520中控制调制数据的频率分辨率。分频控制信号和前馈路径调制信号可以是数字信号。基于分频控制信号和前馈路径调制信号产生跟随参考频率信号的压控振荡频率信号(步骤S530)。可在步骤S530中控制压控振荡频率信号的频率分辨率。
图5是示出产生图4所示的压控振荡频率信号的过程的流程图。参照图5，可通过下面的步骤产生压控振荡频率信号。基于分频控制信号对压控振荡频率信号进行分频(步骤S610)。检测参考频率信号和分频的压控振荡频率信号之间的相位/频率差(步骤S620)。基于检测的相位/频率差产生电流信号(步骤S630)。对该电流信号进行低通滤波以提供控制电压(步骤S640)。接收前馈路径调制信号，并产生响应于所述控制电压而振荡的压控振荡频率信号(步骤S650)。
可通过使用图2和图3中的两点调制装置来执行参照图4和图5所述的操作。
图6是示出根据本发明示例性实施例的两点调制电路的框图。参照图6，两点调制电路600包括第一SDM 710、第二SDM 720、模拟PLL 730和VCO增益控制单元740。模拟PLL包括分频器750、PFD 760、电荷泵770、环路滤波器780和VCO 790。
第一SDM 710接收结合的信道数据和调制数据，并将分频控制信号提供给分频器750。结合信道数据和调制数据的加法器715可包括在第一SDM 710中。分频控制信号可以是数字信号。
第二SDM 720接收结合的调制数据和作为VCO增益控制单元740的输出信号的VCO增益控制信号，并将前馈路径调制信号提供给VCO 790。结合调制数据和VCO增益控制信号的加法器725可包括在第二SDM 720中。前馈路径调制信号可以是数字信号。可通过使用数字编码来控制VCO 790的增益。VCO增益控制单元740接收参考频率信号Fref和压控振荡频率信号Fout，并将VCO增益控制信号提供给第二SDM 720。
图6中的分频器750、PFD 760、电荷泵770、环路滤波器780和VCO 790的操作基本上与图2中的分频器140、PFD 150、电荷泵160、环路滤波器170和VCO 180的操作相同。
图7是示出根据本发明示例性实施例的基于两点调制的收发机的框图。
参照图7，基于两点调制的收发机700包括发射机单元802和接收机单元804。发射机单元802包括第一SDM 810、第二SDM 820和模拟PLL 830。模拟PLL包括分频器832、PFD 833、电荷泵834、环路滤波器835和VCO 836。参考频率生成器837可以包括在发射机单元802中。参考频率生成器837生成参考频率。发射机单元802的操作和电路结构类似于图2中的两点调制装置的操作和电路结构。
接收机单元804包括频率合成器850、解调器860、倍频器870和后置处理器880。频率合成器850下变换压控振荡频率信号以提供中频信号。解调器860对中频信号解调以将解调信号(即，解调的中频信号)提供给后置处理器880。后置处理器880将解调信号处理为基带信号。倍频器870将参考频率信号与预定因子M相乘，并将相乘后的参考频率信号提供给频率合成器850。
尽管详细描述了本发明的示例性实施例，但是应该理解，在不脱离本发明的范围的情况下，可以对其进行各种改变、替换和变更。

Claims (22)

1.一种两点调制装置，包括：
第一sigma-delta调制器，被构造为基于信道数据和调制数据提供分频控制信号；
第二sigma-delta调制器，被构造为基于调制数据提供前馈路径调制信号；
模拟锁相环，接收分频控制信号和前馈路径调制信号，所述模拟锁相环被构造为产生跟随参考频率信号的压控振荡频率信号。
2.如权利要求1所述的两点调制装置，其中，模拟锁相环包括：
分频器，基于分频控制信号对压控振荡频率信号进行分频；
相位/频率检测器，检测参考频率信号和分频的压控振荡频率信号之间的相位/频率差；
电荷泵，基于检测的相位/频率差产生电流信号；
环路滤波器，对所述电流信号进行低通滤波以提供控制电压；
压控振荡器，接收前馈路径调制信号，所述压控振荡器被构造为产生响应于所述控制电压而振荡的压控振荡频率信号。
3.如权利要求1所述的两点调制装置，其中，分频控制信号是数字信号。
4.如权利要求1所述的两点调制装置，其中，前馈路径调制信号是数字信号。
5.如权利要求2所述的两点调制装置，其中，压控振荡器同时执行模拟反馈路径调谐和数字前馈路径调谐。
6.如权利要求5所述的两点调制装置，其中，压控振荡频率信号的频率分辨率由模拟锁相环控制。
7.如权利要求5所述的两点调制装置，其中，调制数据的频率分辨率由第二sigma-delta调制器控制。
8.一种两点调制方法，该方法包括：
基于信道数据和调制数据提供分频控制信号；
基于调制数据提供前馈路径调制信号；
基于分频控制信号和前馈路径调制信号产生跟随参考频率信号的压控振荡频率信号。
9.如权利要求8所述的方法，其中，产生压控振荡频率信号的步骤包括：
基于分频控制信号对压控振荡频率信号进行分频；
检测参考频率信号和分频的压控振荡频率信号之间的相位/频率差；
基于检测的相位/频率差产生电流信号；
对所述电流信号进行低通滤波以提供控制电压；
接收前馈路径调制信号以产生响应于所述控制电压而振荡的压控振荡频率信号。
10.如权利要求8所述的方法，其中，分频控制信号和前馈路径调制信号是数字信号。
11.如权利要求10所述的方法，其中，基于同时执行的模拟反馈路径调谐和数字前馈路径调谐产生压控振荡频率信号。
12.如权利要求11所述的方法，其中，压控振荡频率信号的频率分辨率通过产生压控振荡频率信号来控制。
13.如权利要求11所述的方法，其中，调制数据的频率分辨率通过提供前馈路径调制信号来控制。
14.一种两点调制电路，包括：
第一sigma-delta调制器，被构造为基于信道数据和调制数据提供分频控制信号；
第二sigma-delta调制器，被构造为基于调制数据和压控振荡器增益控制信号提供前馈路径调制信号；
模拟锁相环，接收分频控制信号和前馈路径调制信号，所述模拟锁相环被构造为产生跟随参考频率信号的压控振荡频率信号；
压控振荡器增益控制单元，被构造为基于参考频率信号和压控振荡频率信号提供压控振荡器增益控制信号。
15.如权利要求14所述的两点调制电路，其中，模拟锁相环包括：
分频器，基于分频控制信号对压控振荡频率信号进行分频；
相位/频率检测器，检测参考频率信号和分频的压控振荡频率信号之间的相位/频率差；
电荷泵，基于检测的相位/频率差产生电流信号；
环路滤波器，对所述电流信号进行低通滤波以提供控制电压；
压控振荡器，接收前馈路径调制信号，所述压控振荡器被构造为产生响应于控制电压而振荡的压控振荡频率信号。
16.如权利要求14所述的两点调制电路，其中，分频控制信号、前馈路径调制信号和压控振荡器增益控制信号是数字信号。
17.如权利要求16所述的两点调制电路，其中，压控振荡器同时执行模拟反馈路径调谐和数字前馈路径调谐。
18.如权利要求17所述的两点调制电路，其中，压控振荡频率信号的频率分辨率由模拟锁相环控制。
19.如权利要求17所述的两点调制电路，其中，调制数据的频率分辨率由第二sigma-delta调制器控制。
20.一种基于两点调制的收发机，包括：
第一sigma-delta调制器，被构造为基于信道数据和调制数据提供分频控制信号；
第二sigma-delta调制器，被构造为基于调制数据提供前馈路径调制信号；
模拟锁相环，接收分频控制信号和前馈路径调制信号，所述模拟锁相环被构造为产生跟随从参考频率生成器提供的参考频率信号的压控振荡频率信号；
频率合成器，下变换压控振荡频率信号以提供中频信号；
解调器，对中频信号解调以提供解调信号；
倍频器，对参考频率信号进行倍频，并将倍频后的参考频率信号提供给频率合成器。
21.如权利要求20所述的基于两点调制的收发机，其中，模拟锁相环包括：
分频器，基于分频控制信号对压控振荡频率信号进行分频；
相位/频率检测器，检测参考频率信号和分频的压控振荡频率信号之间的相位/频率差；
电荷泵，基于检测的相位/频率差产生电流信号；
环路滤波器，对所述电流信号进行低通滤波以提供控制电压；
压控振荡器，接收前馈路径调制信号，所述压控振荡器被构造为产生响应于所述控制电压而振荡的压控振荡频率信号。
22.如权利要求20所述的基于两点调制的收发机，其中，分频控制信号和前馈路径调制信号是数字信号。
CNA2007101535032A 2006-09-25 2007-09-20 两点调制装置和方法 Pending CN101154921A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060092634 2006-09-25
KR1020060092634A KR20080027975A (ko) 2006-09-25 2006-09-25 투-포인트 모듈레이션 장치 및 방법

Publications (1)

Publication Number Publication Date
CN101154921A true CN101154921A (zh) 2008-04-02

Family

ID=39224310

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101535032A Pending CN101154921A (zh) 2006-09-25 2007-09-20 两点调制装置和方法

Country Status (3)

Country Link
US (1) US20080074208A1 (zh)
KR (1) KR20080027975A (zh)
CN (1) CN101154921A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130702A (zh) * 2010-01-20 2011-07-20 北京迅光达通信技术有限公司 数字多信道无线收发信机
CN101826859B (zh) * 2009-03-02 2012-02-29 联发科技股份有限公司 信号源装置及用以产生输出信号的信号源装置
CN103001631A (zh) * 2011-09-16 2013-03-27 英飞凌科技奥地利有限公司 小数n锁相环路
CN105656482B (zh) * 2014-12-02 2019-01-04 联发科技股份有限公司 频率合成器和频率合成方法
CN105577176B (zh) * 2014-11-05 2019-01-08 联发科技股份有限公司 调变电路及其操作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2665841C (en) 2006-10-09 2016-04-05 Charleston Laboratories, Inc. Pharmaceutical compositions
JP5714910B2 (ja) 2008-01-09 2015-05-07 チャールストン ラボラトリーズ，インコーポレイテッド 薬学的組成物
WO2010094171A1 (en) * 2009-02-17 2010-08-26 Huawei Technologies Co., Ltd. Method and apparatus for generating a carrier frequency signal
CA2767576C (en) 2009-07-08 2020-03-10 Charleston Laboratories Inc. Pharmaceutical compositions comprising an antiemetic and an opioid analgesic
US8228431B2 (en) * 2009-08-31 2012-07-24 Silicon Laboratories Inc. Digital phase lock loop configurable as a frequency estimator
US8514118B2 (en) * 2011-09-23 2013-08-20 Silicon Laboratories Inc. Sigma-delta modulation with reduction of spurs using a dither signal
US8952763B2 (en) * 2012-05-10 2015-02-10 Mediatek Inc. Frequency modulator having digitally-controlled oscillator with modulation tuning and phase-locked loop tuning
US10179109B2 (en) 2016-03-04 2019-01-15 Charleston Laboratories, Inc. Pharmaceutical compositions comprising 5HT receptor agonist and antiemetic particulates
CN115102543B (zh) * 2022-08-26 2023-01-03 天津七一二移动通信有限公司 一种高性能4fsk调制电路及实现方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844763B1 (en) * 2002-08-29 2005-01-18 Analog Devices, Inc. Wideband modulation summing network and method thereof
JP3852939B2 (ja) * 2003-08-22 2006-12-06 松下電器産業株式会社 広帯域変調ｐｌｌおよびその変調度調整方法
US7869541B2 (en) * 2006-11-17 2011-01-11 Broadcom Corporation Method and system for direct and polar modulation using a two input PLL

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826859B (zh) * 2009-03-02 2012-02-29 联发科技股份有限公司 信号源装置及用以产生输出信号的信号源装置
CN102130702A (zh) * 2010-01-20 2011-07-20 北京迅光达通信技术有限公司 数字多信道无线收发信机
CN103001631A (zh) * 2011-09-16 2013-03-27 英飞凌科技奥地利有限公司 小数n锁相环路
CN103001631B (zh) * 2011-09-16 2017-04-12 英飞凌科技奥地利有限公司 小数n锁相环路
CN105577176B (zh) * 2014-11-05 2019-01-08 联发科技股份有限公司 调变电路及其操作方法
CN105656482B (zh) * 2014-12-02 2019-01-04 联发科技股份有限公司 频率合成器和频率合成方法

Also Published As

Publication number Publication date
KR20080027975A (ko) 2008-03-31
US20080074208A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
CN101154921A (zh) 两点调制装置和方法
US7095819B2 (en) Direct modulation architecture for amplitude and phase modulated signals in multi-mode signal transmission
JP2001517013A (ja) 位相ロックループ変調器制御用のポストフィルタδς
AU3330399A (en) Phase detector
WO2003079548A1 (en) Direct automatic frequency control method and apparatus
US11804847B2 (en) Fractional frequency synthesis by sigma-delta modulating frequency of a reference clock
US7555073B2 (en) Automatic frequency control loop circuit
US7369001B2 (en) Frequency synthesizer having variable frequency resolution, and fractional-N frequency synthesizing method using sigma-delta modulation of frequency control pulses
US7974333B2 (en) Semiconductor apparatus and radio circuit apparatus using the same
US8391419B2 (en) Circuit for recovering an output clock from a source clock
US5936565A (en) Digitally controlled duty cycle integration
CN105024692A (zh) 具有双重锁相环的时钟产生电路
EP1557021A1 (en) Communication transmitter using offset phase-locked-loop
US7408418B2 (en) Phase locked loop circuit having reduced lock time
US7231196B2 (en) Method and apparatus for fractional-N synthesis
US7292107B2 (en) Modulation method and apparatus with adjustable divisors of the dividers in phase-locked loop
JP2009027685A (ja) Ｆｍステレオ送信機およびそのデジタル化された周波数変調ステレオ多重化回路
US11086353B2 (en) Fractional clock generator with low power and low noise
JP2012060603A (ja) 半導体集積回路および無線通信装置
US6163232A (en) Frequency/phase modulator using a digital synthesis circuit in a phase locked loop
JP5617237B2 (ja) Ｐｌｌ回路および通信装置
CN107026615B (zh) 一种两点调制电路及其工作方法
JPH11234128A (ja) 発振回路方式、変調方式、復調方式および多値ｑａｍ変復調システム
JP4618554B2 (ja) Ｆｓｋ変調装置及びそれを備えた無線通信装置
WO2020148517A1 (en) Phase-locked loop circuitry

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20080402