CN107294532B - 防死锁电路系统和方法 - Google Patents

防死锁电路系统和方法 Download PDF

Info

Publication number
CN107294532B
CN107294532B CN201710480456.6A CN201710480456A CN107294532B CN 107294532 B CN107294532 B CN 107294532B CN 201710480456 A CN201710480456 A CN 201710480456A CN 107294532 B CN107294532 B CN 107294532B
Authority
CN
China
Prior art keywords
frequency divider
signal
frequency
deadlock
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710480456.6A
Other languages
English (en)
Other versions
CN107294532A (zh
Inventor
王晓光
周永奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhaoxin Semiconductor Co Ltd
Original Assignee
Shanghai Zhaoxin Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Zhaoxin Integrated Circuit Co Ltd filed Critical Shanghai Zhaoxin Integrated Circuit Co Ltd
Priority to CN201710480456.6A priority Critical patent/CN107294532B/zh
Publication of CN107294532A publication Critical patent/CN107294532A/zh
Application granted granted Critical
Publication of CN107294532B publication Critical patent/CN107294532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/14—Preventing false-lock or pseudo-lock of the PLL

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供了一种防死锁电路系统和方法。防死锁电路系统中包括第一分频器、第二分频器、差异积分调制器以及检测电路。上述第一分频器产生第一分频时钟信号。上述第二分频器产生第二分频时钟信号。上述差异积分调制器耦接上述第一分频器，以及输出输出信号。上述检测电路耦接至上述差异积分调制器和上述第二分频器，且上述检测电路接收上述输出信号，并根据上述输出信号产生控制信号，以决定是否致能上述第二分频器。

Description

防死锁电路系统和方法
技术领域
本发明说明书主要涉及锁相回路电路技术，特别涉及藉由检测电路根据差异积分调制器的输出信号产生控制信号，使得差异积分调制器和分频器的回路不发生死锁的情况。
背景技术
锁相回路(phase locked loop，PLL)电路是一种反馈控制系统，且其普遍的使用在集成电路以及电子装置中。锁相回路主要功能是改变压控振荡器的振荡频率，使反馈信号去追踪参考信号的相位，以使得反馈信号能够和参考信号达成频率和相位的同步。
图1是显示传统的锁相回路电路100的方块图。如图1所示，传统的锁相回路电路100中可包括了鉴频鉴相器(Phase Frequency Detector，PFD)110、电荷泵(Charge Pump，CP)120、环路滤波器(Loop Filter，LF)130、压控振荡器(Voltage Control Oscillator，VCO)140、差异积分调制器(Delta-Sigma Modulator，DSM)150以及整数分频器(FrequencyDivider)160。
如图1所示，传统的锁相回路包括差异积分调制器150。差异积分调制器150的作用是以极高的速率进行采样，输出数值不停变化的信号，以该信号作为整数分频器160的分频比输入信号，且以整数分频器160输出的反馈时钟信号FBCLK作为差异积分调制器150的输入时钟信号(clock)。
然而，当某些情况下，例如差异积分调制器150输出的信号为0，即差异积分调制器150输出的信号每一位都是0，此时整数分频器160输出的反馈时钟信号FBCLK不能发生翻转。因此，也就导致没有有效时钟信号驱使差异积分调制器150更新数据，形成死循环，导致差异积分调制器150和整数分频器160的回路陷入死锁状态。
发明内容
有鉴于上述现有技术的问题，本发明提供了藉由一检测电路根据差异积分调制器的输出信号产生控制信号，使得差异积分调制器和分频器的回路不至于发生死锁的情况的防死锁电路系统和防死锁方法。
根据本发明的一实施例提供了一种防死锁电路系统。上述防死锁电路系统中包括第一分频器、第二分频器、差异积分调制器以及检测电路。上述第一分频器产生第一分频时钟信号。上述第二分频器产生第二分频时钟信号。上述差异积分调制器耦接上述第一分频器，以及输出输出信号。上述检测电路耦接至上述差异积分调制器和上述第二分频器，且上述检测电路接收上述输出信号，并根据上述输出信号产生控制信号，以决定是否致能上述第二分频器。
根据本发明一些实施例，当上述控制信号是第一标志值时，上述第二分频器被致能，且上述第二分频器产生上述第二分频时钟信号。
根据本发明一些实施例，防死锁电路系统还包括多路选择器。多路选择器耦接至上述第一分频器、上述第二分频器和上述检测电路，且上述多路选择器接收上述控制信号，并根据上述控制信号选择输出上述第一分频时钟信号或上述第二分频时钟信号。
根据本发明一些实施例，当上述控制信号是上述第一标志值，上述多路选择器输出上述第二分频时钟信号。当上述控制信号是第二标志值，上述第二分频器被失能，且上述多路选择器输出上述第一分频时钟信号。
根据本发明的一实施例提供了一种防死锁方法。上述防死锁方法适用于防死锁电路系统。上述防死锁方法的步骤包括，藉由差异积分调制器产生输出信号；藉由检测电路接收上述输出信号；藉由上述检测电路根据上述输出信号，产生控制信号，以决定输出第一分频器的第一分频时钟信号或第二分频器的第二分频时钟信号。
关于本发明其他附加的特征与优点，本领域技术人员在不脱离本发明的精神和范围内，当可根据本申请实施方法中所公开的系统和方法，做些许的更动与润饰而得到。
附图说明
图1是显示已知技术的一锁相回路电路系统100的方块图。
图2是显示根据本发明的一实施例所述的防死锁电路系统200的方块图。
图3是显示根据本发明的一实施例所述的防死锁模块的方块图。
图4是显示根据本发明的一实施例所述的检测电路310的示意图。
图5是显示根据本发明的一实施例所述的第二分频器320的示意图。
图6是显示根据本发明的另一实施例所述的防死锁电路系统600的方块图。
图7是显示根据本发明的一实施例所述的防死锁模块的方块图。
图8是显示根据本发明一实施例所述的防死锁方法800的流程图。
图9是显示根据本发明一实施例所述的防死锁方法900的流程图。
具体实施方式
本章节所叙述的是实施本发明的最佳方式，目的在于说明本发明的精神而非用以限定本发明的保护范围，本发明的保护范围当视所附权利要求书界定范围为准。
图2是显示根据本发明的一实施例所述的防死锁(anti-deadlock)电路系统200的方块图。防死锁电路系统200适用于锁相回路(Phase-locked loops，PLL)电路的架构。如图2所示，防死锁电路系统200中可包括了鉴频鉴相器(Phase Frequency Detector，PFD)210、电荷泵(Charge Pump，CP)220、环路滤波器(Loop Filter，LF)230、压控振荡器(VoltageControl Oscillator，VCO)240、差异积分调制器(Delta-Sigma Modulator，DSM)250、防死锁电路260以及第一分频器(Frequency Divider)270。第一分频器270可以是整数分频器。差异积分调制器250结合第一分频器270可实现小数分频器。注意的是，在图2中的方块图，仅为了方便说明本发明的实施例，但本发明并不以此为限。
防死锁电路系统200的鉴频鉴相器210、电荷泵220、环路滤波器230以及压控振荡器240的操作类似传统的锁相回路电路的架构，在本发明中就不再赘述。
根据本发明的一实施例，差异积分调制器250会产生输出信号D1，并将输出信号D1传送给第一分频器270以及防死锁电路260。第一分频器270接收到输出信号D1后，产生第一分频时钟信号FCLK，并将该第一分频时钟信号FCLK输出至防死锁电路260。防死锁电路260接收到输出信号D1判断是否会有死锁的状况产生，判断是否选用该第一分频时钟信号FCLK作为防死锁电路260的输出FBCLK。关于防死锁电路260下面将在图3中作更详细的说明。
图3是显示根据本发明的一实施例所述的防死锁模块的方块图。如图3所示，该防死锁模块包括了图2所述之差异积分调制器250、防死锁电路260以及第一分频器270。其中防死锁电路260又包括了检测电路310、第二分频器320以及多路选择器330。检测电路310耦接至差异积分调制器250、第二分频器320以及多路选择器330。多路选择器330耦接第一分频器270、第二分频器320和检测电路310。
差异积分调制器250会输出信号D1至第一分频器270和检测电路310。第一分频器270接收到输出信号D1后，根据压控振荡器240输出的信号FVCO产生第一分频时钟信号FCLK，并将该第一分频时钟信号FCLK输出至防死锁电路260。检测电路310接收到输出信号D1后，根据输出信号D1判断是否将发生死锁的状况，从而产生控制信号S1并将该控制信号S1输出至多路选择器330。多路选择器330根据接收到的控制信号S1，选择第一分频器270所产生第一分频时钟信号FCLK，或第二分频器320所产生的第二分频时钟信号SCLK作为反馈时钟信号FBCLK。当控制信号S1为第一标志值，例如标志值flag＝1，多路选择器330会选择传送第二分频时钟信号SCLK。当控制信号S1为第二标志值，例如标志值flag＝0，多路选择器330会选择传送第一分频时钟信号FCLK。因此，如果检测电路检测到将发生死锁的状况，例如标志值flag＝1时，防死锁电路系统200使用第二分频器320所产生的第二分频时钟信号SCLK作为反馈时钟信号FBCLK，以避免死锁的状况发生。直到差异积分调制器250的输出信号D1恢复正常，防死锁电路系统200恢复使用第一分频器270所产生的第一分频时钟信号FCLK来作为反馈时钟信号FBCLK。
根据本发明的一实施例，当差异积分调制器250所传送的输出信号D1为0时，即死锁的状况将产生，检测电路310所产生的控制信号S1是第一标志值，例如：flag＝1。当差异积分调制器250所传送的输出信号D1不为0时，检测电路310所产生的控制信号S1会是一第二标志值，例如：flag＝0。在此实施例中，输出信号D1为0表示差异积分调制器250所有输出的位都为0，且输出信号D1不为0表示差异积分调制器250输出的位有一个不为0，以下将以图4来做说明。
图4是显示根据本发明的一实施例所述的图3中检测电路310的示意图。注意的是，图4所示检测电路310的示意图，仅是实现检测电路310的一实施例，但本发明并不以此为限。检测电路310也可是图4所示的电路的等效电路。此外，根据差异积分调制器250所输出的输出信号的长度，检测电路310也可包含其他元件。
如图4所示，检测电路310包含第一或门410、第二或门420、第三或门430、第四或门440、第五或门450、第六或门460、第七或门470以及反相器480。当差异积分调制器250输出的输出信号D1是8位的信号(DSM_OUT[7:0])时，第一或门410用以接收差异积分调制器250所输出的D1的第一位DSM_OUT[0]和第二位DSM_OUT[1]、第二或门420用以接收差异积分调制器250所输出的D1的第三位DSM_OUT[2]和第四位DSM_OUT[3]、第三或门430用以接收差异积分调制器250所输出的D1的第五位DSM_OUT[4]和第六位DSM_OUT[5]，以及第四或门440用以接收差异积分调制器250所输出的D1的第七位DSM_OUT[6]和第八位DSM_OUT[7]。第五或门450用以接收第一或门410和第二或门420的输出信号，且第六或门460用以接收第三或门430和第四或门440的输出信号。第七或门470用以接收第五或门450和第六或门460的输出信号。反相器480则接收第七或门470的输出信号，以产生控制信号S1。因此，当差异积分调制器250所输出的位信号都为0时，反相器480所输出的控制信号S1就会是第一标志值，例如标志值flag＝1。当差异积分调制器250所输出的位信号有一个不为0时，反相器480所输出的控制信号S1就会是第二标志值，例如标志值flag＝0。
根据本发明的实施例，检测电路310会将所产生的控制信号S1传送给第二分频器320和多路选择器330。当控制信号S1为第一标志值，例如标志值flag＝1时，第二分频器320会被致能。当控制信号S1为第二标志值，例如标志值flag＝0时，第二分频器320则会被失能。当第二分频器320被致能时，第二分频器320会产生第二分频时钟信号SCLK。
图5是显示根据本发明的一实施例所述的第二分频器320的示意图。如图5所示，第二分频器320要在被控制信号S1致能时实现8分频，该第二分频器320所包含的第一D型触发器510、第二D型触发器520以及第三D型触发器530，须自第一D型触发器510的CK端输入来自压控振荡器240的振荡信号FVCO，且每一D型触发器的D输入端连接到其QB输出端，依次串联，可在第二分频器320被控制信号S1致能，即每一D型触发器被控制信号S1致能时，自第三D型触发器530的Q输出端得到对振荡信号FVCO的8分频结果SCLK。
图5所示第二分频器320的示意图，是实现第二分频器320的一实施例，本发明并不以此为限。第二分频器320也可以是其他分频器，例如4分频器，16分频器等等。
图6是显示根据本发明的另一实施例所述的防死锁电路系统600的方块图。防死锁电路系统600适用于锁相回路电路的架构。如图6所示，防死锁电路系统600中包括了鉴频鉴相器610、电荷泵620、环路滤波器630、压控振荡器640、差异积分调制器650、防死锁电路660，以及整数分频器670。差异积分调制器650结合整数分频器670可实现小数分频器。注意的是，在图6中的方块图，仅是为了方便说明本发明的实施例，但本发明并不以此为限。
防死锁电路系统600的鉴频鉴相器610、电荷泵620、环路滤波器630以及压控振荡器640的操作类似传统的锁相回路电路的架构，在本发明中就不再赘述。
根据本发明的一实施例，差异积分调制器650产生输出信号D2，并将输出信号D2传送给防死锁电路660。防死锁电路660接收到输出信号D2后，会判断是否会有死锁的状况产生，以产生对应的控制信号S2。关于防死锁电路660以下将有更详细的说明。
图7是显示根据本发明的另一实施例所述的防死锁模块的方块图。如图7所示，该防死锁模块包括了图6所述的差异积分调制器650、防死锁电路660以及整数分频器670。其中防死锁电路660还包括检测电路710以及或门720。检测电路710耦接至差异积分调制器650以及或门720。或门720耦接至检测电路710、差异积分调制器650和整数分频器670。图7中的方块图，仅是为了方便说明本发明的实施例，本发明并不以此为限。
差异积分调制器650会输出信号D2至检测电路710，以及输出在输出信号D2的最低位DSM_OUT[0]至或门720。此外，差异积分调制器650会输出在输出信号D2中除了最低位以外的位即DSM_OUT[7:1]至整数分频器670。举例来说，如图7所示，若输出信号D2是8位的信号DSM_OUT[7:0]，最低位就是DSM_OUT[0]，输出信号D2中除了最低位以外的位就是DSM_OUT[7:1]。因此，差异积分调制器650会输出DSM_OUT[7:0]至检测电路710、输出DSM_OUT[0]至或门720以及输出DSM_OUT[7:1]至整数分频器670。
当差异积分调制器650所传送的输出信号D2为0时，DSM_OUT[7:0]所有位都为0，死锁的状况将产生，检测电路710所产生的控制信号S2会是一第一标志值，例如标志值flag＝1。当差异积分调制器650所传送的输出信号D2不为0，即DSM_OUT[7:0]至少有一位不为0时，检测电路710产生的控制信号S2是第二标志值，例如标志值flag＝0。或门720接收检测电路710产生的控制信号S2，以及差异积分调制器650产生的输出信号D2的最低位DSM_OUT[0]，并将控制信号S2和差异积分调制器650所产生的输出信号D2的最低位DSM_OUT[0]作或运算，并将运算结果传送给整数分频器670。
整数分频器670会根据输出信号D2中除了最低位以外的位，即DSM_OUT[7:1]，以及或门720的运算结果，在死锁的状况未发生时进行正常分频操作，或即将陷于死锁的状况时进行1分频操作，即整数分频器670直接将压控振荡器输出的振荡信号作为其输出的反馈信号FBCLK。也就是说，当即将发生死锁的状况时，输入整数分频器670的信号为1，因此整数分频器670会进行1分频的操作，以防止死锁的状况产生。当差异积分调制器650的输出信号D2回复正常后，输入整数分频器670的信号为正常的信号D2，可以进行正常分频操作。
图8是显示根据本发明一实施例所述的防死锁方法800的流程图。图8的防死锁方法适用于一种防死锁电路系统。在步骤S810，防死锁电路系统藉由差异积分调制器产生输出信号。在步骤S820，防死锁电路系统藉由检测电路接收上述输出信号。在步骤S830，防死锁电路系统藉由检测电路根据上述输出信号，产生控制信号，以决定输出第一分频器的第一分频时钟信号或第二分频器的第二分频时钟信号。
根据本发明一实施例，步骤S830还包括，当上述控制信号是第一标志值时，致能上述第二分频器，且产生上述第二分频时钟信号。当上述控制信号是第二标志值，失能上述第二分频器，以及藉由多路选择器输出上述第一分频时钟信号。
直到差异积分调制器的输出信号正常后，防死锁方法的步骤还包括，在防死锁电路系统中，恢复以第一分频器所产生的第一分频时钟信号作为反馈时钟信号FBCLK。
图9是显示根据本发明一实施例所述的防死锁方法900的流程图。图9的防死锁方法适用于另一种防死锁电路系统。在步骤S910，防死锁电路系统藉由差异积分调制器产生输出信号。在步骤920，防死锁电路系统藉由检测电路接收上述输出信号。在步骤930，防死锁电路系统藉由检测电路根据上述输出信号，产生控制信号，以决定整数分频器是未产生死锁的状况时进行正常分频操作，或将发生死锁时进行1分频操作。
在步骤S930中还包括，当死锁的状况未产生，藉由整数分频器进行正常分频操作。
在步骤S930中还包括，当死锁的状况将发生，藉由整数分频器进行1分频操作。直到差异积分调制器的输出信号正常后，在防死锁电路系统600中，恢复藉由整数分频器进行正常分频操作。
根据本发明实施例所提出的防死锁方法，可藉由防死锁电路来检测差异积分调制器和分频器的回路是否有死锁的状况将发生。当差异积分调制器的输出异常，有死锁状况将产生时，即可藉由防死锁电路防止检测差异积分调制器和分频器的回路发生死锁的状况。
本说明书中所提到的“一实施例”或“实施例”，表示与实施例有关的所述特定的特征、结构、或特性是包含根据本发明的至少一实施例中，但并不表示它们存在于每一个实施例中。因此，在本说明书中不同地方出现的“在一实施例中”或“在实施例中”词组并不必然表示本发明的相同实施例。
以上段落使用多种层面描述。显然的，本文的教示可以多种方式实现，而在范例中公开的任何特定架构或功能仅为一代表性的状况。根据本文的教示，本领域技术人员应理解在本文公开的各层面可独立实作或两种以上的层面可以合并实作。
虽然本发明已以优选实施例公开如上，然其并非用以限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附权利要求书界定范围为准。

Claims (8)

1.一种防死锁电路系统：包括：
第一分频器，产生第一分频时钟信号；
第二分频器，产生第二分频时钟信号；
差异积分调制器，耦接上述第一分频器，以及产生输出信号；以及
检测电路，耦接至上述差异积分调制器和上述第二分频器，且上述检测电路接收上述输出信号，并根据上述输出信号判断是否将发生死锁的状况而产生控制信号，该控制信号用于决定是否致能上述第二分频器，
当判断将发生死锁的状况时，上述控制信号是第一标志值，上述第二分频器被致能，且上述第二分频器产生上述第二分频时钟信号。
2.如权利要求1所述的防死锁电路系统，还包括：
多路选择器，耦接至上述第一分频器、上述第二分频器和上述检测电路，且上述多路选择器接收上述控制信号，上述多路选择器输出上述第二分频时钟信号，并根据上述控制信号选择输出上述第一分频时钟信号或上述第二分频时钟信号。
3.如权利要求2所述的防死锁电路系统，其中当上述控制信号是第二标志值，上述第二分频器被失能，且上述多路选择器输出上述第一分频时钟信号。
4.如权利要求1所述的防死锁电路系统，其中当上述差异积分调制器的输出信号为0时，上述控制信号是上述第一标志值；以及
当上述差异积分调制器的输出信号不为0时，上述控制信号是第二标志值。
5.一种防死锁方法：包括：
藉由差异积分调制器输出输出信号；
藉由检测电路接收上述输出信号；以及
藉由上述检测电路根据上述输出信号判断是否将发生死锁的状况而产生控制信号，该控制信号用于决定输出第一分频器的第一分频时钟信号或第二分频器的第二分频时钟信号，
当判断将发生死锁的状况时，上述控制信号是第一标志值，致能上述第二分频器，该第二分频器产生上述第二分频时钟信号。
6.如权利要求5所述的防死锁方法，还包括：
藉由多路选择器接收上述控制信号，并根据上述控制信号决定输出上述第一分频时钟信号或上述第二分频时钟信号。
7.如权利要求6所述的防死锁方法，还包括：
当上述控制信号是上述第一标志值时，藉由上述多路选择器输出上述第二分频时钟信号；以及
当上述控制信号是第二标志值，失能上述第二分频器，藉由上述多路选择器输出上述第一分频时钟信号。
8.如权利要求5所述的防死锁方法，其中当上述输出信号为0时，上述控制信号是上述第一标志值；以及
当上述输出信号不为0时，上述控制信号是第二标志值。
CN201710480456.6A 2017-06-22 2017-06-22 防死锁电路系统和方法 Active CN107294532B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710480456.6A CN107294532B (zh) 2017-06-22 2017-06-22 防死锁电路系统和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710480456.6A CN107294532B (zh) 2017-06-22 2017-06-22 防死锁电路系统和方法

Publications (2)

Publication Number Publication Date
CN107294532A CN107294532A (zh) 2017-10-24
CN107294532B true CN107294532B (zh) 2020-09-11

Family

ID=60097959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710480456.6A Active CN107294532B (zh) 2017-06-22 2017-06-22 防死锁电路系统和方法

Country Status (1)

Country Link
CN (1) CN107294532B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739556B (zh) * 2020-08-19 2021-09-11 瑞昱半導體股份有限公司 時脈死結檢測系統、方法以及非暫態電腦可讀取媒體

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4504580B2 (ja) * 2001-02-20 2010-07-14 ルネサスエレクトロニクス株式会社 逓倍ｐｌｌ回路
KR100652390B1 (ko) * 2004-12-11 2006-12-01 삼성전자주식회사 데드락 방지회로를 구비하는 위상동기 루프 회로 및 이의데드락 방지방법
CN101577544B (zh) * 2009-06-15 2012-09-26 华亚微电子（上海）有限公司 具有崩溃保护机制的锁相环
US8339165B2 (en) * 2009-12-07 2012-12-25 Qualcomm Incorporated Configurable digital-analog phase locked loop
US8981822B2 (en) * 2012-09-14 2015-03-17 Intel Corporation High speed dual modulus divider

Also Published As

Publication number Publication date
CN107294532A (zh) 2017-10-24

Similar Documents

Publication Publication Date Title
US8791734B1 (en) Cascaded PLL for reducing low-frequency drift in holdover mode
US6683930B1 (en) Digital phase/frequency detector, and clock generator and data recovery PLL containing the same
US6310521B1 (en) Reference-free clock generation and data recovery PLL
US6307413B1 (en) Reference-free clock generator and data recovery PLL
US6133797A (en) Self calibrating VCO correction circuit and method of operation
US20020136342A1 (en) Sample and hold type fractional-N frequency synthesezer
US6075416A (en) Method, architecture and circuit for half-rate clock and/or data recovery
US6483361B1 (en) Lock detector for determining phase lock condition in PLL on a period-by-period basis according to desired phase error
US6738922B1 (en) Clock recovery unit which uses a detected frequency difference signal to help establish phase lock between a transmitted data signal and a recovered clock signal
US6150889A (en) Circuit and method for minimizing recovery time
US7973606B2 (en) Fractional-N frequency synthesizer and method thereof
US8283984B2 (en) Method and apparatus of phase locking for reducing clock jitter due to charge leakage
US8575966B2 (en) Method of operating phase-lock assistant circuitry
JP2000151396A (ja) 周波数ステアリングを伴う位相検出器
EP1371167B1 (en) Fractional-n frequency synthesizer with fractional compensation method
US20070285082A1 (en) Lock Detecting Circuit, Lock Detecting Method
US7310009B2 (en) Phase locked loop circuit having deadlock protection circuit and methods of operating same
US6456165B1 (en) Phase error control for phase-locked loops
US7352837B2 (en) Digital phase-locked loop
US7598816B2 (en) Phase lock loop circuit with delaying phase frequency comparson output signals
CN107294532B (zh) 防死锁电路系统和方法
CN114244350A (zh) 加速充电帮浦及锁相回路以及其操作方法
US8258833B2 (en) Phase locked loop circuits
US7230461B1 (en) Retiming circuits for phase-locked loops
US7574185B2 (en) Method and apparatus for generating a phase-locked output signal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee after: Shanghai Zhaoxin Semiconductor Co.,Ltd.

Address before: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Shanghai 201203

Patentee before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.

CP03 Change of name, title or address