CN103986464B - 一种锁相环环路参数自校准装置及方法 - Google Patents

Abstract

本发明公开了一种锁相环环路参数自校准装置及方法，该装置包括依次连接的鉴频鉴相器、电荷泵和环路滤波器，与所述鉴频鉴相器具有公共的参考信号Fref输入端、且连接至环路滤波器的环路参数校正模块，以及与所述环路滤波器的输出端连接、且经主分频器后反馈输入至鉴频鉴相器的反馈输入端的主分频器。本发明所述锁相环环路参数自校准装置及方法，可以克服现有技术中芯片面积大、制作成本高和温度补偿效果差等缺陷，以实现芯片面积小、制作成本低和温度补偿效果好的优点。

Description

一种锁相环环路参数自校准装置及方法

技术领域

本发明涉及半导体集成电路技术领域，具体地，涉及一种锁相环环路参数自校准装置及方法。

背景技术

无线通信技术随着个人消费类移动终端市场的迅速发展得到了极为广泛的应用。为了可靠有效的传输信息，需要对原始数据进行调制，在无线通信技术中，针对数字信号的传输，在收发器或发射器结构中，数字基带对发射数据进行处理，通过基带数字调制器输出的调制信号对VCO或分频器产生的射频载波信号进行幅度、频率或者相移键控调制，调制后的信号经过功率放大器输出片外经过天线进行发射，完成数字信号的无线传输。

而锁相环则是提供载波信号的模块，无论在发射端和接收端，载波必不可少，而载波一般须由锁相环提供。锁相环能提供准确的参考频率，而其中的环路滤波器是低通滤波器，主要用来滤除鉴频鉴相器(PFD)的高频分量，从而获得稳定的平均电压值控制振荡器的频率。现行工艺和技术允许整个锁相环集成在同一个芯片上，振荡器的输出相噪与滤波器的带宽有很大的关系，为了获得较低的相位噪声，通常环路滤波器的带宽需要取得较小，环路滤波器中电阻电容值就比较大，增大了芯片的面积和成本；另外一个方面，在集成电路设计中，一个很重要的问题是工艺偏差、电压波动、环境温度(PVT)等因素会对电路性能和一致性造成较大影响，因此从设计的角度出发，需要锁相环电路具有较强的鲁棒性以及抑制PVT等因素影响的校正电路，因为较大的电阻电容受到温度漂移、工艺偏差等因素的影响更大，信号通路的环路函数增益及幅度等表现出不一致性，需要从设计上解决这个问题，而现有公开的文献对温度补偿方式做了一些尝试，但效果受到较多限制。

在实现本发明的过程中，发明人发现现有技术中至少存在芯片面积大、制作成本高和温度补偿效果差等缺陷。

发明内容

本发明的目的在于，针对上述问题，提出一种锁相环环路参数自校准装置，以实现芯片面积小、制作成本低和温度补偿效果好的优点。

本发明的第二目的在于，提出一种锁相环环路参数自校准方法。

为实现上述目的，本发明采用的技术方案是：一种锁相环环路参数自校准装置，包括依次连接的鉴频鉴相器、电荷泵和环路滤波器，与所述鉴频鉴相器具有公共的参考信号Fref输入端、且连接至环路滤波器的环路参数校正模块，以及与所述环路滤波器的输出端连接、且经主分频器后反馈输入至鉴频鉴相器的反馈输入端的主分频器。

进一步地，所述环路滤波器，包括输入端与所述电荷泵连接、且并行设置在环路参数校正模块与地之间的多阶RC调整电路。

进一步地，所述多阶RC调整电路，具体为3阶RC调整电路；

所述3阶RC调整电路，包括2阶环路滤波器、环路选择开关S1、高阶RC附加电路，所述2阶环路滤波器包括第二电阻R2，第二电容C2，第三电容C3，所述高阶RC附加电路包括第一电阻R1，第一电容C1；其中：

所述第一电阻R1一端接滤波输入Vi，另一端接滤波输出Vo，第一电阻R1上并联环路选择开关S1，第一电阻R1一端连接第一电容C1的一端，第一电容C1的另一端接地，第一电阻R1另一端分别连接第二电阻R2一端和第三电容C3一端，第二电阻R2另一端连接第二电容C2一端，第二电容C2另一端和第三电容C3另一端接地。所述第一电阻R1，第二电阻R2，第一电容C1，第二电容C2，第三电容C3的大小均由参数调整逻辑电路输出的控制信号控制；

当环路选择开关S1关闭时，第二电阻R2、第一至第三电容C1-C3共同组成了基本2阶环路滤波器，第一电容C1与第三电容C3合起来相当于滤波电容；

当环路选择开关S1打开时，第一电阻R1、第二电阻R2、第一至第三电容C1-C3则组成了一个3阶环路滤波器，由于每个元件即第一电阻R1、第二电阻R2、第一至第三电容C1-C3均是受参数调整逻辑电路输出的控制。

进一步地，所述环路参数校正模块，包括与所述鉴频鉴相器具有公共的参考信号Fref输入端的从分频器，以及分别与所述从分频器连接、且相互连接的RC参考电路和参数调整逻辑电路；所述参数调整逻辑电路还与环路滤波器连接。

进一步地，所述RC参考电路，包括RC核心模块，与所述RC核心模块连接、且用于给RC核心模块提供电流源或者电压偏置的模块，以及分别与所述RC核心模块连接和用于给RC核心模块提供电流源或者电压偏置的模块连接、且用于供电的模块；所述用于供电的模块，包括LDO模块，或者DC-DC模块。

进一步地，所述鉴频鉴相器，包括频率源输出的Fref信号控制的D触发器、来自锁相环的主分频器输出的反馈信号控制的D触发器、与门、以及信号匹配和死区控制模块；

所述信号匹配和死区控制模块包括两个分别接在鉴频鉴相器两个互补输出UP和DN链路上的可变电容C1和可变电容C2，以及一个接在与门输出链路上的电容C3，控制字C1[h:0]、控制字C2[i:0]和控制字C3[j:0]分别控制可变电容C1、可变电容C2以及电容C3的大小。

进一步地，所述电荷泵，具体为采用消除控制差分对引入失配的电荷泵。

进一步地，所述电荷泵，包括电荷泵本体，以及与所述电荷泵本体配合连接、且主要由晶体管PS1、NS1、PS2、NS2、PS3、NS3、PS4、NS4组成的控制差分对。

同时，本发明采用的另一技术方案是：一种与以上所述的锁相环环路参数自校准装置相匹配的锁相环环路参数自校准方法，主要包括：

a、提取RC参考电路中R和C的值；

b、基于提取的RC参考电路中R和C的值，对RC参考电路中R和C的值进行变化，求取RC参考电路中R和C的变化信息；

c、基于求取的RC参考电路中R和C的变化信息，判断提取所得RC参考电路中R和C的值是否满足预定条件：

若提取所得RC参考电路中R和C的值满足预定条件，则通过参数调整逻辑电路输出环路滤波器的控制字，结束当前环路的参数矫正；

若提取所得RC参考电路中R和C的值不满足预定条件，通过参数调整逻辑电路变化RC参考电路中R和C的控制字，并返回步骤b，继续当前环路的参数矫正。

本发明各实施例的锁相环环路参数自校准装置及方法，由于该装置包括依次连接的鉴频鉴相器、电荷泵和环路滤波器，与鉴频鉴相器具有公共的参考信号Fref输入端、且连接至环路滤波器的环路参数校正模块，以及与环路滤波器的输出端连接、且经主分频器后反馈输入至鉴频鉴相器的反馈输入端的主分频器；从而可以克服现有技术中芯片面积大、制作成本高和温度补偿效果差的缺陷，以实现芯片面积小、制作成本低和温度补偿效果好的优点。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：

图1为本发明锁相环环路参数自校准装置的工作原理框图；

图2为本发明中环路参数校正模块及环路滤波器的电路结构框图；

图3为本发明中鉴频鉴相器的结构框图；

图4为本发明中电荷泵的电路结构框图；

图5(a)为本发明实施例一中RC参考电路的结构示意图；

图5(b)为本发明实施例二中RC参考电路的结构示意图；

图5(c)为本发明实施例三中RC参考电路的结构示意图；

图6为本发明锁相环环路参数自校准方法的流程图。

结合附图，本发明实施例中附图标记如下：

101-频率源输出的Fref信号控制的D触发器；102-来自锁相的主分频器输出的反馈信号控制的D触发器；103-与门；11-鉴频鉴相器；12-电荷泵；13-环路滤波器；14-压控振荡器；15-主分频器；16-环路参数校正模块；161-RC参考电路；1611’、1611”、1611”’-RC核心模块；162-参数调整逻辑电路；1612’、1612”、1612”’-提供电流源或者电压偏置的模块；163-÷N分频器；1613’、1613”、1613”’-供电模块(LDO模块，或DC-DC模块)。

具体实施方式

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。

为了克服已有技术性能和结构上的局限，根据本发明实施例，如图1-图6所示，提供了一种锁相环环路参数自校准装置及方法。该锁相环环路参数自校准装置及方法，利用一个作为参考的系统时钟信号驱动环路参数校正模块16来调整环路滤波器13中的电阻值和电容值，以此达到校准锁相环环路参数的目的，从而消除因为制造工艺参数、供电电压、及温度的变化引起环路参数的变化，从而增强了锁相环环路稳定性，用于实现不易受环境温度、工艺偏差、电源电压变化(PVT)等因素影响的收发器或发射器芯片。

装置实施例

本实施例的锁相环环路参数自校准装置，包括鉴频鉴相器11、电荷泵12、一个环路滤波器13、一个压控振荡器14、一个主分频器15、以及环路参数校正模块16。它利用一个作为参考的系统时钟信号驱动环路参数校正模块16来调整环路滤波器13中的电阻值和电容值，以此达到校准锁相环环路参数的目的，从而消除因为制造工艺参数、供电电压、及温度的变化引起环路参数的变化，从而增强了锁相环环路稳定性。其校准精度决定于控制环路滤波器13中电阻和电容的控制字的比特数。

在上述实施例中，环路参数校正模块16包括RC参考电路161和参数调整逻辑电路162；环路滤波器13包括：第一电阻(R1)一端接滤波输入(Vi)，另一端接滤波输出(Vo)，第一电阻(R1)上并联环路选择开关(S1)，第一电阻(R1)一端连接第一电容(C1)的一端，第一电容(C1)的另一端接地，第一电阻(R1)另一端分别连接第二电阻(R2)一端和第三电容(C3)一端，第二电阻(R2)另一端连接第二电容(C2)一端，第二电容(C2)另一端和第三电容(C3)另一端接地；所述第一电阻(R1)，第二电阻(R2)，第一电容(C1)，第二电容(C2)，第三电容(C3)的大小均由参数调整逻辑电路162输出的控制信号控制；参数调整逻辑电路162根据RC参考电路161中R与C的乘积的倒数，由固定参考时钟信号来校准，调整RC参考电路中R与C的值，使得R与C的乘积的倒数满足一定的条件，然后再根据RC参考电路16中电阻R、电容C与环路滤波器13中电阻R1-R2、电容C1-C3的比例关系来调整环路滤波器13中的R1-R2、C1-C3的值，使得环路滤波器中的R1-R2，C1-C3仍然与RC参考电路16中电阻R、电容C满足一定的比例关系。RC参考电路161中的电阻、电容值与环路滤波器13中的R1-R2和C1-C3成固定的比例。

上述实施例的锁相环环路参数自校准装置，用一个固定的参考时钟信号作为校准依据，所述参数调整逻辑电路162根据RC参考电路161中R与C的乘积的倒数，由固定参考时钟信号来校准，调整RC参考电路中R与C的值，使得R与C的乘积的倒数满足一定的条件，然后再根据RC参考电路16中电阻R、电容C与环路滤波器13中电阻R1-R2、电容C1-C3的比例关系来调整环路滤波器13中的R1-R2、C1-C3的值，使得环路滤波器中的R1-R2，C1-C3仍然与RC参考电路16中电阻R、电容C满足一定的比例关系。参数调整逻辑电路162赋值用来输出环路滤波器13中电阻、电容值的控制字，不同的控制字代表不同的电阻电容值。

在上述实施例中，环路滤波器13包含了2阶环路滤波器、环路选择开关、高阶RC附加电路。当环路开关关闭时，R2，C1-C3共同组成了一个传统的二阶环路滤波器，C1与C3合起来相当于传统结构中的C1。当环路开关打开时，R1、R2、C1-C3则组成了一个3阶环路滤波器，由于每个元件(R1、R2、C1-C3)均是受参数调整逻辑电路162输出的控制，通过增加参数调整逻辑电路162输出的控制字的位数，可相应提高环路滤波器的环路参数可调整范围及调整区间，使得环路滤波器的环路参数与设定值的误差更小。环路滤波器13作为三阶结构，如果从输入到输出，与传统的三阶环路滤波器结构完全是倒置的。但是这两种输入输出倒置的结构得出的环路函数却是相同的，因为其中的元器件也是倒置的。

上述实施例的锁相环环路参数自校准装置，所采用的RC参考电路可以是包含了整个锁相环的集成电路单元中某一个部件，例如接收发送链路中的滤波器的一部分，也可以是单独的一个类似于RC振荡器电路，或者是专门用于调整环路参数的一个RC电路。

上述实施例的锁相环环路参数自校准装置，采用一种消除互补延迟及死区时间可控的鉴频鉴相器11，鉴频鉴相器11包括了一个频率源输出的Fref信号控制的D触发器101，一个来自锁相的主分频器输出的反馈信号控制的D触发器102，一个与门103，和一个信号匹配和死区控制模块14。信号匹配和死区控制模块14包括两个分别接在鉴频鉴相器两个互补输出UP和DN链路上的可变电容C1和C2，以及一个接在与门103输出链路上的电容C3。C1[h:0]，C2[i:0]，C3[j:0]分别控制C1，C2以及C3的大小。其精度决定于三个电容控制字比特数。可变电容C1和C2容值大小决定了鉴频鉴相器的两个互补输出UP和DN链路信号延迟匹配度，改变其控制字C1[h:0]、C2[i:0]可以获得最号的信号延迟匹配度，减小锁相环频带内杂散等。C3[j:0]控制的C3决定了鉴频鉴相器死区时间，通过设置合理的死区时间可以获得更小的锁相环频带内杂散，获得更好的性能。

上述实施例的锁相环环路参数自校准装置及方法，采用一种消除控制差分对引入失配的电荷泵12，增加了PS1、NS1、PS2、NS2、PS3、NS3、PS4、NS4等晶体管组成的控制差分对，可以有效消除因为PS5、NS5，PS6、NS6，两组控制差分对引入的失配。

上述实施例的锁相环环路参数自校准装置及方法，适用于低功耗高性能基于锁相环的频率合成器及无线收发机SoC中，其在整个锁相环中的位置和作用如图1所示。

图1是包含了本发明所提出的环路滤波器的整个锁相环的频率合成器框图，也是一个优选实例，其中包括了鉴频鉴相器11，电荷泵12，环路滤波器13，压控振荡器(VCO)14、可变频分频器15、环路参数校正模块16。按照环路中的顺序，参考时钟信号与VCO 14输出经过可变频分频器15的分频输出信号经过鉴频鉴相器11比较两者的相位差(频率差)，决定电荷泵12的对环路滤波器13是充电还是放电，当然这还由VCO 14的电压频率特性曲线所决定(通常选择正电压频率曲线特性，负电压频率特性曲线则相反)：如果参考时钟的频率高于分频输出信号的频率，或者参考时钟信号相位超前于分频输出信号的相位，那么鉴频鉴相器11和电荷泵12共同作用使得电荷泵12对环路滤波器13进行充电，以提高VCO 14振荡频率；如果参考时钟的频率低于分频输出信号的频率，或者参考时钟信号相位滞后于分频输出信号的相位，那么鉴频鉴相器11和电荷泵12共同作用使得电荷泵12对环路滤波器13进行放电，以降低VCO 14振荡频率；这样一直缩小参考分频信号和分频输出信号的频率差或相位差，直至两者频率和相位完全相同(相位差也可能是固定值，不为0)。

本发明采用一种消除互补延迟及死区时间可控的鉴频鉴相器11，鉴频鉴相器11包括了一个频率源输出的Fref信号控制的D触发器101，一个来自锁相的主分频器输出的反馈信号控制的D触发器102，一个与门103，和一个信号匹配和死区控制模块14。信号匹配和死区控制模块14包括两个分别接在鉴频鉴相器两个互补输出UP和DN链路上的可变电容C1和C2，以及一个接在与门103输出链路上的电容C3。C1[h:0]，C2[i:0]，C3[j:0]分别控制C1，C2以及C3的大小。其精度决定于三个电容控制字比特数。可变电容C1和C2容值大小决定了鉴频鉴相器的两个互补输出UP和DN链路信号延迟匹配度，改变其控制字C1[h:0]、C2[i:0]可以获得最号的信号延迟匹配度，减小锁相环频带内杂散等。C3[j:0]控制的C3决定了鉴频鉴相器死区时间，通过设置合理的死区时间可以获得更小的锁相环频带内杂散，获得更好的性能。

如图2所示，本发明包括了环路滤波器22和环路参数校正模块21。环路滤波器22包括一个2阶环路滤波器(第二电阻R2，第二电容C2，第三电容C3)、环路选择开关S1、高阶RC附加电路(第一电阻R1，第一电容C1)。其中，第一电阻R1一端接滤波输入Vi，另一端接滤波输出Vo，第一电阻R1上并联环路选择开关S1，第一电阻R1一端连接第一电容C1的一端，第一电容C1的另一端接地，第一电阻R1另一端分别连接第二电阻R2一端和第三电容C3一端，第二电阻R2另一端连接第二电容C2一端，第二电容C2另一端和第三电容C3另一端接地。所述第一电阻R1，第二电阻R2，第一电容C1，第二电容C2，第三电容C3的大小均由参数调整逻辑电路202输出的控制信号控制。

当环路选择开关S1关闭时，第二电阻R2、第一至第三电容C1-C3共同组成了一个传统的二阶环路滤波器，第一电容C1与第三电容C3合起来相当于传统结构中的一个滤波电容。当环路选择开关S1打开时，第一电阻R1、第二电阻R2、第一至第三电容C1-C3则组成了一个3阶环路滤波器，由于每个元件(R1、R2、C1-C3)均是受参数调整逻辑电路202输出的控制，那么环路滤波器22的环路参数可调整范围及调整区间可以非常精确，只要参数调整逻辑电路202输出的控制字的位数足够多。

本发明采用的环路参数校正模块21包括RC参考电路201，参数调整逻辑电路202和一个÷N分频器203。当然这个分频器是可以忽略的，因为在有些应用中，可以直接用锁相环的输入参考频率信号来代替÷N分频器203输出的时钟。用一个固定的参考时钟信号经过N倍分频后作为校准依据，参数调整逻辑电路202根据RC参考电路201中R与C的乘积的倒数，这个倒数可以看做是一个频率计，如果由固定参考时钟信号来计数，通过设置R与C的值，可以使固定参考时钟信号是R与C乘积的倒数的整数倍K倍，K可以任意设置，主要根据固定参考时钟信号频率和环路滤波器中需要的R1-R2，C1-C3的值决定。调整RC参考电路中R与C的值，使得固定参考时钟信号频率是R与C乘积的倒数的整数倍K倍，那么可以确定R、C的值不会随工艺、温度、电源电压的变化而变化。然后再根据RC参考电路201中电阻R、电容C与环路滤波器22中电阻R1-R2、电容C1-C3的比例关系来调整环路滤波器22中的R1-R2、C1-C3的值，使得环路滤波器中的R1-R2，C1-C3仍然与RC参考电路201中电阻R、电容C满足一定的比例关系。参数调整逻辑电路202赋值用来输出环路滤波器22中电阻、电容值的控制字，不同的控制字代表不同的电阻电容值。所述RC参考电路201可能是整个收发机中的一个模块，也可能是单独的一个模块，可集成于整个收发机的IC中。

本发明采用RC参考电路201结构和参数调整逻辑电路202来调整环路滤波器22的电阻电容值，以便于消除因为制造工艺参数、供电电压、及温度的变化引起环路参数的变化，从而增强了锁相环环路稳定性。

本发明作为三阶结构，如果从输入到输出，与传统的三阶环路滤波器结构完全是倒置的。但是这两种输入输出倒置的结构得出的环路函数却是相同的，只要其中的元器件也是倒置的。

本发明采用的RC参考电路可以是包含了整个锁相环的集成电路单元中某一个部件，例如接收发送链路中的滤波器的一部分，也可以是单独的一个类似于RC振荡器电路，或者是专门用于调整环路参数的一个RC电路。

下面结合具体RC参考电路161的实施例对本发明实施方式做进一步的说明。

实施例一

按照环路中的顺序，参考时钟信号与VCO14输出经过可变频分频器15的分频输出信号经过鉴频鉴相器11比较两者的相位差(频率差)，决定电荷泵12的对环路滤波器13是充电还是放电，当然这还由VCO14的电压频率特性曲线所决定(通常选择正电压频率曲线特性，负电压频率特性曲线则相反)：如果参考时钟的频率高于分频输出信号的频率，或者参考时钟信号相位超前于分频输出信号的相位，那么鉴频鉴相器11和电荷泵12共同作用使得电荷泵12对环路滤波器13进行充电，以提高VCO14振荡频率；如果参考时钟的频率低于分频输出信号的频率，或者参考时钟信号相位滞后于分频输出信号的相位，那么鉴频鉴相器11和电荷泵12共同作用使得电荷泵12对环路滤波器13进行放电，以降低VCO14振荡频率；这样一直缩小参考分频信号和分频输出信号的频率差或相位差，直至两者频率和相位完全相同(相位差也可能是固定值，不为0)。

因为工艺、供电电压、以及温度的变化，整个锁相环的环路参数发生了很大的变化，环路的稳定性难以得到保证。因此，在此锁定过程之前，必须有环路参数校正。在环路参数校正模块重要的模块是RC参考电路，如图5(a)所示，所述RC参考电路161’包括一个RC核心模块1611’，给RC核心模块提供电流源或者电压偏置的模块1612’，以及给这两个模块供电的模块1613’(它可能是个LDO，或者DC-DC模块)。这个RC参考电路161’中最核心的模块RC核心模块1611’，是一个滤波器(低通，或高通，或带通)中的一个部分，而这个滤波器可能是整个收发机中的一个模块，也可能是单独的一个模块，可集成于整个收发机的IC中。

环路参数校正流程如图6所示。首先系统给出一个启动信号，环路参数校正开始，RC参考电路161’和参数调整逻辑电路162工作，系统将从RC核心模块1611’中提取R以及C的值，再通过分别变化电阻R的值和电容C的值，使得固定参考时钟信号频率是R与C乘积的倒数的整数倍K倍。如果没有满足K倍比值关系，那么参数调整逻辑电路162将改变RC核心模块1611’中的电阻R电容C的控制字来改变R和C的值，直至满足预定条件为止。

下面将由根据RC核心模块1611’中的R、C值的控制字，以及RC核心模块中RC与环路滤波器中R1-R2，C1-C3的比例关系，设置环路滤波器13中R1、R2，C1-C3数值的控制字，使得环路滤波器13中的R，C与1611’中的R，C保持一定的比例，即一致的变化。

实施例二

如图5(b)所示，所述RC参考电路161”包括一个RC核心模块1611”，给RC核心模块提供电流源或者电压偏置的模块1612”，以及给这两个模块供电的模块1613”(可能是个LDO，或者DC-DC模块)。这个RC参考电路161”中最核心的模块RC核心模块1611”是一个RC振荡器中的一个部分，这RC振荡器的典型实施实例如图5(b)所示，通过设置不同宽长比的NMOS晶体管来使得两个晶体管的Vgs差在电阻R上产生一个基准电流，这个电流经过镜像电路镜像对C进行充电，输出信号的频率就与R和C的值密切相关，而这个振荡器可能是整个收发机中的一个模块，也可能是单独的一个模块，可集成于整个收发机的IC中。

环路参数校正流程如图6所示。首先系统给出一个启动信号，环路参数校正开始，RC参考电路161”和参数调整逻辑电路162工作，系统将从RC核心模块1611”中提取R以及C的值，其实就是振荡器其频率为1/RC。由固定参考时钟信号在振荡器的一个时钟周期内计数，如果计数值等于K，那么说明固定参考时钟信号频率是R与C乘积的倒数的整数倍K倍，也就满足了预定条件。如果没有满足K倍比值关系，那么参数调整逻辑电路162将改变RC核心模块1611”中的电阻R电容C的控制字来改变R和C的值，直至满足预定条件为止。

下面将由根据RC核心模块1611”中的R、C值的控制字，以及RC核心模块中RC与环路滤波器中R1-R2，C1-C3的比例关系，设置环路滤波器13中R1、R2，C1-C3数值的控制字，使得环路滤波器13中的R，C与1611”中的R，C保持一定的比例，即一致的变化。

实施例三

如图5(c)所示，所述RC参考电路161”’包括一个RC核心模块1611”’，一个给RC核心模块提供电流源或者电压偏置的模块1612”’，以及一个给这两个模块供电的模块1613”’(可能是个LDO，或者DC-DC模块)。RC核心模块1611”’是一个RC振荡器中的一个部分，这RC振荡器的典型实施实例如图5(c)所示，通过设置不同面积的NPN三极管来使得两个三极管的Vbe的差在电阻R上产生一个基准电流，这个电流经过镜像电路镜像对C进行充电，输出信号的频率就与R和C的值密切相关，而这个振荡器可能是整个收发机中的一个模块，也可能是单独的一个模块，可集成于整个收发机的IC中。环路参数校正流程同实施例二。

方法实施例

本实施例的锁相环环路参数自校准方法，主要包括：

a、提取RC参考电路中R和C的值；

b、基于提取的RC参考电路中R和C的值，对RC参考电路中R和C的值进行变化，求取RC参考电路中R和C的变化信息；

c、基于求取的RC参考电路中R和C的变化信息，判断提取所得RC参考电路中R和C的值是否满足预定条件：

若提取所得RC参考电路中R和C的值满足预定条件，则通过参数调整逻辑电路输出环路滤波器的控制字，结束当前环路的参数矫正；

若提取所得RC参考电路中R和C的值不满足预定条件，通过参数调整逻辑电路变化RC参考电路中R和C的控制字，并返回步骤b，继续当前环路的参数矫正。

综上所述，本发明上述各实施例的锁相环环路参数自校准装置及方法，至少可以达到的有益效果在于：

⑴采用RC参考电路(类似于RC振荡器的结构)用来作为环路滤波器参数调整的依据，来调整环路滤波器的电阻电容参数。参数调整逻辑电路根据固定参考时钟信号校准RC参考电路的结果，经过一系列的运算，得出了用来输出环路滤波器中电阻电容的值的控制字，不同的控制字代表不同的电阻电容值。这种校准结构相比于传统的结构简单而实用，而且是与锁相环工艺完全兼容，可集成在同一款芯片中，提高了集成度并降低了系统成本。

⑵所提出的校准电路(RC参考电路和参数调整逻辑电路)能够消除因为制造工艺参数、供电电压、及温度的变化引起环路参数的变化，从而增强锁相环环路稳定性，从而让环路滤波器的特性不受工艺偏差、温度漂移或电源波动等因素的影响。

⑶所提出的环路滤波器，相比于传统的结构，可实现2阶、3阶结构复用，仅通过一个选择开关即可实现，而且在作为2阶结构时，C1与C3容值相加作为滤波电容，有效地减小了环路滤波器在芯片上占用的面积。

⑷采用一种消除互补延迟及死区时间可控的鉴频鉴相器11，通过控制鉴频鉴相器两个互补输出UP和DN链路上的可变电容C1和C2，以及一个接在与门103输出链路上的电容C3，可以获得最号的信号延迟匹配度，减小锁相环频带内杂散等。

⑸采用一种消除控制差分对引入失配的电荷泵12，增加了PS1、NS1、PS2、NS2、PS3、NS3、PS4、NS4等晶体管组成的控制差分对，可以有效消除因为PS5、NS5，PS6、NS6，两组控制差分对引入的失配。

⑹本发明提出的具有自校准功能的锁相环包括环路滤波器和环路参数校正模块，适用于射频无线通信收发器、发射器、片上单芯片系统等，特别适用于CMOS工艺，BiCMOS工艺，也可集成于Bipolar工艺，SiGe、AsGa，InPGa等工艺。

最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种锁相环环路参数自校准装置，其特征在于，包括依次连接的鉴频鉴相器、电荷泵和环路滤波器，与所述鉴频鉴相器具有公共的参考信号Fref输入端、且连接至环路滤波器的环路参数校正模块，以及与所述环路滤波器的输出端连接、且经主分频器后反馈输入至鉴频鉴相器的反馈输入端的压控振荡器；

所述鉴频鉴相器，包括频率源输出的Fref信号控制的D触发器、来自锁相环的主分频器输出的反馈信号控制的D触发器、与门、以及信号匹配和死区控制模块；

所述信号匹配和死区控制模块包括两个分别接在鉴频鉴相器两个互补输出UP和DN链路上的可变电容C1和可变电容C2，以及一个接在与门输出链路上的电容C3，控制字C1[h:0]、控制字C2[i:0]和控制字C3[j:0]分别控制可变电容C1、可变电容C2以及电容C3的大小；

所述电荷泵，具体为采用消除控制差分对引入失配的电荷泵；

所述电荷泵，包括电荷泵本体，以及与所述电荷泵本体配合连接、且由晶体管PS1、NS1、PS2、NS2、PS3、NS4、PS4、NS4组成的控制差分对；其中所述电荷泵本体包括：晶体管P1-P8，N0-N8，PS5，NS5，PS6，NS6；

P1～P3，N0～N2组成了电流镜像，产生了N3～N8的栅极电压，从而决定了电荷泵放电电流的大小；

N3～N6，P4～P6同样组成了电流镜像，从而产生了P5～P8的栅极电压，从而决定了电荷泵充电电流的大小；

PS5和NS5，PS6和NS6分别为控制充电、放电通路的开关差分对，差分对的作用是消除PFD两路控制信号的失配；

PS1和NS1，PS2和NS2，PS3和NS3，PS4和NS4，作为PS5和NS5以及PS6和NS6的哑单元匹配，作用是消除因为充放电通路中引入控制差分对管而造成充放电电流的失配。

2.根据权利要求1所述的锁相环环路参数自校准装置，其特征在于，所述环路滤波器，包括输入端与所述电荷泵连接、且并行设置在环路参数校正模块与地之间的多阶RC调整电路。

3.根据权利要求2所述的锁相环环路参数自校准装置，其特征在于，所述多阶RC调整电路，具体为3阶RC调整电路；

所述3阶RC调整电路，包括2阶环路滤波器、环路选择开关S1、高阶RC附加电路，所述2阶环路滤波器包括第二电阻R2，第二电容C2，第三电容C3，所述高阶RC附加电路包括第一电阻R1，第一电容C1；其中：

所述第一电阻R1一端接滤波输入Vi，另一端接滤波输出Vo，第一电阻R1上并联环路选择开关S1，第一电阻R1一端连接第一电容C1的一端，第一电容C1的另一端接地，第一电阻R1另一端分别连接第二电阻R2一端和第三电容C3一端，第二电阻R2另一端连接第二电容C2一端，第二电容C2另一端和第三电容C3另一端接地，所述第一电阻R1，第二电阻R2，第一电容C1，第二电容C2，第三电容C3的大小均由参数调整逻辑电路输出的控制信号控制；

当环路选择开关S1关闭时，第二电阻R2、第一至第三电容C1-C3共同组成了2阶环路滤波器，第一电容C1与第三电容C3合起来相当于滤波电容；

当环路选择开关S1打开时，第一电阻R1、第二电阻R2、第一至第三电容C1-C3则组成了一个3阶环路滤波器，由于每个元件即第一电阻R1、第二电阻R2、第一至第三电容C1-C3均是受参数调整逻辑电路输出的控制。

4.根据权利要求1所述的锁相环环路参数自校准装置，其特征在于，所述环路参数校正模块，包括与所述鉴频鉴相器具有公共的参考信号Fref输入端的从分频器，以及分别与所述从分频器连接、且相互连接的RC参考电路和参数调整逻辑电路；所述参数调整逻辑电路还与环路滤波器连接。

5.根据权利要求4所述的锁相环环路参数自校准装置，其特征在于，所述RC参考电路，包括RC核心模块，与所述RC核心模块连接、且用于给RC核心模块提供电流源或者电压偏置的模块，以及分别与所述RC核心模块连接和用于给RC核心模块提供电流源或者电压偏置的模块连接、且用于供电的模块；所述用于供电的模块，包括LDO模块，或者DC-DC模块。

6.一种与权利要求4所述的锁相环环路参数自校准装置相匹配的锁相环环路参数自校准方法，其特征在于，主要包括：

a、提取RC参考电路中R和C的值；

b、基于提取的RC参考电路中R和C的值，对RC参考电路中R和C的值进行变化，求取RC参考电路中R和C的变化信息；

c、基于求取的RC参考电路中R和C的变化信息，判断提取所得RC参考电路中R和C的值是否满足预定条件：

若提取所得RC参考电路中R和C的值满足预定条件，则通过参数调整逻辑电路输出环路滤波器的控制字，结束当前环路的参数矫正；

若提取所得RC参考电路中R和C的值不满足预定条件，通过参数调整逻辑电路变化RC参考电路中R和C的控制字，并返回步骤b，继续当前环路的参数矫正。