CN107040257B - 锁相环带宽控制电路及方法 - Google Patents

锁相环带宽控制电路及方法 Download PDF

Info

Publication number
CN107040257B
CN107040257B CN201710160152.1A CN201710160152A CN107040257B CN 107040257 B CN107040257 B CN 107040257B CN 201710160152 A CN201710160152 A CN 201710160152A CN 107040257 B CN107040257 B CN 107040257B
Authority
CN
China
Prior art keywords
phase
frequency
vco
locked loop
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710160152.1A
Other languages
English (en)
Other versions
CN107040257A (zh
Inventor
刘瑞金
陈光胜
张旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Eastsoft Communication Technology Co Ltd
Original Assignee
Shanghai Eastsoft Microelectronics Co ltd
Qingdao Eastsoft Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Eastsoft Microelectronics Co ltd, Qingdao Eastsoft Communication Technology Co Ltd filed Critical Shanghai Eastsoft Microelectronics Co ltd
Priority to CN201710160152.1A priority Critical patent/CN107040257B/zh
Publication of CN107040257A publication Critical patent/CN107040257A/zh
Application granted granted Critical
Publication of CN107040257B publication Critical patent/CN107040257B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种锁相环带宽控制电路及方法，所述锁相环电路包括首尾依次耦接的鉴频鉴相器、电荷泵、环路滤波器、VCO单元以及分频器；所述控制电路包括：控制器以及VCO频率计，其中：VCO频率计，适于将检测到的VCO单元输出信号的频率发送至所述控制器；控制器，适于控制所述VCO单元的控制电压值处于预设电压范围内，将锁相环电路的VCO单元输出信号频率调整在以目标频率为中心频率的预设频率范围内；对锁相环电路的VCO单元输出信号频率以目标频率为基准频率进行调整；在以目标频率为基准频率进行调整后，分别获取所述VCO单元的控制电压，根据调整后的VCO单元的控制电压计算并重新设置锁相环电路的参数。上述方案能够提高对锁相环带宽的校准精度。

Description

锁相环带宽控制电路及方法
技术领域
本发明涉及锁相环电路领域，尤其涉及一种锁相环带宽控制电路及方法。
背景技术
锁相环路(Phase Locked Loop，PLL)是一种反馈控制电路，简称锁相环，可以利用外部输入的参考信号控制环路内部振荡信号的频率和相位。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，也即输出电压与输入电压的相位被锁住。锁相环通常由鉴相器(Phase Detector，PD)、环路滤波器(Loop Filter，LF)以及压控振荡器(Voltage Controlled Oscillator，VCO)三部分组成。
锁相环路频率合成器广泛应用于音频和视频处理系统、通信系统等处理系统。在现代通信技术中，发射机在发射数据时，通常通过调制锁相环来实现。在现有技术中，通常需要对锁相环的带宽进行校准。
然而，现有技术中，对锁相环的带宽进行校准的精度较低。
发明内容
本发明实施例解决的技术问题是如何提高锁相环带宽的校准精度。
为解决上述技术问题，本发明实施例提供一种锁相环带宽控制电路，适于校准锁相环电路，所述锁相环电路包括首尾依次耦接的鉴频鉴相器、电荷泵、环路滤波器、VCO单元以及分频器，所述锁相环带宽控制电路包括：控制器以及VCO频率计，其中：所述VCO频率计，与所述VCO单元的输出端耦接，适于检测所述锁相环电路的VCO单元输出信号频率，并将检测得到的所述VCO单元输出信号频率发送至所述控制器；所述控制器，与所述锁相环电路以及所述VCO频率计耦接，适于根据接收到的所述VCO频率计发送的所述锁相环电路的VCO单元输出信号频率，控制所述VCO单元的控制电压值处于预设电压范围内，并将所述锁相环电路的VCO单元输出信号频率调整在以目标频率为中心频率的预设频率范围内；在所述预设电压范围内，KVCO的变化率处于预设范围之内；对所述VCO单元输出信号频率以所述目标频率为基准频率进行调整，在所述锁相环电路锁定后，获取所述VCO单元的控制电压值；根据所述锁相环电路锁定后所述VCO单元的控制电压值，计算并重新设置所述锁相环电路的参数，所述锁相环电路的参数包括KVCO以及Icp；其中：KVCO为所述VCO单元的输出信号频率对应电压的变化率，Icp为所述电荷泵的输出电流。
可选的，所述锁相环带宽控制电路还包括：RC校准电路；所述控制器，适于在检测到校准触发信号时，向所述RC校准电路输出使能信号；所述RC校准电路，与所述控制器及所述环路滤波器耦接，适于在接收到所述使能信号时，对所述环路滤波器中的电容值进行校准。
可选的，所述RC校准电路，包括RC振荡器，适于在接收到所述使能信号时，对所述RC振荡器中的电容值进行校准，使得校准后的RC振荡器的振荡频率与预设频率相等；将校准完成后RC振荡器的电容值对应的电容控制码输出至所述环路滤波器，以对所述环路滤波器的电容值进行校准。
可选的，所述控制器，适于将所述锁相环电路的VCO单元输出信号频率调整为f0+delta_freq，并在所述锁相环电路锁定后，获取所述VCO单元的控制电压值Vc1；将所述锁相环电路的VCO单元输出信号频率调整为f0-delta_freq，并在所述锁相环电路锁定后，获取所述VCO单元的控制电压值Vc2；根据delta_freq、Vc1以及Vc2，计算KVCO；根据计算得到的KVCO计算所述电荷泵的输出电流Icp，其中，f0为所述目标频率，delta_freq为预设频率调整量。
可选的，所述控制器，适于采用如下公式计算KVCO：
Figure BDA0001248284140000021
采用如下公式计算所述电荷泵的输出电流Icp：
Figure BDA0001248284140000022
其中，Icpset为预设的电荷泵的输出电流，KVCOset为预设的所述VCO单元的输出信号频率对应电压的变化率。
可选的，所述锁相环带宽控制电路包括：偏置电压源、第一开关电路以及第二开关电路，其中：所述第一开关电路，设置在所述环路滤波器的输出端与所述VCO单元的输入端之间；所述第二开关电路，设置在所述偏置电压源的第一端与所述VCO单元的输入端之间；所述偏置电压源的第二端接地；所述控制器，适于根据接收到的所述VCO频率计发送的所述VCO单元的输出信号频率，控制所述第一开关电路处于断开状态，控制所述第二开关电路处于闭合状态，且控制所述偏置电压源的输出电压值处于所述预设电压范围之内，以控制所述VCO单元的控制电压值处于所述预设电压范围内，并将所述锁相环电路的VCO单元输出信号频率调整在以所述目标频率为中心频率的预设频率范围内。
可选的，所述控制器，适于所述偏置电压源输出的控制电压值处于所述预设电压范围之内后，控制所述环路滤波器对所述电荷泵的输出电压信号进行滤波，并将经过滤波的输出电压信号作为所述VCO单元的控制电压值输入至所述VCO单元。
可选的，所述环路滤波器，包括第一可调电容、第二可调电容、第三可调电容、第一电阻、第二电阻以及第三开关电路，其中：所述第一可调电容的第一端与所述电荷泵的输出端耦接，第二端与地耦接；所述第一电阻的第一端与所述电荷泵的输出端耦接，第二端与所述第二可调电容的第一端、所述第三开关电路的第一端均耦接；所述第二可调电容的第二端与地耦接；所述第二电阻的第一端与所述电荷泵的输出端耦接，第二端与所述第一开关电路的第一端耦接；所述第三可调电容的第一端与所述第二电阻的第二端耦接，第二端与地耦接；所述第三开关电路第二端与所述控制器耦接；所述第二可调电容的容值大于所述第一可调电容的容值以及所述第三可调电容的容值；所述控制器，适于在所述锁相环电路锁定后，在所述VCO单元的控制电压值处于所述预设电压范围内时，控制所述第一开关电路处于闭合状态，控制所述第二开关电路处于断开状态，控制所述第三开关电路处于闭合状态；当所述锁相环电路锁定后，获取所述第三开关电路第一端的电压值，作为所述锁相环电路锁定时所述VCO单元的控制电压值，并对所述锁相环电路的VCO单元输出信号频率以所述目标频率为基准频率进行调整。
可选的，所述锁相环带宽控制电路还包括：电压采样电路；所述电压采样电路的输入端与所述第三开关电路的第二端耦接，输出端与所述控制器耦接，适于采样所述第三开关电路第一端的电压值并输出至所述控制器。
本发明实施例还提供了一种锁相环带宽控制方法，采用上述任一种所述的锁相环带宽控制电路对锁相环电路进行控制，所述控制方法包括：获取所述锁相环电路的VCO单元输出信号频率；控制所述VCO单元的控制电压值处于预设电压范围内，将所述锁相环电路的VCO单元输出信号频率调整在以目标频率为中心频率的预设频率范围内；在所述预设电压范围内，KVCO的变化率处于预设范围之内；对所述VCO单元输出信号频率以所述目标频率为基准频率进行调整，在所述锁相环电路锁定后，获取所述VCO单元的控制电压值；根据所述锁相环电路锁定后所述VCO单元的控制电压值，计算并重新设置所述锁相环电路的参数，所述锁相环电路的参数包括KVCO以及Icp；其中：KVCO为所述VCO单元的输出信号频率对应电压的变化率，Icp为所述电荷泵的输出电流。
可选的，在获取所述锁相环电路的VCO单元输出信号频率之前，还包括：对所述环路滤波器中的电容值进行校准。
可选的，所述对所述锁相环输出信号频率以所述目标频率为基准频率进行调整，获取调整后的VCO单元的控制电压值，包括：将所述锁相环电路的VCO单元输出信号频率调整为f0+delta_freq，并在所述锁相环电路锁定后，获取所述VCO单元的控制电压值Vc1；将所述锁相环电路的VCO单元输出信号频率调整为f0-delta_freq，并在所述锁相环电路锁定后，获取所述VCO单元的控制电压值Vc2，其中，f0为所述目标频率，delta_freq为预设频率调整量。
可选的，所述根据所述VCO单元的控制电压值计算所述锁相环电路的参数，包括：采用如下公式计算KVCO：
Figure BDA0001248284140000041
采用如下公式计算所述电荷泵的输出电流Icp：
Figure BDA0001248284140000042
其中，Icpset为预设的电荷泵的输出电流，KVCOset为预设的所述VCO单元的输出信号频率对应电压的变化率。
可选的，在控制所述VCO单元的控制电压值处于预设电压范围内，并将所述锁相环电路的VCO单元输出信号频率调整在以所述目标频率为中心频率的预设频率范围内之后，还包括：控制所述环路滤波器对所述电荷泵的输出电压信号进行滤波，并将经过滤波的输出电压信号作为所述VCO单元的控制电压值输入至所述VCO单元。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在进行校准时，控制器根据接收到的锁相环电路的VCO单元输出信号频率，控制VCO单元的控制电压值处于预设电压范围内，并将锁相环电路的VCO单元输出信号频率调整在以目标频率为中心频率的预设频率范围内。当锁相环电路锁定时，由于VCO单元的控制电压值处于预设电压范围内，此时，VCO单元的KVCO的变化率较小。对锁相环电路的VCO单元输出信号频率以目标频率为基准进行调整，计算并重新设置KVCO以及Icp。在实际应用中可知，锁相环带宽与环路滤波器的电容容值、VCO单元的KVCO以及电荷泵的输出电流Icp相关，在对KVCO进行校准时，先选择KVCO的变化率处于预设范围之内的VCO单元的控制电压值，使得在KVCO的变化率处于较小区域时对KVCO进行校准，从而可以避免因KVCO的值变化较大而导致锁相环带宽的校准精度较差的问题，故能够提高锁相环带宽精度。
进一步，在对环路滤波器的电容进行校准时，是通过对RC校准电路中的RC振荡器中的电容值进行校准，也即保持RC振荡器中的电阻值不变，仅对RC振荡器中的电容值进行校准，能够实现精确地对环路滤波器的电容进行校准。
此外，以目标频率f0为基准频率，分别获取锁相环电路锁定频率为f0+delta_freq时VCO单元的控制电压值Vc1，以及锁相环电路锁定频率为f0-delta_freq时VCO单元的控制电压值Vc2，计算KVCO以及Icp，以目标频率f0为基准频率，分别选取与目标频率f0的偏移量为delta_freq的两个频率值，计算得到的KVCO以及Icp更精确。
附图说明
图1是现有的KVCO与VCO单元的控制电压值的函数示意图；
图2是本发明实施例中的一种锁相环带宽控制电路的结构示意图；
图3是本发明实施例中的另一种锁相环带宽控制电路的结构示意图；
图4是本发明实施例中的一种环路滤波器的结构示意图；
图5是本发明实施例中的一种锁相环带宽控制方法的结构示意图。
具体实施方式
在现有技术中，在对锁相环的带宽进行校准时，通常对VCO单元的KVCO进行校准。参照图1，给出了现有技术中的一种KVCO随LC VCO(电感电容型VCO)单元的控制电压值的函数示意图，图1中，横坐标为VCO单元的控制电压值，单位为V；纵坐标为KVCO的值，单位为MHz/V。
从图1中可知，针对常见的电感电容型压控振荡器(VCO)，随着VCO单元的控制电压值的变化KVCO也随之变化。当VCO单元的控制电压从0V上升到0.7V时，KVCO的值逐渐增加；当VCO单元的控制电压从0.9V逐渐上升到1.5V时，KVCO的值逐渐减小。当VCO单元的控制电压在0.1V～0.7V之间时，KVCO随着控制电压的改变而改变的变化率较大；当VCO单元的控制电压在0.9V～1.5V之间时，KVCO随着控制电压的改变而改变的变化率较大；而当VCO单元的控制电压在0.7V到0.9V之间时，KVCO随着控制电压的改变而改变的变化率很小，或者说KVCO在这个控制电压范围内相对稳定,从而提高了校准精度。
当VCO单元的控制电压值处于某一电压范围内时，KVCO的变化速率较快，也即KVCO的变化值较大，导致对锁相环带宽进行校准时的精度较低，甚至出现无法对锁相环的带宽进行校准的情况。
在本发明实施例中，在进行校准时，控制器根据接收到的锁相环电路的VCO单元输出信号频率，控制VCO单元的控制电压值处于预设电压范围内，将锁相环电路的VCO单元输出信号频率调整在以目标频率为中心频率的预设频率范围内。当锁相环电路锁定时，由于VCO单元的控制电压值处于预设电压范围内，此时，VCO单元的KVCO的变化率较小。对锁相环电路的VCO单元输出信号频率以目标频率为基准进行调整，计算并重新设置KVCO以及Icp。在实际应用中可知，锁相环带宽与环路滤波器的电容容值、VCO单元的KVCO以及电荷泵的输出电流Icp相关，在对KVCO进行校准时，先选择KVCO的变化率处于预设范围之内的VCO单元的控制电压，使得在KVCO的变化率处于较小区域时对KVCO进行校准，从而可以避免因KVCO的值变化较大而导致锁相环带宽的校准精度较差的问题，故能够提高锁相环带宽精度。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图2，本发明实施例提供了一种锁相环带宽控制电路，所述锁相环带宽控制电路适于对锁相环电路进行校准。
在具体实施中，锁相环带宽控制电路包括：控制器11以及VCO频率计13。锁相环电路包括首尾依次耦接的鉴频鉴相器14、电荷泵15、环路滤波器16、VCO单元17以及分频器18。下面结合图2进行说明。
在具体实施中，先对锁相环电路的具体结构进行说明。
锁相环电路包括首尾依次耦接的鉴频鉴相器14、电荷泵15、环路滤波器16、VCO单元17以及分频器18。
分频器18的输入端与VCO单元17的输出端耦接，输出端与鉴频鉴相器14的反馈信号输入端耦接，适于将所述VCO单元17的输出信号进行分频，并将分频后的输出信号输出至鉴频鉴相器14的反馈信号输入端。
在具体实施中，控制器11可以控制分频器18的分频数，分频器的分频数可以整数，也可以为小数，可以根据实际需求进行设定。
鉴频鉴相器14，参考时钟信号输入端适于输入参考时钟信号，反馈信号输入端与分频器18的输出端耦接，输出端与电荷泵15耦接，适于计算分频后的输出信号的相位与参考时钟信号的相位之间的相位差，并将所述相位差转换成数字信号输入至电荷泵15。
电荷泵15，输入端与鉴频鉴相器14耦接，输出端与环路滤波器16耦接，适于在接收到鉴频鉴相器14输出的相位差之后，将相位差转换成正/负电流并输出至环路滤波器16。
环路滤波器16，输入端与电荷泵15耦接，输出端与VCO单元17耦接，适于在接收到电荷泵15输出的电流后，对电流进行积分得到电压，并对得到的电压进行滤波处理，用来调整VCO单元17的工作频率。
VCO单元17，输入端与环路滤波器16耦接，适于根据环路滤波器16输出的经过滤波的电压，生成与之相应频率的信号并输出。
当锁相环电路环路稳定时，锁相环电路的VCO单元输出信号频率f1为参考时钟信号频率与分频数之积。
下面对本发明实施例中提供的锁相环带宽控制电路进行说明。
在具体实施中，VCO频率计13与VCO单元17的输出端耦接，适于实时检测锁相环电路的VCO单元输出信号频率f1，并将检测到的锁相环电路的VCO单元输出信号频率f1发送至控制器11。
控制器11与VCO频率计13耦接，接收VCO频率计13发送的锁相环电路的VCO单元输出信号频率f1。控制器11可以根据锁相环电路的VCO单元输出信号频率f1，将其与预设的目标频率f0进行比较。当f1≠f0时，控制器11可以控制VCO单元17的控制电压值，使得VCO单元17的控制电压值处于预设电压范围内，并将锁相环电路的VCO单元输出信号频率调整在以目标频率f0为中心频率的预设频率范围内。
在实际应用中，控制器11可以使用校准算法，来调整适于控制VCO单元17的控制电压值的控制码。控制器11使用的校准算法可以为二分法，也可以为智能算法或者查表法等。
控制器11通过调整控制VCO单元17的控制电压值的控制码，将锁相环电路的VCO单元输出信号频率调整至目标频率f0附近，也即将锁相环电路的VCO单元输出信号频率调整在以目标频率f0为中心频率的预设频率范围内。
当VCO单元17的控制电压值处于预设电压范围之内后，相应的KVCO的变化率即处于预设范围之内。在具体实施中，KVCO的变化率处于预设范围之内可以是指：KVCO的变化率较小，当VCO单元17的控制电压值发生改变时，KVCO的变化量较小，也即KVCO的值比较稳定，处于一个较为稳定的线性区域。
在具体实施中，可以预先获知锁相环电路的VCO单元17的控制电压值与KVCO的映射关系，并将预先获知的映射关系存储在控制器11中。控制器11可以根据锁相环电路的VCO单元17的控制电压值与KVCO的映射关系，来设定VCO单元17的控制电压值。
例如，参照图1，当VCO单元17的控制电压值处于0.7V～0.9V时，KVCO的变化率较小，则控制器11可以控制VCO单元17的控制电压值为0.7V～0.9V。在具体实施中，控制器11在控制VCO单元17的控制电压值处于预设电压范围内，且将锁相环电路的VCO单元输出信号频率调整在以目标频率f0为中心频率的预设频率范围内之后，控制VCO频率计13停止工作，并控制环路滤波器16对电荷泵15的输出电压信号进行滤波，并将经过滤波的输出电压信号作为VCO单元17的控制电压值并输入至VCO单元17。
控制器11在检测到VCO单元17的控制电压值为经过环路滤波器16滤波的信号之后，可以判定锁相环电路处于锁定状态。当锁相环电路处于锁定状态时，控制器11可以控制改变分频器18的频率，对锁相环电路的VCO单元输出信号频率以目标频率f0为基准频率进行调整。在每一次调整完成后，当锁相环电路锁定时，获取对应的VCO单元17的控制电压值。此时，VCO单元17的控制电压值为经过环路滤波器16滤波处理之后的电荷泵15的输出电压信号。
在具体实施中，控制器可以将锁相环电路的VCO单元输出信号频率从f0调整分别为f0+delta_freq以及f0-delta_freq，delta_freq为预设频率调整量。在将锁相环电路的VCO单元输出信号频率调整为f0+delta_freq，且锁相环电路锁定后，获取VCO单元17的控制电压值Vc1；在将锁相环电路的VCO单元输出信号频率调整为f0-delta_freq，且锁相环电路锁定后，获取VCO单元17的控制电压值Vc2。
控制器11在获取到Vc1和Vc2之后，可以采用公式(1)计算VCO单元17的KVCO：
Figure BDA0001248284140000091
对上式(1)进行简化处理，得到下式(2)
Figure BDA0001248284140000101
在计算得到KVCO之后，可以采用式(3)计算Icp：
Figure BDA0001248284140000102
式(3)中，Icpset为预设的电荷泵15的输出电流，KVCOset为预设的所述VCO单元17的频率对应电压的变化率。
也就是说，在计算Icp时，可以根据式(2)计算得到的KVCO，以及预先设定的KVCOset*Icpset的值，来计算Icp。
在具体实施中，Vc1和Vc2的取值要适中。Vc1与Vc2之间的差值不能太大，若太大，则会导致计算得到的KVCO变化较大，从而影响的KVCO校准，进而导致锁相环带宽校准精度较差。相应地，Vc1与Vc2之间的差值不能太小，若太小则会因电压采样电路21存在误差而导致计算得到的KVCO精确性较差。因此，在具体实施中，可以将Vc1与Vc2之间的差值的范围设定为0.15V～0.25V。
在实际应用中可知，锁相环带宽与环路滤波器的电容容值、VCO单元17的KVCO以及电荷泵15的输出电流Icp相关。在本发明实施例中，在对KVCO进行校准时，先选择KVCO的变化率处于预设范围之内的VCO单元17的控制电压值，在KVCO的变化率处于预设范围之内时对KVCO进行校准，从而可以避免因KVCO的值变化较大而导致锁相环带宽的校准精度较差的问题，故能够提高锁相环带宽精度。
参照图2，给出了本发明实施例中的另一种锁相环带宽控制电路。在具体实施中，锁相环带宽控制电路还可以包括：RC校准电路12。
在具体实施中，RC校准电路12与控制器11耦接。控制器11在检测到校准触发信号时，向RC校准电路12输出使能信号。RC校准电路12在接收到使能信号后，对环路滤波器16中的电容进行校准。在对环路滤波器16中的电容完成校准之后，再获取VCO频率计13发送的锁相环电路的VCO单元输出信号频率f1。
在实际应用中，校准触发信号可以是测试人员触发生成的。例如，当前存在对锁相环带宽进行校准，则测试人员可以通过上位机等装置向控制器11发送校准触发信号。校准触发信号也可以是控制器11实时生成的，也即控制器11实时地对锁相环带宽进行校准。
在具体实施中，RC校准电路12可以包括RC振荡器。RC振荡器在接收到使能信号时，对自身的电容容值进行校准。RC振荡器可以预先获知自身对应的预设频率，在对自身的电容容值进行校准时，可以实时地将当前的电容容值与电阻阻值的乘积的倒数与预设频率进行比较，直至当前的电容容值与电阻阻值的乘积的倒数与预设频率相等时，RC振荡器停止对自身的电容进行校准，并获取停止校准时RC振荡器的电容容值对应的电容控制码。
RC振荡器可以将电容控制码输出至环路滤波器。环路滤波器根据接收到的电容控制码，对自身的电容容值进行校准。需要说明的是，校准后的环路滤波器的电容容值可能与停止校准时RC振荡器的电容容值并不相同，但是二者存在相应的比例关系。
例如，停止校准时RC振荡器的电容容值为1pF，校准后的环路滤波器的电容容值为10pF。
在对环路滤波器16的电容进行校准时，仅对RC校准电路12中的RC振荡器中的电容值进行校准，保持RC振荡器中的电阻值不变，从而能够实现精确地对环路滤波器16的电容进行校准。
在具体实施中，锁相环校准电路还可以包括电荷泵电流源生成器20，通过电荷泵电流源生成器20为电荷泵15提供电流输入。
在具体实施中，锁相环校准电路可以包括偏置电压源19、第一开关电路S1以及第二开关电路S2。
第一开关电路S1设置在环路滤波器16的输出端与VCO单元17的输入端之间，当第一开关电路S1闭合时，环路滤波器16与VCO单元17形成回路，VCO单元17根据环路滤波器16输出的电压生成相应频率的输出信号；当第一开关电路S1断开时，环路滤波器16与VCO单元17断路。
第二开关电路S2设置在偏置电压源19的第一端与VCO单元17的输入端之间。当第二开关电路S2闭合时，偏置电压源19与VCO单元17形成回路，偏置电压源19可以为VCO单元17提供控制电压，从而控制VCO单元17生成相应频率的输出信号。当第二开关电路S2断开时，偏置电压源19与VCO单元17断路。
在具体实施中，偏置电压源19可以与控制器11电连接，适于接收控制器11输出的电压控制信号时，控制输出电压处于预设电压范围内，也即VCO单元17的控制电压值处于预设范围内。偏置电压源19的第二端与地耦接。
控制器11在接收到VCO频率计13发送的VCO单元的输出信号频率时，控制第一开关电路S1处于断开状态，控制第二开关电路S2处于闭合状态，控制偏置电压源19输出的控制电压值处于预设电压范围之内，将锁相环电路的VCO单元输出信号频率调整为以目标频率f0为中心频率的预设频率范围内。
在具体实施中，控制器11控制第一开关电路S1从断开状态切换至闭合状态，控制第二开关电路S2从闭合状态切换至断开状态，此时，环路滤波器16与VCO单元17形成回路，偏置电压源19与VCO单元17之间断路，也即：由与环路滤波器16耦接的电荷泵15为VCO单元17提供控制电压，偏置电压源19不再为VCO单元17提供控制电压。
当控制器11检测到的VCO单元17的控制电压值为经过环路滤波器16滤波的电压信号后，对锁相环电路的VCO单元输出信号频率以目标频率f0为基准频率进行调整。
在具体实施中，环路滤波器16可以包括第一可调电容C1、第二可调电容C2、第三可调电容C3、第一电阻R1、第二电阻R2以及第三开关电路S3，其中：第一可调电容C1的的第一端与电荷泵15的输出端耦接，第二端与地耦接；第一电阻R1的第一端与电荷泵15的输出端耦接，第二端与第二可调电容C2的第一端、第三开关电路S3的第一端均耦接；第二可调电容C2的第二端与地耦接；第二电阻R2的第一端与电荷泵15的输出端耦接，第二端与第一开关电路S1的第一端耦接；第三可调电容C3的第一端与第二电阻R2的第二端耦接，第二端与地耦接；第三开关电路S3的第二端与控制器11耦接；第二可调电容C2的容值大于第一可调电容C1的容值以及第三可调电容C3的容值。
参照图4，给出了本发明实施例中的一种环路滤波器16的结构示意图。
控制器11在控制偏置电压源19输出的控制电压值处于预设电压范围之内后，控制第一开关电路S1处于闭合状态，控制第二开关电路S2处于断开状态，控制第三开关电路S3处于闭合状态；获取第三开关电路S3第一端的电压值，作为VCO单元17的控制电压值，并对锁相环电路的VCO单元输出信号频率以目标频率f0为基准频率进行调整。
在具体实施中，可以通过电压采样电路21来获取锁相环电路的VCO单元输出信号频率为f0+delta_freq且锁相环电路锁定时对应的VCO控制电压值Vc1，以及锁相环电路的VCO单元输出信号频率为f0-delta_freq且锁相环电路锁定时对应的VCO控制电压值Vc2。
电压采样电路21的输入端与第三开关电路S3的第二端耦接，输出端与控制器11耦接，适于采样第三开关电路S3第一端的电压值，并将采样得到的VCO控制电压值Vc1以及VCO控制电压值Vc2输出至控制器11。
在实际应用中，电压采样电路21可以为ADC电路，也可以为其他类型的能够采集电压的装置或电路。
参照图5，本发明实施例还提供了一种锁相环带宽控制方法，所述锁相环带宽控制方法适于对锁相环电路进行控制，以下结合图2～图4进行详细说明。
步骤S501，控制器检测到校准触发信号时，向RC校准电路输出使能信号。
步骤S502，控制器获取所述锁相环电路的VCO单元输出信号频率。
步骤S503，控制器控制所述VCO单元的控制电压值处于预设电压范围内。
在具体实施中，控制器11可以控制第一开关电路S1处于断开状态，控制第二开关电路S2处于闭合状态，控制偏置电压源19输出的控制电压值处于预设电压范围之内，将锁相环电路的VCO单元输出信号频率调整为以目标频率f0为中心频率的预设频率范围内。在本发明实施例中，在预设电压范围内，KVCO的变化率处于预设范围之内。
步骤S504，控制器对所述VCO单元输出信号频率以所述目标频率为基准频率进行调整，在所述锁相环电路锁定后，获取所述VCO单元的控制电压值。
在具体实施中，控制器可以对锁相环电路的VCO单元输出信号频率以目标频率f0为基准频率进行调整，将锁相环电路的VCO单元输出信号频率调整为f0+delta_freq，在锁相环电路锁定后，获取VCO单元17的控制电压值Vc1；将锁相环电路的VCO单元输出信号频率调整为f0-delta_freq，在锁相环电路锁定后，获取VCO单元17的控制电压值Vc2，delta_freq为预设频率调整量。
步骤S505，控制器根据所述锁相环电路锁定后所述VCO单元的控制电压值，计算并重新设置所述锁相环电路的参数。
在具体实施中，锁相环电路的参数包括KVCO以及Icp；其中：KVCO为VCO单元17的频率对应电压的变化率，Icp为所述电荷泵15的输出电流。
在具体实施中，可以采用前述式(2)计算KVCO，采用前述式(3)计算Icp。
在具体实施中，控制器在获取锁相环电路的VCO单元输出信号频率f1之前，还可以对环路滤波器中的电容值进行校准。
在具体实施中，锁相环带宽控制方法的具体流程和实现可以参照上述对锁相环带宽控制电路的说明，此处不做赘述。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指示相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种锁相环带宽控制电路，适于校准锁相环电路，其特征在于，所述锁相环电路包括首尾依次耦接的鉴频鉴相器、电荷泵、环路滤波器、VCO单元以及分频器，所述锁相环带宽控制电路包括：控制器以及VCO频率计，其中：
所述VCO频率计，与所述VCO单元的输出端耦接，适于检测所述锁相环电路的VCO单元输出信号频率，并将检测得到的所述VCO单元输出信号频率发送至所述控制器；
所述控制器，与所述锁相环电路以及所述VCO频率计耦接，适于根据接收到的所述VCO频率计发送的所述锁相环电路的VCO单元输出信号频率，控制所述VCO单元的控制电压值处于预设电压范围内，并将所述锁相环电路的VCO单元输出信号频率调整在以目标频率为中心频率的预设频率范围内；在所述预设电压范围内，KVCO的变化率处于预设范围之内；对所述VCO单元输出信号频率以所述目标频率为基准频率进行调整，在所述锁相环电路锁定后，获取所述VCO单元的控制电压值；根据所述锁相环电路锁定后所述VCO单元的控制电压值，计算并重新设置所述锁相环电路的参数，所述锁相环电路的参数包括KVCO以及Icp；其中：KVCO为所述VCO单元的输出信号频率对应电压的变化率，Icp为所述电荷泵的输出电流。
2.如权利要求1所述的锁相环带宽控制电路，其特征在于，还包括：RC校准电路；
所述控制器，适于在检测到校准触发信号时，向所述RC校准电路输出使能信号；
所述RC校准电路，与所述控制器及所述环路滤波器耦接，适于在接收到所述使能信号时，对所述环路滤波器中的电容值进行校准。
3.如权利要求2所述的锁相环带宽控制电路，其特征在于，所述RC校准电路，包括RC振荡器，适于在接收到所述使能信号时，对所述RC振荡器中的电容值进行校准，使得校准后的RC振荡器的振荡频率与预设频率相等；将校准完成后RC振荡器的电容值对应的电容控制码输出至所述环路滤波器，以对所述环路滤波器的电容值进行校准。
4.如权利要求2所述的锁相环带宽控制电路，其特征在于，所述控制器，适于将所述锁相环电路的VCO单元输出信号频率调整为f0+delta_freq，并在所述锁相环电路锁定后，获取所述VCO单元的控制电压值Vc1；将所述锁相环电路的VCO单元输出信号频率调整为f0-delta_freq，并在所述锁相环电路锁定后，获取所述VCO单元的控制电压值Vc2；根据delta_freq、Vc1以及Vc2，计算KVCO；根据计算得到的KVCO计算所述电荷泵的输出电流Icp，其中，f0为所述目标频率，delta_freq为预设频率调整量。
5.如权利要求4所述的锁相环带宽控制电路，其特征在于，所述控制器，适于采用如下公式计算KVCO：
Figure FDA0001248284130000021
采用如下公式计算所述电荷泵的输出电流Icp：
Figure FDA0001248284130000022
其中，Icpset为预设的电荷泵的输出电流，KVCOset为预设的所述VCO单元的输出信号频率对应电压的变化率。
6.如权利要求4所述的锁相环带宽控制电路，其特征在于，包括：偏置电压源、第一开关电路以及第二开关电路，其中：
所述第一开关电路，设置在所述环路滤波器的输出端与所述VCO单元的输入端之间；
所述第二开关电路，设置在所述偏置电压源的第一端与所述VCO单元的输入端之间；
所述偏置电压源的第二端接地；
所述控制器，适于根据接收到的所述VCO频率计发送的所述VCO单元的输出信号频率，控制所述第一开关电路处于断开状态，控制所述第二开关电路处于闭合状态，且控制所述偏置电压源的输出电压值处于所述预设电压范围之内，以控制所述VCO单元的控制电压值处于所述预设电压范围内，并将所述锁相环电路的VCO单元输出信号频率调整为以所述目标频率为中心频率的预设频率范围内。
7.如权利要求6所述的锁相环带宽控制电路，其特征在于，所述控制器，适于控制所述偏置电压源输出的控制电压值处于所述预设电压范围之内后，控制所述环路滤波器对所述电荷泵的输出电压信号进行滤波，并将经过滤波的输出电压信号作为所述VCO单元的控制电压值输入至所述VCO单元。
8.如权利要求7所述的锁相环带宽控制电路，其特征在于，所述环路滤波器，包括第一可调电容、第二可调电容、第三可调电容、第一电阻、第二电阻以及第三开关电路，其中：
所述第一可调电容的第一端与所述电荷泵的输出端耦接，第二端与地耦接；所述第一电阻的第一端与所述电荷泵的输出端耦接，第二端与所述第二可调电容的第一端、所述第三开关电路的第一端均耦接；所述第二可调电容的第二端与地耦接；所述第二电阻的第一端与电荷泵的输出端耦接，第二端与所述第一开关电路的第一端耦接；所述第三可调电容的第一端与所述第二电阻的第二端耦接，第二端与地耦接；所述第三开关电路的第二端与所述控制器耦接；所述第二可调电容的容值大于所述第一可调电容的容值以及所述第三可调电容的容值；
所述控制器，适于在所述锁相环电路锁定后，在所述VCO单元的控制电压值处于所述预设电压范围内时，控制所述第一开关电路处于闭合状态，控制所述第二开关电路处于断开状态，控制所述第三开关电路处于闭合状态；当所述锁相环电路锁定后，获取所述第三开关电路第一端的电压值，作为所述锁相环电路锁定时所述VCO单元的控制电压值，并对所述锁相环电路的VCO单元输出信号频率以所述目标频率为基准频率进行调整。
9.如权利要求8所述的锁相环带宽控制电路，其特征在于，还包括：电压采样电路；所述电压采样电路的输入端与所述第三开关电路的第二端耦接，输出端与所述控制器耦接，适于采样所述第三开关电路第一端的电压值并输出至所述控制器。
10.一种锁相环带宽控制方法，其特征在于，采用如权利要求1～9任一项所述的锁相环带宽控制电路对锁相环电路进行控制，所述控制方法包括：
获取所述锁相环电路的VCO单元输出信号频率；
控制所述VCO单元的控制电压值处于预设电压范围内，再将所述锁相环电路的VCO单元输出信号频率调整在以目标频率为中心频率的预设频率范围内；在所述预设电压范围内，KVCO的变化率处于预设范围之内；
对所述VCO单元输出信号频率以所述目标频率为基准频率进行调整，在所述锁相环电路锁定后，获取所述VCO单元的控制电压值；
根据所述锁相环电路锁定后所述VCO单元的控制电压值，计算并重新设置所述锁相环电路的参数，所述锁相环电路的参数包括KVCO以及Icp；其中：KVCO为所述VCO单元的输出信号频率对应电压的变化率，Icp为所述电荷泵的输出电流。
11.如权利要求10所述的锁相环带宽控制方法，其特征在于，在获取所述锁相环电路的VCO单元输出信号频率之前，还包括：
对所述环路滤波器中的电容值进行校准。
12.如权利要求11所述的锁相环带宽控制方法，其特征在于，所述对所述锁相环输出信号频率以所述目标频率为基准频率进行调整，获取调整后的VCO单元的控制电压值，包括：
将所述锁相环电路的VCO单元输出信号频率调整为f0+delta_freq，并在所述锁相环电路锁定后，获取所述VCO单元的控制电压值Vc1；
将所述锁相环电路的VCO单元输出信号频率调整为f0-delta_freq，并在所述锁相环电路锁定后，获取所述VCO单元的控制电压值Vc2，其中，f0为所述目标频率，delta_freq为预设频率调整量。
13.如权利要求12所述的锁相环带宽控制方法，其特征在于，所述根据所述VCO单元的控制电压值计算所述锁相环电路的参数，包括：
采用如下公式计算KVCO：
Figure FDA0001248284130000041
采用如下公式计算所述电荷泵的输出电流Icp：
Figure FDA0001248284130000051
其中，Icpset为预设的电荷泵的输出电流，KVCOset为预设的所述VCO单元的输出信号频率对应电压的变化率。
14.如权利要求11所述的锁相环带宽控制方法，其特征在于，在控制所述VCO单元的控制电压值处于预设电压范围内，并将所述锁相环电路的VCO单元输出信号频率调整在以所述目标频率为中心频率的预设频率范围内之后，还包括：控制所述环路滤波器对所述电荷泵的输出电压信号进行滤波，并将经过滤波的输出电压信号作为所述VCO单元的控制电压值输入至所述VCO单元。
CN201710160152.1A 2017-03-17 2017-03-17 锁相环带宽控制电路及方法 Active CN107040257B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710160152.1A CN107040257B (zh) 2017-03-17 2017-03-17 锁相环带宽控制电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710160152.1A CN107040257B (zh) 2017-03-17 2017-03-17 锁相环带宽控制电路及方法

Publications (2)

Publication Number Publication Date
CN107040257A CN107040257A (zh) 2017-08-11
CN107040257B true CN107040257B (zh) 2020-09-01

Family

ID=59534554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710160152.1A Active CN107040257B (zh) 2017-03-17 2017-03-17 锁相环带宽控制电路及方法

Country Status (1)

Country Link
CN (1) CN107040257B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242926B (zh) * 2017-10-20 2021-12-21 深圳震有科技股份有限公司 一种可快速锁定的锁相环及其锁定方法
CN107979369A (zh) * 2017-11-27 2018-05-01 深圳市芯华国创半导体股份有限公司 保持锁相环电路环路带宽的方法及锁相环电路调试方法
DE102018109081B4 (de) * 2018-04-17 2022-06-09 Infineon Technologies Ag Bandbreitenanpassung in einem phasenregelkreis eines lokaloszillators
CN111446961A (zh) * 2020-04-16 2020-07-24 上海晶曦微电子科技有限公司 频率综合器和频率综合器的驱动方法
CN111884649A (zh) * 2020-06-17 2020-11-03 南京英锐创电子科技有限公司 电路校准方法、装置、电路、设备和存储介质
CN113285712B (zh) * 2021-04-25 2022-05-17 中国电子科技集团公司第二十九研究所 一种应用于锁相环的多段式vco频率校准方法
CN113391273A (zh) * 2021-06-11 2021-09-14 广州极飞科技股份有限公司 信号生成方法、装置、信号发射设备及可读存储介质
CN113726332B (zh) * 2021-08-18 2023-07-07 上海聆芯科技有限公司 锁相环电路参考杂散消除方法、消除装置及锁相环系统
CN114665870B (zh) * 2022-02-24 2024-01-26 中国电子科技集团公司第二十九研究所 一种多段式vco频率校准电路及校准方法
CN114726368B (zh) * 2022-06-08 2022-08-26 成都世源频控技术股份有限公司 一种低相位噪声环路及应用该环路的环路预置方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6859108B2 (en) * 2003-02-28 2005-02-22 Ati Technologies, Inc. Current biased phase locked loop
US7973576B2 (en) * 2008-05-21 2011-07-05 Mediatek Inc. Voltage controlled oscillators and phase-frequency locked loop circuit using the same
JP5573484B2 (ja) * 2010-08-13 2014-08-20 ソニー株式会社 位相同期回路および無線通信装置
DE102013110823A1 (de) * 2013-09-30 2015-04-02 Intel IP Corporation Phasenregelschaltkreis, Verfahren zum Erzeugen eines Auswertungssignals, ein Gerät zum Erzeugen eines Auswertungssignals und eine elektronische Vorrichtung
CN103986464B (zh) * 2014-05-22 2017-08-29 无锡中科微电子工业技术研究院有限责任公司 一种锁相环环路参数自校准装置及方法

Also Published As

Publication number Publication date
CN107040257A (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
CN107040257B (zh) 锁相环带宽控制电路及方法
US8098110B2 (en) Phase locked loop apparatus with selectable capacitance device
US7772930B2 (en) Calibration techniques for phase-locked loop bandwidth
TWI381646B (zh) 鎖相迴路之迴路頻寬控制裝置及迴路頻寬控制方法
US7772931B2 (en) Oscillator and a tuning method of a loop bandwidth of a phase-locked-loop
CN105827238B (zh) 校准双端口锁相环路的系统及方法
US9240795B2 (en) Apparatus and methods for phase-locked loop oscillator calibration and lock detection
CN107483047B (zh) 一种晶体振荡器系统、晶体振荡器频率校准装置及方法
CN105577180A (zh) 一种锁相环快速锁定和带宽校准的系统和方法
WO2011115653A1 (en) Phase locked loop (pll) with analog and digital feedback controls
WO2018000530A1 (zh) 锁相环路中压控振荡器的校准系统及方法
US7190213B2 (en) Digital time constant tracking technique and apparatus
KR100831651B1 (ko) 위상 동기 루프의 루프-필터 교정
US20200076437A1 (en) Locked loop circuit with reference signal provided by un-trimmed oscillator
CN101498761A (zh) 锁相环系统的阶跃响应性能的测试方法
US11329657B2 (en) Synchronization of an integrated circuit with a sensor
WO2018216148A1 (ja) Ｐｌｌ周波数シンセサイザ
CN114374385A (zh) 锁相环、接口装置、显示设备及时钟信号的调整方法
US9784770B2 (en) Devices and methods of measuring gain of a voltage-controlled oscillator
CN107872223B (zh) 用于执行相位误差校正的系统和方法
CN112737579B (zh) 次采样锁相回路
KR102173075B1 (ko) 인공지능 기반 주파수 합성 장치 및 이를 위한 자동 조정 회로
CN114172510A (zh) 锁相环的频率校准方法及锁相环电路
JP2017195456A (ja) Ｐｌｌ周波数シンセサイザ
EP3107213A1 (en) Frequency synthesizer circuit with linearized gain of the controlled oscillator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20190906

Address after: Room B704I, 666 East Beijing Road, Huangpu District, Shanghai, 200001

Applicant after: SHANGHAI EASTSOFT MICROELECTRONICS CO., LTD.

Applicant after: Qingdao Eastsoft Communication Technology Co., Ltd.

Address before: 200235 Shanghai city Xuhui District Longcao road Tianhua Information Technology Park Building No. 299 2A 5

Applicant before: SHANGHAI EASTSOFT MICROELECTRONICS CO., LTD.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant