CN114374385A - 锁相环、接口装置、显示设备及时钟信号的调整方法 - Google Patents

锁相环、接口装置、显示设备及时钟信号的调整方法 Download PDF

Info

Publication number
CN114374385A
CN114374385A CN202111629607.2A CN202111629607A CN114374385A CN 114374385 A CN114374385 A CN 114374385A CN 202111629607 A CN202111629607 A CN 202111629607A CN 114374385 A CN114374385 A CN 114374385A
Authority
CN
China
Prior art keywords
clock signal
frequency
locked loop
phase
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111629607.2A
Other languages
English (en)
Inventor
魏家徵
于梁
魏述琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Eswin Computing Technology Co Ltd
Haining Eswin IC Design Co Ltd
Original Assignee
Beijing Eswin Computing Technology Co Ltd
Haining Eswin IC Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Eswin Computing Technology Co Ltd, Haining Eswin IC Design Co Ltd filed Critical Beijing Eswin Computing Technology Co Ltd
Priority to CN202111629607.2A priority Critical patent/CN114374385A/zh
Publication of CN114374385A publication Critical patent/CN114374385A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请实施例提供了一种锁相环、接口装置、显示设备及时钟信号的调整方法。该锁相环，包括：滤波器；压控振荡器，与滤波器电连接，用于根据滤波器的输出端的控制电压，生成第一时钟信号；调整单元，与滤波器和压控振荡器电连接，用于获取基准时钟信号和接口装置的第二时钟信号，采用基准时钟信号对第二时钟信号的频率进行检测，确定第二时钟信号的频率，根据第二时钟信号的频率，调整滤波器的相关参数值和/或压控振荡器输出的第一时钟信号的频率，以使得锁相环达到设计频率范围。本申请实施例实现了压控振荡器和/或滤波器的频率范围的自动校准，降低压控振荡器的增益，获得较好的抖动性能和降低电源噪声的敏感度，提高锁相环的性能。

Description

锁相环、接口装置、显示设备及时钟信号的调整方法
技术领域
本申请涉及锁相环技术领域，具体而言，本申请涉及一种锁相环、接口装置、显示设备及时钟信号的调整方法。
背景技术
现有的接口装置(例如：高清晰度多媒体接口，HDMI)的锁相环(phase lockedloop，PLL)要覆盖从1GHZ到6GHZ(吉赫)的宽频范围，需要达到HDMI 1.4到2.1的向下兼容，才能达到更宽的频率范围。但是，这样会使得锁相环需要高的压控振荡器(VoltageControlled Oscillator，VCO)增益，压控振荡器增益增大会对电源噪声和较大的抖动很敏感，导致锁相环的性能变差。
发明内容
本申请针对现有方式的缺点，提出一种锁相环、接口装置、显示设备及时钟信号的调整方法，用以解决现有技术存在锁相环实现更宽的频率范围会带来高的压控振荡器增益，从而导致锁相环的性能变差技术问题。
第一方面，本申请实施例还提供一种锁相环，包括：
滤波器；
压控振荡器，与滤波器电连接，用于根据滤波器的输出端的控制电压，生成第一时钟信号；
调整单元，与滤波器和压控振荡器电连接，用于获取基准时钟信号和接口装置的第二时钟信号，采用基准时钟信号对第二时钟信号的频率进行检测，确定第二时钟信号的频率，根据第二时钟信号的频率，调整滤波器的相关参数值和/或压控振荡器输出的第一时钟信号的频率，以使得锁相环达到设计频率范围；相关参数值包括电容值和/或电阻值。
在一个可能的实现方式中，调整单元包括：
频率检测器，用于获取基准时钟信号和接口装置的第二时钟信号，通过基准时钟信号对第二时钟信号的频率进行检测，确定第二时钟信号的频率，根据第二时钟信号的频率，调整滤波器的相关参数值和/或压控振荡器输出的第一时钟信号的频率。
在一个可能的实现方式中，调整单元包括：
传感器，用于获取锁相环的工作环境信息，根据工作环境信息，调整滤波器的相关参数值和/或压控振荡器输出的第一时钟信号的频率；工作环境信息包括以下至少一项：温度信息、电源信息。
在一个可能的实现方式中，滤波器包括可调电容和/或可调电阻；
调整单元，用于调整可调电容的电容值和/或可调电阻的电阻值，以对滤波器的相关参数值进行调整。
在一个可能的实现方式中，压控振荡器包括至少两个依次电连接的延迟模块；
相邻的延迟模块之间对应连接有一个控制电容模块；
控制电容模块包括第一控制开关和第一电容；
第一控制开关的第一端分别与前一个延迟模块的输出端和后一个延迟模块的输入端电连接；第一控制开关的第二端与第一电容的第一端电连接；
第一电容的第二端与第一电压端电连接；
调整单元，与第一控制开关的控制端电连接，用于控制第一控制开关的导通和断开，以对压控振荡器输出的第一时钟信号的频率进行调整。
在一个可能的实现方式中，锁相环，还包括：
第一频率调整器，用于对接收的接口装置的第二时钟信号进行分频或倍频处理后输出第三时钟信号；
鉴频鉴相器，与第一频率调整器电连接，用于接收第三时钟信号和第四时钟信号，并根据第三时钟信号和第四时钟信号，生成第一控制信号和第二控制信号；
电荷泵，与鉴频鉴相器和滤波器电连接，用于接收第一控制信号和第二控制信号，产生充电电流和放电电流，以使滤波器的输出端产生控制电压；
第二频率调整器，与压控振荡器和鉴频鉴相器电连接，用于对接收的第一时钟信号进行分频或倍频处理后输出第四时钟信号。
第二方面，本申请实施例提供一种接口装置，包括：如第一方面的锁相环。
第三方面，本申请实施例提供一种显示装置，包括：如第一方面的锁相环或如第二方面的接口装置。
第四方面，本申请实施例提供一种时钟信号的调整方法，应用于如第一方面的锁相环，包括：
获取基准时钟信号和接口装置的第二时钟信号；
采用基准时钟信号对第二时钟信号的频率进行检测，确定第二时钟信号的频率；
根据第二时钟信号的频率，调整锁相环的滤波器的相关参数值和/或压控振荡器输出的第一时钟信号的频率，以使得锁相环达到设计频率范围。
在一个可能的实现方式中，根据第二时钟信号的频率，调整锁相环的滤波器的相关参数值和/或压控振荡器输出的第一时钟信号的频率之后，还包括：
获取锁相环的工作环境信息，根据工作环境信息，调整滤波器的相关参数值和/或压控振荡器输出的第一时钟信号的频率；工作环境信息包括以下至少一项：温度信息、电源信息。
本申请实施例提供的技术方案带来的有益技术效果包括：
本申请实施例的锁相环的调整单元与滤波器和压控振荡器电连接，可以获取基准时钟信号和接口装置的第二时钟信号，并采用基准时钟信号对第二时钟信号的频率进行检测，确定第二时钟信号的频率，再根据第二时钟信号的频率，调整滤波器的相关参数值和/或压控振荡器输出的第一时钟信号的频率，以使得锁相环达到设计频率范围，即可以通过调整单元调整滤波器的相关参数值也可以调整压控振荡器输出的第一时钟信号的频率和/或直接调整压控振荡器输出的第一时钟信号的频率，实现压控振荡器和/或滤波器的频率范围的自动校准，在保证锁相环实现更宽的频率范围的同时，降低压控振荡器的增益，获得较好的抖动性能和降低电源噪声的敏感度，降低了锁相环的功耗，提高锁相环的性能。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例提供的一种锁相环的结构示意图；
图2为本申请实施例提供的另一种锁相环的结构示意图；
图3为本申请实施例提供的一种锁相环的滤波器的结构示意图；
图4为本申请实施例提供的一种锁相环的压控振荡器的结构示意图；
图5为本申请实施例提供的再一种锁相环的结构示意图；
图6为本申请实施例提供的一种时钟信号的调整方法的流程图。
附图标记：
100-锁相环；
110-滤波器；
120-压控振荡器、121-延迟模块、122-控制电容模块；
130-调整单元、131-频率检测器、132-传感器；
140-第一频率调整器；
150-鉴频鉴相器；
160-电荷泵；
170-第二频率调整器。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
本申请的发明人进行研究发现，高清晰度多媒体接口HDMI的锁相环要覆盖从1GHZ到6GHZ(吉赫)的宽频范围，需要达到HDMI1.4到2.1的向下兼容，才能达到更宽的频率范围。但是，这样会使得锁相环需要高的压控振荡器增益，这对电源噪声和较大的抖动很敏感。
在现有技术中，可以采用显示双环路锁相环采用比例(vcp)和集成路径(vci)路径实现宽频带、低抖动。但是，这种方式需要2个光放大器将两种路径结合起来，不仅复杂而且增加了更多的功率/噪声技术效果，不能解决降低对电源噪声的敏感度和降低锁相环功耗的问题，也会导致锁相环性能变差。
本申请提供的锁相环、接口装置、显示设备及时钟信号的调整方法，旨在解决现有技术的如上技术问题。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本申请实施例还提供一种锁相环，参见图1所示，该锁相环100包括：滤波器110、压控振荡器120和调整单元130。
压控振荡器120与滤波器110电连接，压控振荡器120用于根据滤波器110的输出端的控制电压，生成第一时钟信号。
调整单元130与滤波器110和压控振荡器120电连接，调整单元130用于获取基准时钟信号和接口装置的第二时钟信号，采用基准时钟信号对第二时钟信号的频率进行检测，确定第二时钟信号的频率，根据第二时钟信号的频率，调整滤波器110的相关参数值和/或压控振荡器120输出的第一时钟信号的频率，以使得锁相环100达到设计频率范围；相关参数值包括电容值和/或电阻值。
本申请实施例可以通过调整单元130调整滤波器110的相关参数值以调整控制电压，进而也可以调整压控振荡器120输出的第一时钟信号的频率，和/或直接调整压控振荡器120输出的第一时钟信号的频率，实现压控振荡器120和/或滤波器110的频率范围的自动校准，在保证锁相环100实现更宽的频率范围的同时，降低压控振荡器120的增益，获得较好的抖动性能和降低电源噪声的敏感度，降低了锁相环100的功耗，提高锁相环100的性能。
可选地，滤波器110适用的频率、压控振荡器120的第一时钟信号的频率与锁相环100的频率范围一致。
可选地，锁相环100的频率范围与接口装置的第二时钟信号相适应。例如，第二时钟信号可以高频、中频和低频，锁相环100的设计频率范围就对应分别高频、中频和低频，调整后的锁相环100的频率范围达到设计频率范围，与第二时钟信号一致。
在一些实施例中，参见图2所示，调整单元130包括：频率检测器131。
频率检测器131用于获取基准时钟信号和接口装置的第二时钟信号，通过基准时钟信号对第二时钟信号的频率进行检测，确定第二时钟信号的频率，根据第二时钟信号的频率，调整滤波器110的相关参数值和/或压控振荡器120输出的第一时钟信号的频率。
可选地，频率检测器131输出对应的控制信号，调整滤波器110的相关参数值和/或压控振荡器120输出的第一时钟信号的频率。
可选地，结合图5所示，SOC_Refclk表示基准时钟信号，HDMICK/data表示第二时钟信号。基准时钟信号SOC_Refclk是芯片的一个固定不变的时钟信号，HDMICK/data是HDMI的时钟信号，也可以根据接口装置的不同，获取不同的接口的时钟信号。
可选地，基准时钟信号SOC_Refclk，例如频率为100MHZ(兆赫)，可以去采样第二时钟信号HDMICK/data的上升沿，得到第二时钟信号HDMICK/data的周期，通过第二时钟信号HDMICK/data的周期，确定第二时钟信号HDMICK/data的频率。
可选地，第二时钟信号HDMICK/data为HDMI的训练序列中的时钟信号。
可选地，频率检测器131可以选用频率检测器Frequency detector，进行时钟信号的频率检测。
本申请实施例采用频率检测器131通过基准时钟信号对第二时钟信号的频率进行检测，形成简单单环，可以根据接口装置的第二时钟信号的频率，调整滤波器110的相关参数值，与第二时钟信号的频率相匹配，提高滤波器110的性能。同时，也使得滤波器110的输出端的控制电压对应调整，使得压控振荡器输出的第一时钟信号的频率也对应调整，使得压控振荡器增益降低，提高压控振荡器的性能。
在一些实施例中，参见图2所示，调整单元130包括：传感器132。
传感器132用于获取锁相环100的工作环境信息，根据工作环境信息，调整滤波器110的相关参数值和/或压控振荡器120输出的第一时钟信号的频率；工作环境信息包括以下至少一项：温度信息、电源信息。
可选地，工作环境信息也可以是其他影响锁相环100工作性能需要微调锁相环100的频率范围的信息。
可选地，传感器132输出对应的控制信号，调整滤波器110的相关参数值和/或压控振荡器120输出的第一时钟信号的频率。
可选地，调整单元130可以包括多个传感器132，不同的工作环境信息通过不同的传感器132获取。
可选地，传感器132可以选用物理学光电传感器PVT sensor。
可选地，本申请实施例采用传感器132获取锁相环100的工作环境信息，可以在频率检测器131调整锁相环100的工作频率后，根据锁相环100的工作环境的变化，进一步微调锁相环100的工作频率，提高锁相环100的工作性能。
本申请实施例的调整单元130将频率检测器131和传感器132相结合，是根据第二时钟信号的工作频率和物理学光电pvt条件进行优化，以获得更好的抖动性能，同时还可以保持低的压控振荡器120增益和宽调谐频率范围，压控振荡器120增益带有离散的调谐帽，在整个频率范围内产生多个频带，低增益的压控振荡器120可以校准到所需的频带。本申请实施例采用简单单环，实现了低增益、低噪声和低功耗的功能，提高了锁相环100的性能。
可选地，调整单元130还可以包括控制器，控制器与频率检测器131和传感器132均电连接，基于频率检测器131和传感器132输出的控制信号，对应发送相应的滤波控制信号给滤波器110调整滤波器110的相关参数，和/或发送相应的开关控制信号给压控振荡器120。
在一些实施例中，滤波器110包括可调电容和/或可调电阻。
调整单元130用于调整可调电容的电容值和/或可调电阻的电阻值，以对滤波器110的相关参数值进行调整。
可选地，参见图3所示，滤波器110包括第一电阻R1、电容C1和电容C2，第一电阻R1的第一端和电容C2的第一端均与滤波器110的输入端、输出端电连接。第一电阻R1的第二端与电容C1的第一端电连接，电容C1和电容C2的第二端均接地。
可选地，第一电阻R1为可调电阻、电容C1和电容C2为可调电容。本领域技术人员可以理解的是，其他用于滤波的且包括可调电容和/或可调电阻的相关的滤波器110结构，也属于本申请实施例的保护范围之内。
在一些实施例中，参见图4所示，压控振荡器120包括至少两个依次电连接的延迟模块121。
相邻的延迟模块121之间对应连接有一个控制电容模块122。
控制电容模块122包括第一控制开关和第一电容。
第一控制开关的第一端分别与前一个延迟模块121的输出端和后一个延迟模块121的输入端电连接；第一控制开关的第二端与第一电容的第一端电连接。
第一电容的第二端与第一电压端电连接。
调整单元130与第一控制开关的控制端电连接，调整单元130用于控制第一控制开关的导通和断开，以对压控振荡器120输出的第一时钟信号的频率进行调整。
可选地，参见图4所示，控制开关T1、控制开关T2表示第一控制开关，电容C3、电容C4表示第一电容，Vco_out表示第一时钟信号，第一电压端接地。其余相邻的延迟模块121之间连接的控制电容模块122图中未示出，所有控制电容模块122的控制原理相同，电容C3和电容C可以相同或不同。
可选地，本申请实施例的压控振荡器120可以通过控制滤波器110的输出端的控制电压，以及接入压控振荡器120的电容(例如：电容C3、电容C4)负载，来调整压控振荡器120的频率，控制电压的变化是经过电路的反馈机制自动调节，以实现压控振荡器120的频率的调整，达到需要的频率范围。
可选地，调整单元130通过延迟模块121可以形成不同的延迟时间，以调整压控振荡器120输出的第一时钟信号的频率。
可选地，调整单元130通过频率检测器131和/或传感器132输出控制信号，控制第一控制开关(例如：控制开关T1、控制开关T2)的导通和断开，以控制不同的电容负载(例如：电容C3、电容C4)接入压控振荡器120，影响延迟模块121的延迟时间。压控振荡器120的控制电压也会影响延迟模块121的延迟时间，不同的延迟时间可以达到不同的频率输出，以实现压控振荡器120的频率的自动校准。
在一些实施例中，参见图5所示，锁相环100，还包括：第一频率调整器140、鉴频鉴相器150、电荷泵160和第二频率调整器170。
第一频率调整器140用于对接收的接口装置的第二时钟信号进行分频或倍频处理后输出第三时钟信号。
鉴频鉴相器150与第一频率调整器140电连接，鉴频鉴相器150用于接收第三时钟信号和第四时钟信号，并根据第三时钟信号和第四时钟信号，生成第一控制信号和第二控制信号。
电荷泵160与鉴频鉴相器150和滤波器110电连接，电荷泵160用于接收第一控制信号和第二控制信号，产生充电电流和放电电流，以使滤波器110的输出端产生控制电压。
第二频率调整器170与压控振荡器120和鉴频鉴相器150电连接，第二频率调整器170用于对接收的第一时钟信号进行分频或倍频处理后输出第四时钟信号。
可选地，作为一种示例，参见图5所示，1/M div表示第一频率调整器140、PFD表示鉴频鉴相器150、Charge Pump表示电荷泵160、1/N div表示第二频率调整器170。其中，图5所示调整单元130、滤波器110和压控振荡器120的结构，分别与图2所示调整单元130、图3所示滤波器110和图4所示压控振荡器120的结构相同，在此不再赘述。
可选地，第一频率调整器140可以为分频器，第二频率调整器170可以为分频器。
本领域技术人员可以想到的是，其他锁相环100也可以适用本申请实施例的调整滤波器110和/或压控振荡器120的结构也属于本申请实施例的保护范围之内。
基于同一发明构思，本申请实施例提供一种接口装置，包括：如本申请任一实施例的锁相环100。
本申请实施例的接口装置可以是包括HDMI的接口，也可以是包括数字电源管理DPM等接口的接口装置。
本申请实施例的接口装置包括本实施例的锁相环100，因此具有与本实施例的锁相环100相同的有益效果，在此不再赘述。
基于同一发明构思，本申请实施例提供一种显示装置，包括：如本申请任一实施例的锁相环100或本申请任一实施例的接口装置。
本申请实施例的显示装置包括本实施例的锁相环100或接口装置，因此具有与本实施例的锁相环100或接口装置相同的有益效果，在此不再赘述。
基于同一发明构思，本申请实施例提供一种时钟信号的调整方法，应用于如本申请任一实施例的锁相环100，参见图6所示，包括：步骤601至步骤603。
S601、获取基准时钟信号和接口装置的第二时钟信号。
可选地，调整单元130获取基准时钟信号和接口装置的第二时钟信号。
可选地，基准时钟信号是芯片的一个固定不同的时钟信号，第二时钟信号为HDMI的训练序列中的时钟信号。
S602、采用基准时钟信号对第二时钟信号的频率进行检测，确定第二时钟信号的频率。
可选地，调整单元130采用基准时钟信号对第二时钟信号的频率进行检测，确定第二时钟信号的频率。
可选地，采用基准时钟信号对第二时钟信号的频率进行检测，确定第二时钟信号的频率，包括：
调整单元130采用基准时钟信号对第二时钟信号的上升沿进行采样，得到第二时钟信号的周期，通过第二时钟信号的周期，确定第二时钟信号的频率。
S603、根据第二时钟信号的频率，调整锁相环100的滤波器110的相关参数值和/或压控振荡器120输出的第一时钟信号的频率，以使得锁相环100达到设计频率范围。
可选地，调整单元130根据第二时钟信号的频率，调整锁相环100的滤波器110的相关参数值和/或压控振荡器120输出的第一时钟信号的频率，以使得锁相环100达到设计频率范围。
可选地，频率检测器131根据第二时钟信号的频率，调整锁相环100的滤波器110的相关参数值和/或压控振荡器120输出的第一时钟信号的频率。
可选地，结合图3所示，调整锁相环100的滤波器110的相关参数值，包括：
调整第一电阻R1的阻值、电容C1和电容C2的电容，以调节滤波器110的电容和电阻值。
本申请实施例可以通过调整单元130调整滤波器110的相关参数值实现滤波器110的频率范围的自动校准，同时调整滤波器110输出的控制电压，也对应调整压控振荡器120输出的第一时钟信号的频率。
可选地，调整压控振荡器120输出的第一时钟信号的频率，包括：
调整延迟模块121形成不同的延迟时间，以调整压控振荡器120输出的第一时钟信号的频率。
可选地，调整单元130通过频率检测器131和/或传感器132输出控制信号，控制第一控制开关(例如：控制开关T1、控制开关T2)的导通和断开，以控制不同的电容负载(例如：电容C3、电容C4)接入压控振荡器120，影响延迟模块121的延迟时间。压控振荡器120的控制电压也会影响延迟模块121的延迟时间，不同的延迟时间可以达到不同的频率输出，以实现压控振荡器120的频率的自动校准。
在一些实施例中，根据第二时钟信号的频率，调整锁相环100的滤波器110的相关参数值和/或压控振荡器120输出的第一时钟信号的频率之后，还包括：
获取锁相环100的工作环境信息，根据工作环境信息，调整滤波器110的相关参数值和/或压控振荡器120输出的第一时钟信号的频率；工作环境信息包括以下至少一项：温度信息、电源信息。
可选地，调整单元130获取锁相环100的工作环境信息，根据工作环境信息，调整滤波器110的相关参数值和/或压控振荡器120输出的第一时钟信号的频率。
可选地，传感器132获取锁相环100的工作环境信息，根据工作环境信息，调整滤波器110的相关参数值和/或压控振荡器120输出的第一时钟信号的频率。
可选地，参见图5所示，本申请实施例提供一种时钟信号的调整方法，应用于如本申请实施例图5所示的锁相环100，包括：
步骤一：第一频率调整器140对接收的接口装置的第二时钟信号进行分频或倍频处理后输出第三时钟信号。
步骤二：鉴频鉴相器150接收第三时钟信号和第四时钟信号，并根据第三时钟信号和第四时钟信号，生成第一控制信号和第二控制信号。
步骤三：电荷泵160接收第一控制信号和第二控制信号，产生充电电流和放电电流。
步骤四：滤波器110的输出端产生控制电压。
步骤五：压控振荡器120根据控制电压，生成第一时钟信号。
步骤六：第二频率调整器170对接收的第一时钟信号进行分频或倍频处理后输出第四时钟信号给鉴频鉴相器150。
步骤七：调整单元130获取基准时钟信号和接口装置的第二时钟信号。
步骤八：调整单元130采用基准时钟信号对第二时钟信号的频率进行检测，确定第二时钟信号的频率。
步骤九：调整单元130根据第二时钟信号的频率，调整锁相环100的滤波器110的相关参数值和/或压控振荡器120输出的第一时钟信号的频率，以使得锁相环100达到设计频率范围
步骤十：调整单元130获取锁相环100的工作环境信息，根据工作环境信息，调整滤波器110的相关参数值和/或压控振荡器120输出的第一时钟信号的频率；工作环境信息包括以下至少一项：温度信息、电源信息。
可选地，步骤七至步骤十的具体内容与上述实施例的时钟信号的调整方法相同，在此不再赘述。
应用本申请实施例，至少能够实现如下有益效果：
(1)本申请实施例可以通过调整单元130调整滤波器110的相关参数值以调整控制电压，进而也可以调整压控振荡器120输出的第一时钟信号的频率，和/或直接调整压控振荡器120输出的第一时钟信号的频率，实现压控振荡器120和/或滤波器110的频率范围的自动校准，在保证锁相环100实现更宽的频率范围的同时，降低压控振荡器120的增益，获得较好的抖动性能和降低电源噪声的敏感度，降低了锁相环100的功耗，提高锁相环100的性能。
(2)本申请实施例采用频率检测器131通过基准时钟信号对第二时钟信号的频率进行检测，形成简单单环，可以根据接口装置的第二时钟信号的频率，调整滤波器110的相关参数值，与第二时钟信号的频率相匹配，提高滤波器110的性能。同时，也使得滤波器110的输出端的控制电压对应调整，使得压控振荡器输出的第一时钟信号的频率也对应调整，使得压控振荡器增益降低，提高压控振荡器的性能。
(3)本申请实施例的调整单元130将频率检测器131和传感器132相结合，是根据第二时钟信号的工作频率和物理学光电pvt条件进行优化，以获得更好的抖动性能，同时还需要保持低的压控振荡器120增益和宽调谐频率范围，压控振荡器120增益带有离散的调谐帽，在整个频率范围内产生多个频带，低增益的压控振荡器12可以校准到所需的频带。本申请实施例采用简单单环，实现了低增益、低噪声和低功耗的功能，提高了锁相环100的性能。
(4)本申请实施例的压控振荡器120可以通过控制滤波器110的输出端的控制电压，以及接入压控振荡器120的电容(例如：电容C3、电容C4)负载，来调整压控振荡器120的频率，控制电压的变化是经过电路的反馈机制自动调节，以实现压控振荡器120的频率的调整，以达到需要的频率范围。
(5)本申请实施例的调整单元130可以适用于多种锁相环100，也可以适用于多种接口装置，适用广泛，实用性强。
本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (10)

1.一种锁相环，其特征在于，包括：
滤波器；
压控振荡器，与所述滤波器电连接，用于根据所述滤波器的输出端的控制电压，生成第一时钟信号；
调整单元，与所述滤波器和所述压控振荡器电连接，用于获取基准时钟信号和接口装置的第二时钟信号，采用所述基准时钟信号对所述第二时钟信号的频率进行检测，确定所述第二时钟信号的频率，根据所述第二时钟信号的频率，调整所述滤波器的相关参数值和/或所述压控振荡器输出的所述第一时钟信号的频率，以使得所述锁相环达到设计频率范围；所述相关参数值包括电容值和/或电阻值。
2.根据权利要求1所述的锁相环，其特征在于，所述调整单元包括：
频率检测器，用于获取基准时钟信号和接口装置的第二时钟信号，通过所述基准时钟信号对所述第二时钟信号的频率进行检测，确定所述第二时钟信号的频率，根据所述第二时钟信号的频率，调整所述滤波器的相关参数值和/或所述压控振荡器输出的所述第一时钟信号的频率。
3.根据权利要求1所述的锁相环，其特征在于，所述调整单元包括：
传感器，用于获取所述锁相环的工作环境信息，根据所述工作环境信息，调整所述滤波器的相关参数值和/或所述压控振荡器输出的所述第一时钟信号的频率；所述工作环境信息包括以下至少一项：温度信息、电源信息。
4.根据权利要求1所述的锁相环，其特征在于，所述滤波器包括可调电容和/或可调电阻；
所述调整单元，用于调整所述可调电容的电容值和/或所述可调电阻的电阻值，以对所述滤波器的相关参数值进行调整。
5.根据权利要求1所述的锁相环，其特征在于，所述压控振荡器包括至少两个依次电连接的延迟模块；
相邻的延迟模块之间对应连接有一个控制电容模块；
所述控制电容模块包括第一控制开关和第一电容；
所述第一控制开关的第一端分别与前一个所述延迟模块的输出端和后一个所述延迟模块的输入端电连接；所述第一控制开关的第二端与所述第一电容的第一端电连接；
所述第一电容的第二端与第一电压端电连接；
所述调整单元，与所述第一控制开关的控制端电连接，用于控制所述第一控制开关的导通和断开，以对所述压控振荡器输出的所述第一时钟信号的频率进行调整。
6.根据权利要求1所述的锁相环，其特征在于，所述锁相环，还包括：
第一频率调整器，用于对接收的所述接口装置的第二时钟信号进行分频或倍频处理后输出第三时钟信号；
鉴频鉴相器，与所述第一频率调整器电连接，用于接收所述第三时钟信号和第四时钟信号，并根据所述第三时钟信号和所述第四时钟信号，生成第一控制信号和第二控制信号；
电荷泵，与所述鉴频鉴相器和所述滤波器电连接，用于接收所述第一控制信号和所述第二控制信号，产生充电电流和放电电流，以使所述滤波器的输出端产生所述控制电压；
第二频率调整器，与所述压控振荡器和所述鉴频鉴相器电连接，用于对接收的所述第一时钟信号进行分频或倍频处理后输出第四时钟信号。
7.一种接口装置，其特征在于，包括：如权利要求1-6中任一项所述的锁相环。
8.一种显示设备，其特征在于，包括：如权利要求1-6中任一项所述的锁相环或如权利要求7所述的接口装置。
9.一种时钟信号的调整方法，应用于如权利要求1-6中任一项所述的锁相环，其特征在于，包括：
获取基准时钟信号和接口装置的第二时钟信号；
采用所述基准时钟信号对所述第二时钟信号的频率进行检测，确定所述第二时钟信号的频率；
根据所述第二时钟信号的频率，调整所述锁相环的滤波器的相关参数值和/或压控振荡器输出的第一时钟信号的频率，以使得所述锁相环达到设计频率范围。
10.根据权利要求9所述的时钟信号的调整方法，其特征在于，所述根据所述第二时钟信号的频率，调整所述锁相环的滤波器的相关参数值和/或压控振荡器输出的第一时钟信号的频率之后，还包括：
获取所述锁相环的工作环境信息，根据所述工作环境信息，调整所述滤波器的相关参数值和/或所述压控振荡器输出的所述第一时钟信号的频率；所述工作环境信息包括以下至少一项：温度信息、电源信息。
CN202111629607.2A 2021-12-28 2021-12-28 锁相环、接口装置、显示设备及时钟信号的调整方法 Pending CN114374385A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111629607.2A CN114374385A (zh) 2021-12-28 2021-12-28 锁相环、接口装置、显示设备及时钟信号的调整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111629607.2A CN114374385A (zh) 2021-12-28 2021-12-28 锁相环、接口装置、显示设备及时钟信号的调整方法

Publications (1)

Publication Number Publication Date
CN114374385A true CN114374385A (zh) 2022-04-19

Family

ID=81141926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111629607.2A Pending CN114374385A (zh) 2021-12-28 2021-12-28 锁相环、接口装置、显示设备及时钟信号的调整方法

Country Status (1)

Country Link
CN (1) CN114374385A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115268572A (zh) * 2022-07-30 2022-11-01 上海锐星微电子科技有限公司 一种实时时钟电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115268572A (zh) * 2022-07-30 2022-11-01 上海锐星微电子科技有限公司 一种实时时钟电路
CN115268572B (zh) * 2022-07-30 2023-06-16 上海锐星微电子科技有限公司 一种实时时钟电路

Similar Documents

Publication Publication Date Title
US7592847B2 (en) Phase frequency detector and phase-locked loop
US6724265B2 (en) Compensation for oscillator tuning gain variations in frequency synthesizers
US9490827B2 (en) Apparatus and methods for tuning a voltage controlled oscillator
US6731145B1 (en) Phase-locked loop having loop gain and frequency response calibration
US7095287B2 (en) Method and apparatus to achieve a process, temperature and divider modulus independent PLL loop bandwidth and damping factor using open-loop calibration techniques
US7372339B2 (en) Phase lock loop indicator
US8098110B2 (en) Phase locked loop apparatus with selectable capacitance device
US20160112056A1 (en) Analog Phase-Locked Loop with Enhanced Acquisition
US8519757B2 (en) Apparatus and method for frequency calibration in frequency synthesizer
US8860482B1 (en) Techniques for adjusting gears of an oscillator
TWI760616B (zh) 補償晶體振盪器之頻率變化及相關系統、方法、及裝置
CN107911114B (zh) 一种恒定环路带宽的宽带锁相环
JP2014518036A (ja) 入力クロックが失われたときｐｌｌ出力周波数を保つ装置及び方法
US20160301415A1 (en) Temperature compensated pll calibration
US7786773B2 (en) Phase-locked loop circuit
US6891414B1 (en) Digital calibration for capacitor voltage non-linearity
US10862487B2 (en) Locked loop circuit with reference signal provided by un-trimmed oscillator
KR20060030056A (ko) 위상 동기 루프의 루프-필터 교정
CN114374385A (zh) 锁相环、接口装置、显示设备及时钟信号的调整方法
CN114499512A (zh) 双环路锁相环
KR19980051635A (ko) 협대역 전압제어발진기를 이용한 광대역 위상동기 루프회로
US6624705B1 (en) Control circuit for phase-locked loop (PLL) with reduced cycle slip during acquisition of phase lock
US20040041603A1 (en) Common mode feedback technique for a low voltage charge pump
US6882230B2 (en) System and method for control parameter re-centering in a controlled phase lock loop system
KR100830899B1 (ko) 전압 제어 발진기의 이득 측정 방법 및 이를 이용하는주파수 합성기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 263, block B, science and technology innovation center, 128 Shuanglian Road, Haining Economic Development Zone, Haining City, Jiaxing City, Zhejiang Province, 314400

Applicant after: Haining yisiwei IC Design Co.,Ltd.

Applicant after: Beijing yisiwei Computing Technology Co.,Ltd.

Address before: Room 263, block B, science and technology innovation center, 128 Shuanglian Road, Haining Economic Development Zone, Haining City, Jiaxing City, Zhejiang Province, 314400

Applicant before: Haining yisiwei IC Design Co.,Ltd.

Applicant before: Beijing yisiwei Computing Technology Co.,Ltd.

CB02 Change of applicant information