KR19980051635A - 협대역 전압제어발진기를 이용한 광대역 위상동기 루프회로 - Google Patents

협대역 전압제어발진기를 이용한 광대역 위상동기 루프회로 Download PDF

Info

Publication number
KR19980051635A
KR19980051635A KR1019960070544A KR19960070544A KR19980051635A KR 19980051635 A KR19980051635 A KR 19980051635A KR 1019960070544 A KR1019960070544 A KR 1019960070544A KR 19960070544 A KR19960070544 A KR 19960070544A KR 19980051635 A KR19980051635 A KR 19980051635A
Authority
KR
South Korea
Prior art keywords
frequency
voltage
controlled oscillator
output
signal
Prior art date
Application number
KR1019960070544A
Other languages
English (en)
Other versions
KR100253153B1 (ko
Inventor
강석규
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960070544A priority Critical patent/KR100253153B1/ko
Priority to CN97123089A priority patent/CN1111957C/zh
Priority to US08/996,880 priority patent/US5999024A/en
Publication of KR19980051635A publication Critical patent/KR19980051635A/ko
Application granted granted Critical
Publication of KR100253153B1 publication Critical patent/KR100253153B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야 :
본 발명은 협대역 전압제어발진기를 이용하여 광대역 위상동기루프를 구현한 장치에 관한 것이다.
나. 발명이 해결하려고 하는 기술적 과제 :
종래 광대역 위상동기루프(Wide PLL)를 구현하기 위해서는 광대역 전압제어발진기를 사용하여야 하나 상기 광대역 전압제어발진기는 제조가 어려우며, 제조 단가가 비싸다는 문제가 있다.
다. 발명의 해결 방법의 요지 :
입력신호의 주파수에 의해 루프필터를 통해 출력되는 전압의 레벨을 검출하여 상기 검출되는 전압의 레벨에 따라 전압제어발진기로부터 출력되는 신호를 분주하여 출력하는 전압제어발진기의 발진 주파수와 발진가변범위는 범용 VCO와 동일하나 분주비에 따라 입력신호가 저주파일 경우나 고주파일 경우에 모두 적용이 가능한 광대역 위상동기루프(Wide range PLL)를 구현하였다.
라. 발명의 중요한 용도 :
광대역 위상동기루프를 사용하는 모든 전자기기.

Description

협대역 전압제어발진기를 이용한 광대역 위상동기 루프회로
본 발명은 광대역 위상동기루프에 관한 것으로, 특히 협대역 전압제어발진기를 이용하여 구현한 광대역 위상동기루프에 관한 것이다.
통상적인 위상동기루프(PLL; Phase Locked Loop)는 통신기기, 제어기기 등에 폭넓게 사용되며, 입력신호에 위상을 동기 시켜 회로를 안정화 하는데 사용된다. 최근에는 통상적인 위상동기루프(PLL; Phase Locked Loop)보다 입력신호의 동작범위가 넓은 광대역 위상동기루프(Wide PLL)가 사용되고 있는데 상기 광대역 위상동기루프(Wide PLL)를 구현하기 위해서는 광대역 전압제어발진기(Wide VCO; Wide voltage controlled oscillator)가 사용된다.
이하 상기 광대역 위상동기루프(Wide PLL)의 구성과 상기 구성에 따른 동작 설명을 도 1을 참조하여 설명한다.
주파수 및 위상검출기(frequency ＆ phase detector)(10)는 두 입력신호(Vs(t),Vref(t))의 주파수와 위상차에 대응되는 전압(Vd(t))을 발생한다. 루프필터(loop filter)(20)는 저역통과 필터로 상기 주파수 및 위상검출기(10)로부터 출력되는 전압(Vd(t))의 고주파 성분을 제거하여 시스템 특성에 맞는 전압(Ve(t))을 출력한다. 광대역 전압제어발진기(30)는 상기 루프필터(20)로부터 출력되는 전압(Ve(t))에 따라 발진주파수가 가변된 신호(Vref(t))를 출력한다.
상술한 구성을 가지는 광대역 위상동기루프(Wide PLL)의 동작을 설명하면, 입력신호인 Vs(t)는 기준신호 Vref(t)와 함께 주파수 및 위상검파기(10)로 입력되며, 상기 주파수 및 위상검파기(10)에서 주파수 및 위상차가 비교되어 Vd(t)가 출력된다. 상기 Vd(t)는 루프필터(20)로 입력되어 시스템에 맞는 신호로 여과된 Ve(t)가 출력된다. 상기 루프필터(20)로부터 출력된 Ve(t)는 광대역 전압제어발진기(30)로 입력되며, 상기 광대역 전압제어발진기(30)는 제어전압인 상기 Ve(t)에 대응되는 발진주파수를 가지는 Vref(t)를 출력한다. 상기 출력되는 Vref(t)는 상기 주파수 및 위상검파기(10)로 피드백(feed back) 된다. 상술한 제어루프를 반복적으로 수행하여 넓은 범위를 가지는 입력신호 Vs(t)의 주파수, 위상과 동기하는 신호를 출력한다.
상술한 바와 같이 종래 광대역 위상동기루프(Wide PLL)를 구현하기 위해서는 광대역 전압제어발진기(30)를 사용하여만 가능하였다. 하지만, 상기 광대역 전압제어발진기(30)는 제조가 어려우며, 제조 단가가 비싸다는 문제가 있다.
따라서 본 발명의 목적은 협대역 전압제어발진기를 이용하여 구현한 광대역 위상동기루프로 입력신호의 넓은 주파수 대역을 처리할 수 있는 장치를 제공함에 있다.
도 1은 통상인 광대역 전압제어발진기를 이용한 광대역 위상동기루프의 블록 구성도.
도 2는 본 발명의 일 실시 예에 따른 협대역 전압제어발진기를 이용한 광대역 위상동기루프의 블록 구성도.
도 3은 도 2에 나타낸 레벨검출기의 상세 구성도.
도 4는 도 2에 나타낸 주파수조절분주기의 상세 구성도.
이하 본 발명의 실시 예에 따른 구성을 도면을 참조하여 설명한다.
본 발명의 일 실시 예에 따른 협대역 전압제어발진기를 이용한 광대역 위상동기루프의 구성은 도 2에 나타낸 바와 같다.
도 2를 참조하여 구성을 설명하면, 주파수 및 위상검출기(10)는 두 입력신호(Vs(t),Vref(t))의 주파수와 위상차에 대응되는 전압(Vd(t))을 발생한다. 루프필터(20)는 저역통과 필터로 상기 주파수 및 위상검출기(10)로부터 출력되는 전압(Vd(t))의 고주파 성분을 제거하여 시스템 특성에 맞는 전압(Ve(t))을 여과하여 출력한다. 전압제어발진기(40)는 협대역 특성을 가지며, 상기 루프필터(20)로부터 출력되는 전압(Ve(t))에 따라 가변되는 발진주파수를 가지는 신호(Vo(t))를 출력한다. 상기 전압제어발진기(40)는 협대역 특성을 가지므로 레벨검출기(50)와 주파수조절분주기(60)를 추가하여 광대역 전압제어발진기와 같은 특성을 나타내도록 하였다. 레벨검출기(50)는 상기 루프필터(20)로부터 출력되는 전압(Ve(t))의 레벨 값을 검출하여 상기 검출된 레벨 값에 대응되는 제어정보(Vfc)를 출력한다. 상기 레벨검출기(50)는 아날로그 정보를 소정 비트수를 가지는 디지털 정보로 변환하는 A/D변환회로를 사용한다. 주파수조절분주기(60)는 상기 레벨검출기(50)로부터 제공되는 제어정보(Vfc)에 따라 분주비을 조정하여 상기 조정된 분주비에 따라 상기 전압제어발진기(40)로부터 출력되는 신호(Vo(t))를 분주하여 기준신호(Vref(t))를 출력한다.
도 2에 도시된 레벨검출기(50)의 일 실시 예에 따른 구성을 도 3을 참조하여 설명하면, 공급 전압(Vcc)과 접지 사이에 저항 R1, R2, R3, R4가 직렬로 연결되며, 상기 저항 R1, R2 사이에 제1비교기(90)의 비반전단(+)이 연결된다. 상기 저항 R1, R2, R3, R4는 동일한 저항값을 가지며, 공급 전압(Vcc)을 소정 비율로 분압하는 분압회로로 사용된다. 한편, 저항 R2와 R3 사이에는 제2비교기(100)의 비반전단(+)이 연결되며, 저항 R3와 R4 사이에는 제3비교기(110)의 비반전단(+)이 연결된다. 상기 비교기(90,100,110)의 반전단(-)에는 도 2에 도시된 루프矩터(20)가 연결된다. 상기 비교기(90,100,110)는 저항 R1, R2, R3, R4에 의해 각각 분압된 전압(Va1,Va2,Va3,Va4)을 기준전압으로 하여 루프필터(20)로부터 출력되는 Ve(t)를 비교하여 분주비 제어정보를 출력하는 비교회로로 사용된다. 상기 비교기(90,100,110)로부터 출력되는 3비트의 제어정보(Vfc)는 도 2에 도시된 주파수조절분주기(60)로 제공된다. 상기 비교기의 개수는 도 2에 도시된 주파수조절분주기(60)를 통해 분주되는 분주비의 수를 결정한다.
도 2에 도시된 주파수조절분주기(60)의 일 실시 예에 따른 구성을 도 4을 참조하여 설명하면, 분주기(100)는 도 2에 도시된 전압제어발진기(40)로부터 출력되는 전압 Vo(t)의 주파수를 소정 분주비로 분주하여 출력한다. 멀티플렉서(MUX)(110)는 도 3의 구성을 가지는 레벨검출기(50)로부터 출력되는 제어정보 Vfc에 따라 상기 분주기(100)로부터 분주 출력되는 신호를 선택하여 기준신호인 Vref를 출력한다.
이하 상술한 구성을 참조하여 본 발명의 일 실시 예에 따른 동작을 상세히 설명한다.
입력신호인 Vs(t)는 기준신호 Vref(t)와 함께 주파수 및 위상검파기(10)로 입력되어 주파수 및 위상차의 비교에 따른 비교 결과인 Vd(t)가 출력된다. 상기 Vd(t)는 루프필터(20)로 입력되어 시스템의 특성에 맞는 주파수 대역이 필터링된 후 상기 필터링된 Ve(t)가 출력된다. 상기 루프필터(20)로부터 출력된 Ve(t)는 전압제어발진기(40)와 레벨검출기(50)로 입력된다.
상기 레벨검출기(50)는 입력되는 Ve(t)의 전압 레벨을 검출하여 주파수조절분주기(60)의 분주비를 결정하는 제어정보 Vfc를 출력한다.
상기 레벨검출기(50)를 구성하는 4개의 저항이 동일한 값을 가지는 경우의 동작을 예를 들어 설명한다.
먼저, 각각의 비교기에 제공되는 기준전압을 수학식으로 나타내면 아래의 수학식 1과 같이 나타낼 수 있다.
상기 수학식 1에서 Va1은 제1비교기(70)의 기준전압이고 Va2는 제2비교기(80)의 기준전압이며, Va3는 제3비교기(90)의 기준전압이다. 상기 비교기(70,80,90)는 상기 루프필터(20)로부터 제공되는 Ve(t)가 상기 기준전압(Va1,Va2,Va3) 보다 크거나 같은 경우에는 분주비 제어정보로 하이(high)를 출력하고 작은 경우에는 로우(low)를 출력한다. 만약 Va2와 Va3사이(Va2≤Ve(t)＜Va3)의 전압 값을 가지는 Ve(t)가 제공되면, 제1비교기(70)와 제2비교기(80)는 로우(low)를 출력하고 제3비교기(90)는 하이(high)를 출력한다. 따라서 상기 레벨검출기(50)를 통해 출력되는 3비트의 분주비 제어정보는 1이 된다.
또한, 전압제어발진기(40)는 상기 루프필터(20)로부터 출력되는 Ve(t)의 레벨에 따라 주파수를 가변하여 Vo(t)를 출력한다. 입력 전압 레벨에 따라 주파수를 가변하여 출력하는 전압제어발진기(40)는 이미 공지의 기술이므로 상세한 설명은 생략한다.
상기 레벨검출기(50)로부터 출력되는 분주비 제어정보인 Vfc와 상기 전압제어발진기(40)로부터 출력되는 Vo(t)는 주파수조절분주기(60)로 입력된다. 상기 주파수조절분주기(60)는 상기 Vfc에 의해 선택된 분주비로 Vo(t)를 분주하여 Vref(t)를 출력한다.
상기 주파수조절분주기(60)의 구체적인 일 실시 예를 설명하면 아래와 같다.
전압제어발진기(40)로부터 제공되는 Vo(t)는 분주기(100)를 통해 2분주, 4분주, 6분주……2n분주 되어 멜티플렉서(110)로 입력된다. 상기 멀티플렉서(110)는 상기 레벨검출기(50)로부터 제공되는 분주비 제어정보 Vfc를 입력받아 상기 각 분주된 신호중 하나를 선택하여 출력된다. 예를 들면, 1이라는 Vfc가 입력되면 분주기(100)로부터 출력되는 2분주된 신호를 기준신호 Vref로 출력한다. 상기 출력되는 Vref(t)는 상기 주파수 및 위상검파기(10)로 피드백(feed back) 된다.
상술한 제어루프를 반복적으로 수행될 시 입력되는 Vs(t)의 주파수가 낮을 경우에는 루프필터(20)를 통해 출력되는 Ve(t)의 전압이 낮아지게 된다. 레벨검출기(50)는 Ve(t)의 전압이 낮아지면 주파수조절분주기(60)로부터 분주비가 높은 신호 즉, 낮은 주파수를 가지는 신호를 선택 출력하기 위한 분주비 제어정보 Vfc를 출력한다. 또한, 입력되는 Vs(t)의 주파수가 높을 경우에는 루프필터(20)를 통해 출력되는 Ve(t)의 전압이 높아지게 된다. 레벨검출기(50)는 Ve(t)의 전압이 높아지면 주파수조절분주기(60)로부터 분주비가 낮거나 분주되지 않은 신호 즉, 높은 주파수를 가지는 신호를 선택 출력하기 위한 분주비 제어정보 Vfc를 출력한다. 상술한 바와 같은 동작에서 전압제어발진기(40)의 발진 주파수와 발진가변범위는 통상적인 VCO와 동일하나 분주비에 따라 입력신호가 저주파일 경우나 고주파일 경우에 모두 적용이 가능한 광대역 위상동기루프(Wide range PLL)와 동일한 동작을하게 된다.
상술한 일 실시 예에서는 상기 분주비를 결정하는 레벨검출기(50)를 루프필터(20) 다음에 두어 Ve(t)의 레벨로 분주비를 결정하였으나, 다른 실시 예로써 입력되는 신호인 Vs(t)의 레벨로 분주비를 결정하게 할 수 있다. 즉, 분주비를 결정하는 레벨검출기(50)를 주파수 및 위상검출기(10) 앞에 설정하여 입력되는 신호 Vs(t)의 주파수를 검출하여 저주파인지 고주파인지를 감지하여 분주비를 결정할 수 있다.
본 발명은 광대역 전압제어발진기의 기능을 통상적인 전압제어발진기를 이용하여 구현함으로써 제조 원가를 낮출수 있어 경제적이며, 제조가 용이하여 주로 주파수를 동기 시키기 위한 회로에 적용이 가능하다.

Claims (4)

  1. 광대역 위상동기루프에 있어서,
    입력신호와 기준신호의 주파수와 위상차에 따른 신호를 출력하는 주파수 및 위상검출기와,
    주파수 및 위상검출기로부터 출력되는 신호를 소정 주파수 대역으로 필터링하는 루프필터와,
    상기 루프필터로부터 출력되는 신호의 전압에 따라 주파수를 가변하여 상기 가변된 주파수를 가지는 신호를 출력하는 전압제어발진기와,
    상기 루프필터로부터 출력되는 신호의 전압 레벨을 검출하여 분주비 제어정보를 출력하는 레벨검출기와,
    상기 전압제어발진기로부터 출력되는 신호를 상기 분주비 제어정보에 따른 분주비로 분주하여 상기 기준신호를 출력하는 주파수조절분주기로 구성됨을 특징으로 하는 협대역 전압제어발진기를 이용한 광대역 위상동기 루프회로.
  2. 제1항에 있어서, 상기 레벨검출기는,
    공급 전압을 소정 비율로 분압하는 분압회로와,
    상기 분압된 전압 레벨과 상기 루프필터로부터 출력되는 신호의 전압 레벨을 비교하여 분주비 제어정보를 출력하는 비교회로로 구성됨을 특징으로 하는 협대역 전압제어발진기를 이용한 광대역 위상동기 루프회로.
  3. 제1항에 있어서, 상기 주파수조절분주기는,
    상기 전압제어발진기로부터 출력되는 신호를 서로 다른 분주비로 분주하여 서로 다른 주파수를 가지는 신호를 출력하는 분주기와,
    상기 분주비 제어정보에 따라 상기 분주기로부터 출력되는 서로 다른 주파수의 신호중 하나의 신호를 선택하여 상기 기준전압으로 출력하는 멀티플렉서로 구성됨을 특징으로 하는 협대역 전압제어발진기를 이용한 광대역 위상동기 루프회로.
  4. 제3항에 있어서,
    상기 비교회로를 구성하는 비교기의 개수는 상기 분주기에서 제공되는 분주비 수에 의해 결정됨을 특징으로 하는 협대역 전압제어발진기를 이용한 광대역 위상동기 루프회로.
KR1019960070544A 1996-12-23 1996-12-23 협대역전압제어발진기를이용한광대역위상동기루프회로 KR100253153B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960070544A KR100253153B1 (ko) 1996-12-23 1996-12-23 협대역전압제어발진기를이용한광대역위상동기루프회로
CN97123089A CN1111957C (zh) 1996-12-23 1997-12-05 采用窄带压控振荡器的宽带锁相环电路
US08/996,880 US5999024A (en) 1996-12-23 1997-12-23 Wide band phase locked loop circuit using narrow band voltage controlled oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960070544A KR100253153B1 (ko) 1996-12-23 1996-12-23 협대역전압제어발진기를이용한광대역위상동기루프회로

Publications (2)

Publication Number Publication Date
KR19980051635A true KR19980051635A (ko) 1998-09-25
KR100253153B1 KR100253153B1 (ko) 2000-04-15

Family

ID=19490385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960070544A KR100253153B1 (ko) 1996-12-23 1996-12-23 협대역전압제어발진기를이용한광대역위상동기루프회로

Country Status (3)

Country Link
US (1) US5999024A (ko)
KR (1) KR100253153B1 (ko)
CN (1) CN1111957C (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408118B1 (ko) * 2000-06-13 2003-12-03 알프스 덴키 가부시키가이샤 전압제어발진회로
KR20040022652A (ko) * 2002-09-09 2004-03-16 삼성전자주식회사 락킹 시간을 줄이기 위한 주파수 교정회로를 가지는ｐｌｌ 및 이를 이용한 락킹 방법
US7310009B2 (en) 2004-12-11 2007-12-18 Samsung Electronics Co., Ltd Phase locked loop circuit having deadlock protection circuit and methods of operating same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515526B2 (en) 1999-04-26 2003-02-04 Ando Electric Co., Ltd. Phase fluctuation generation
CN1167199C (zh) * 2000-06-08 2004-09-15 华为技术有限公司 注入型同步窄带再生锁相环
US7088797B2 (en) * 2002-09-10 2006-08-08 Broadcom Corporation Phase lock loop with cycle drop and add circuitry
KR100519482B1 (ko) * 2002-11-30 2005-10-07 인티그런트 테크놀로지즈(주) 전압 제어 발진기의 주파수 이득 변화가 보상된 위상 고정루프 주파수 합성기
JP4546716B2 (ja) * 2003-11-10 2010-09-15 シャープ株式会社 Ｐｌｌクロック信号生成回路
KR100825862B1 (ko) * 2006-09-29 2008-04-28 한국전자통신연구원 쿼드러쳐 전압제어발진기
CN102841246B (zh) * 2012-08-31 2015-05-27 长城汽车股份有限公司 一种高精度电压测量电路
CN110995255B (zh) * 2019-12-13 2024-01-23 贵州航天计量测试技术研究所 一种具有快锁功能的宽带低相噪锁相环

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4516083A (en) * 1982-05-14 1985-05-07 Motorola, Inc. Fast lock PLL having out of lock detector control of loop filter and divider
FI90169C (fi) * 1991-12-31 1993-12-27 Nokia Mobile Phones Ltd Foerfarande och kopplingsarrangemang foer att alstra en modulerad signal
US5371480A (en) * 1992-12-04 1994-12-06 Telefonaktiebolaget L M Ericsson Step controlled signal generator
US5334952A (en) * 1993-03-29 1994-08-02 Spectralink Corporation Fast settling phase locked loop

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408118B1 (ko) * 2000-06-13 2003-12-03 알프스 덴키 가부시키가이샤 전압제어발진회로
KR20040022652A (ko) * 2002-09-09 2004-03-16 삼성전자주식회사 락킹 시간을 줄이기 위한 주파수 교정회로를 가지는ｐｌｌ 및 이를 이용한 락킹 방법
US7310009B2 (en) 2004-12-11 2007-12-18 Samsung Electronics Co., Ltd Phase locked loop circuit having deadlock protection circuit and methods of operating same

Also Published As

Publication number Publication date
CN1111957C (zh) 2003-06-18
US5999024A (en) 1999-12-07
KR100253153B1 (ko) 2000-04-15
CN1195928A (zh) 1998-10-14

Similar Documents

Publication Publication Date Title
US5920233A (en) Phase locked loop including a sampling circuit for reducing spurious side bands
EP0652642B1 (en) Phase-locked loop circuit with holdover mode
US5473274A (en) Local clock generator
US7372339B2 (en) Phase lock loop indicator
US6549599B2 (en) Stable phase locked loop having separated pole
EP1057265A1 (en) Phase lock loop enabling smooth loop bandwidth switching
US6759838B2 (en) Phase-locked loop with dual-mode phase/frequency detection
KR19980051635A (ko) 협대역 전압제어발진기를 이용한 광대역 위상동기 루프회로
US5315623A (en) Dual mode phase-locked loop
US6064273A (en) Phase-locked loop having filter with wide and narrow bandwidth modes
EP0764366B1 (en) A method for controlling a phase-locked loop, and a phase-locked loop
US6515526B2 (en) Phase fluctuation generation
US20070229175A1 (en) Phase lock loop circuit
US6107890A (en) Digital phase comparator and frequency synthesizer
US7123065B1 (en) Method of improving lock acquisition times in systems with a narrow frequency range
JPH0879013A (ja) パイロット信号検出用のスイッチドキャパシタ帯域通過フィルタ
KR960009972B1 (ko) Pll회로
GB2349520A (en) Phase fluctuation generation circuit
KR0183699B1 (ko) 위상동기루프 회로에 있어서 주파수도입범위 측정회로
KR200157538Y1 (ko) 무조정 전압제어발진기를 가진 위상제어루프회로
CA2037159C (en) Phase-locked loop type frequency synthesizer having improved loop response
JPH04368020A (ja) 周波数シンセサイザ
RU2416158C1 (ru) Цифровой синтезатор частот
KR0138904Y1 (ko) 광대역 구현 위상동기루프(pll)
KR0163900B1 (ko) 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee