CN1195928A - 采用窄带压控振荡器的宽带锁相环电路 - Google Patents

采用窄带压控振荡器的宽带锁相环电路 Download PDF

Info

Publication number
CN1195928A
CN1195928A CN97123089A CN97123089A CN1195928A CN 1195928 A CN1195928 A CN 1195928A CN 97123089 A CN97123089 A CN 97123089A CN 97123089 A CN97123089 A CN 97123089A CN 1195928 A CN1195928 A CN 1195928A
Authority
CN
China
Prior art keywords
frequency
signal
voltage
produces
distribution ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97123089A
Other languages
English (en)
Other versions
CN1111957C (zh
Inventor
姜锡奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1195928A publication Critical patent/CN1195928A/zh
Application granted granted Critical
Publication of CN1111957C publication Critical patent/CN1111957C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种利用窄带压控振荡器的宽带锁相环,包括:频率和相位检测器,用于产生与输入信号和参考信号之间频率和相位差对应的电压;环滤波器,用于滤波从频率和相位检测器产生的信号为确定带宽;压控振荡器,用于产生其振荡频率按照从环滤波器产生的信号电压而变化的信号;电平检测器,通过检测从环滤波器产生的信号的电压电平来产生分配比控制信息;和可变频率分频器,按照分配比对从压控振荡器产生的信号进行分频,以产生参考信号。

Description

采用窄带压控振荡器的 宽带锁相环电路
本发明涉及到宽带锁相环，更具体地，涉及到采用窄带压控振荡器的宽带锁相环。
典型的PLL(锁相环)广泛地应用于通信设备，控制设备等，通过锁定输入信号的相位来稳定电路。近来，已经采用具有比典型PLL输入信号工作范围宽的宽带PLL。采用了一个宽带VCO(压控振荡器)，用于宽带PLL。
图1显示了一般的采用宽带VCO的宽带PLL。
频率和相位检测器10产生与两个输入Vs(t)和Vref(t)之间频率差和相位差对应的电压Vd(t)。作为低通滤波器的环滤波器20消除从频率和相位检测器10产生的电压Vd(t)的高频成份，以产生适合于系统特性的电压Ve(t)。宽带VC030产生信号Vref(t)，其振荡频率按照从环滤波器20产生的电压Ve(t)而变化。
在工作时。输入信号Vs(t)和参考信号Vref(t)被加到频率和相位检测器10。频率和相位检测器10将输入信号Vs(t)的频率和相位与参考信号的频率和相位进行比较，并产生电压Vd(t)。电压Vd(t)加到环滤波器20，它产生具有适合于该系统特性的滤波后的电压Ve(t)。从环滤波器20产生的电压Ve(t)被加到宽带VCO30，它产生具有与控制电压Ve(t)对应的振荡频率的参考信号Vref(t)。参考信号Vref(t)返回到频率和相位检测器10。通过重复进行这种控制环，就产生了与具有宽范围的输入信号Vs(t)的频率和相位锁定的信号。
如上所述，在宽带PLL中使用了宽带VCO30。可是很难制造宽带VCO而且宽带VCO的制造成本很高。
因此本发明的目的是提供一种利用窄带压控振荡器的宽带PLL来处理宽频带的输入信号的装置。
本发明采用的宽带锁相环电路包括：频率和相位检测器，用于产生与输入信号Vs(t)和参考信号Vref(t)之间频率差和相位差对应的信号；环滤波器，用于滤波从频率和相位检测器产生的信号为预定带宽；压控振荡器，用于产生其频率按照从环滤波器产生的信号电压而变化的信号；电平检测器，通过检测从环滤波器产生的信号的电压电平来产生分配比控制信息；可变频率分频器，按照分配比控制信息确定的分配比对从压控荡器产生的信号进行分配频率以产生参考信号。
通过下面结合附图对本发明的最佳实施例进行的描述，本发明的上述目的和优点将更清楚。
图1是利用宽带压控振荡器的常规宽带锁相环的方框图；
图2是按照本发明实施例的利用窄带压控振荡器的宽带锁相环的方框图；
图3是图2所示电平检测器的详细电路图；和
图4是图2所示可变频率分频器的详细方框图。
参见图2，所示的是按照本发明实施例的利用窄带VCO的宽带PLL。频率和相位检测器10产生与两个输入信号Vs(t)和Vref(t)之间频率差和相位差对应的电压Vd(t)。作为低通滤波器的环滤波器20消除从频率和相位检测器10产生的电压Vd(t)的高频成份，以产生适合于系统特性的电压Ve(t)。VCO40具有窄带特性并产生信号Vo(t)，其振荡频率按照从环滤波器20产生的电压Ve(t)而变化。由于VCO40具有窄带特性，它与电平检测器50和可变频率分频器60合起来显示了比如宽带VCO的特性。电平检测器50检测从环滤波器20产生的电压Ve(t)的电平值并产生与检测的电平值对应的控制信息Vfc。该电平检测器50利用模/数转换器将模拟数据转换成具有预定比特数的数字数据。可变频率分频器60按照从电平检测器50产生的控制信息Vfc来调整分配比并用该分配比对VCO40产生的信号Vo(t)进行分频，以产生参考信号Vref(t)。
图3示出了电平检测器50的详细结构。电阻R1，R2，R3和R4串联连接在电源电压Vcc和地之间。第一比较器70的非反向端(+)连接在电阻R1和R2之间。电阻R1，R2，R3和R4具有相同的阻值并用作为将电源电压Vcc分成预定比率的分配电路。第二比较器80的非反向端(+)连接在电阻R2和R3之间。第三比较器90的非反向端(+)连接在电阻R3和R4之间。比较器70，80和90的反向端(-)被连接到图2所示的环滤波器20的输出端。比较器70，80和90用作为比较电路，用于将由电阻R1，R2，R3和R4分配的电压Va1，Va2和Va3与从环滤波器20产生的电压Ve(t)相比较，并产生分配比控制信息Vfc。从比较器70，80和90产生的3比特的控制信息被提供到图2所示的可变频率分频器60。比较器70，80和90的数目确定了通过图2所示可变频率分频器60分配的分配比。
图4显示了可变频率分频器60的详细结构。分频器100以预定分配比对从图2所示的VCO40产生的电压Vo(t)的频率进行分频。多路复用器(MUX)110根据由电平检测器50产生的控制信息Vfc从分频器100产生的信号中选择，并产生作为参考信号Vref(t)选择的信号。
下面将结合图2，3和4来描述按照本发明的宽带PLL的工作。输出信号Vs(t)和参考信号Vref(t)被加到频率和相位检测器10，它产生频率和相位的比较结果Vd(t)。电压Vd(t)加到环滤波器20，它产生具有适合于该系统特性的频带的电压Ve(t)。从环滤波器20产生的电压Ve(t)被加到VCO40和电平检测器50。电平检测器50检测电压Ve(t)的电平并产生用于确定可变频率分频器分配比的控制信息Vfc。如果构成电平检测器50的电阻R1，R2，R3和R4互相相等，则提供到比较器70，80和90的参考电压Va1，Va2和Va3可由下面的式子表示：
Va1＝3/4×Vcc
Va2＝2/4×Vcc
Va3＝1/4×Vcc
其中，Va1，Va2和Va3分别为第一，第二和第三比较器70，80和90的参考电压。如果从环滤波器20产生的电压Ve(t)大于或等于参考电压Va1，Va2和Va3，比较器70，80和90分别产生逻辑“低”的分配比控制信息，否则它们将分别产生逻辑“高”的分配比控制信息。如果电压Ve(t)大于或等于参考电压Va3但小于参考电压Va2(即Va3≤Ve(t)＜Va2)，则第一和第二比较器70和80产生逻辑“高”的分配比控制信息，而第三比较器90产生逻辑“低“的分配比控制信息。因此，从电平检测器50产生的3比特分配比控制信息为“110”。
该VCO40产生其频率随环滤波器20产生的电压Ve(t)的电平而变化的电压Vo(t)。按照输入电压的电平而改变频率的VCO40是众所周知的，因此这儿就不详细描述了。
从电平检测器50产生的分配比控制信息Vfc和从VCO40产生的电压Vo(t)被加到可变频率分频器60。可变频率分频器60以由控制信息Vfc选择的分配比对电压Vo(t)进行分频，并产生参考信号Vref(t)。
现在将参考图4来描述可变频率分频器60的详细工作的例子。从VCO40产生的电压Vo(t)通过分频器100被20，21，22，…2n分频，该分频的信号被加到多路复用器110。多路复用器从电平检测器50接收分配比控制信号Vfc并选择一个分频的信号。例如，如果接收的是控制信息“110”，则多路复用器选择从分频器100产生的22分频信号，作为参考信号Vref(t)。参考信号Vref(t)返回到频率和相位检测器10。
当从电平检测器50产生的控制信息Vfc为3比特时，分配比列于下面的表1。
             表1
   控制信息Vfc    分配比
      111      23
      110      22
      100      21
      000      20
如表1所示，由于控制信息Vfc为3比特，从多路复用器110选择的信号具有的分配比在20至23范围内。
通过上述控制环的重复实施，如果输入电压Vs(t)具有低的频率，从环滤波器20产生的电压Ve(t)也变成低的。如果该电压Ve(t)变成低的，电平检测器50产生分配比控制信息Vfc，用于选择地产生具有高分配比的信号，即具有来自可变频率分频器60低频率的信号。如果输入电压Vs(t)具有高频率，从环滤波器20产生的电压Ve(t)变成高的。然后电平检测器50产生分配比控制信息Vfc，用于选择地产生未分配的或具有低分配比的信号，即具有高频率的信号。该VCO具有与典型VCO相同的振荡频率和可变振荡范围。可是，该VCO40可与宽带PLL一同工作，按照分配比，它可以应用于低频或高频输入信号。
作为本发明的另一个实施例，电平检测器50可利用输入信号Vs(t)而不是电压Ve(t)来确定分配比。即，通过将电平检测器50定位用于在频率和相位检测器10之前来确定分配比并检测输入信号Vs(t)的频率来确定分配比。
在本发明的宽带PLL中，利用典型的VCO可达到宽带VCO的功能。
因此VCO的造价可降低并容易制造，这种宽带PLL可应用于锁定频率的电路。
本发明已参照其实施例进行说明和展示，应理解到不脱离本发明的精神和范围，普通专业技术人员可作出各种变化和改型，本发明的范围由权利要求确定。

Claims (4)

1.一种宽带锁相环电路，包括：
频率和相位检测器，用于产生与输入信号和参考信号之间频率和相位差对应的电压；
环滤波器，用于滤波从所说频率和相位检测器产生的信号为预定带宽；
压控振荡器，用于产生其频率按照从所说环滤波器产生的信号电压而变化的信号；
电平检测器，通过检测从环滤波器产生的信号的电压电平来产生分配比控制信息；和
可变频率分频器，通过按照所说分配比控制信息确定的分配比对从压控振荡器产生的信号进行分频，以产生所说的参考信号。
2.按照权利要求1的宽带锁相环电路，其中，所说电平检测器包括：
分配电路，用于将电源电压分成规定比率的电压电平；和
比较电路，用于将分配的电压电平与从所说环滤波器产生的信号电压电平相比较，以产生所说的分配比控制信息。
3.按照权利要求1的宽带锁相环电路，其中，所说可变频率分频器包括：
分频器，用于以不同分配比对从所说压控振荡器产生的信号进行分频，以产生具有不同频率的信号；和
多路复用器，用于按照所说分配比控制信号从所说分频器产生的不同频率的信号中选择一种信号。
4.按照权利要求3的宽带锁相环电路，其中，构成所说比较电路的比较器的数量由所说分频器提供的分配比数确定。
CN97123089A 1996-12-23 1997-12-05 采用窄带压控振荡器的宽带锁相环电路 Expired - Fee Related CN1111957C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019960070544A KR100253153B1 (ko) 1996-12-23 1996-12-23 협대역전압제어발진기를이용한광대역위상동기루프회로
KR70544/1996 1996-12-23
KR70544/96 1996-12-23

Publications (2)

Publication Number Publication Date
CN1195928A true CN1195928A (zh) 1998-10-14
CN1111957C CN1111957C (zh) 2003-06-18

Family

ID=19490385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97123089A Expired - Fee Related CN1111957C (zh) 1996-12-23 1997-12-05 采用窄带压控振荡器的宽带锁相环电路

Country Status (3)

Country Link
US (1) US5999024A (zh)
KR (1) KR100253153B1 (zh)
CN (1) CN1111957C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001095491A1 (fr) * 2000-06-08 2001-12-13 Huawei Technologies Co., Ltd. Boucle asservie en phase reproductible a bande etroite a synchronisation par injection
CN102841246A (zh) * 2012-08-31 2012-12-26 长城汽车股份有限公司 一种高精度电压测量电路

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515526B2 (en) 1999-04-26 2003-02-04 Ando Electric Co., Ltd. Phase fluctuation generation
JP2001358532A (ja) * 2000-06-13 2001-12-26 Alps Electric Co Ltd 電圧制御発振回路
KR20040022652A (ko) * 2002-09-09 2004-03-16 삼성전자주식회사 락킹 시간을 줄이기 위한 주파수 교정회로를 가지는ｐｌｌ 및 이를 이용한 락킹 방법
US7088797B2 (en) * 2002-09-10 2006-08-08 Broadcom Corporation Phase lock loop with cycle drop and add circuitry
KR100519482B1 (ko) * 2002-11-30 2005-10-07 인티그런트 테크놀로지즈(주) 전압 제어 발진기의 주파수 이득 변화가 보상된 위상 고정루프 주파수 합성기
JP4546716B2 (ja) * 2003-11-10 2010-09-15 シャープ株式会社 Ｐｌｌクロック信号生成回路
KR100652390B1 (ko) 2004-12-11 2006-12-01 삼성전자주식회사 데드락 방지회로를 구비하는 위상동기 루프 회로 및 이의데드락 방지방법
KR100825862B1 (ko) * 2006-09-29 2008-04-28 한국전자통신연구원 쿼드러쳐 전압제어발진기
CN110995255B (zh) * 2019-12-13 2024-01-23 贵州航天计量测试技术研究所 一种具有快锁功能的宽带低相噪锁相环

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4516083A (en) * 1982-05-14 1985-05-07 Motorola, Inc. Fast lock PLL having out of lock detector control of loop filter and divider
FI90169C (fi) * 1991-12-31 1993-12-27 Nokia Mobile Phones Ltd Foerfarande och kopplingsarrangemang foer att alstra en modulerad signal
US5371480A (en) * 1992-12-04 1994-12-06 Telefonaktiebolaget L M Ericsson Step controlled signal generator
US5334952A (en) * 1993-03-29 1994-08-02 Spectralink Corporation Fast settling phase locked loop

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001095491A1 (fr) * 2000-06-08 2001-12-13 Huawei Technologies Co., Ltd. Boucle asservie en phase reproductible a bande etroite a synchronisation par injection
CN102841246A (zh) * 2012-08-31 2012-12-26 长城汽车股份有限公司 一种高精度电压测量电路

Also Published As

Publication number Publication date
CN1111957C (zh) 2003-06-18
KR19980051635A (ko) 1998-09-25
US5999024A (en) 1999-12-07
KR100253153B1 (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
US5610955A (en) Circuit for generating a spread spectrum clock
CN1158768C (zh) 带有抖动补偿的分数n分频的频率综合器
US5920233A (en) Phase locked loop including a sampling circuit for reducing spurious side bands
CN1111957C (zh) 采用窄带压控振荡器的宽带锁相环电路
US7042258B2 (en) Signal generator with selectable mode control
US6140882A (en) Phase lock loop enabling smooth loop bandwidth switching
CN1202042A (zh) 环路状态受控的多频带锁相环频率合成器
EP0521859A1 (en) PLL FREQUENCY SYNTHESISER WITH HARD LIMITER CONTROLLED BY A DIRECT DIGITAL SYNTHESISER.
CN1801624A (zh) 频率快速锁定装置、频率合成器以及频率快速锁定方法
US20040001600A1 (en) Phase locked loop circuit for reducing electromagnetic interference and contorl method thereof
US6759838B2 (en) Phase-locked loop with dual-mode phase/frequency detection
US7015764B2 (en) Analog implementation of spread spectrum frequency modulation in a programmable phase locked loop (PLL) system
CN1215258A (zh) 锁相环频率合成器
CN1048598C (zh) 用于快速回响的频率综合器
US5900784A (en) Very low-gain voltage controlled oscillator
US6466069B1 (en) Fast settling charge pump
US5055803A (en) Parameter tolerant PLL synthesizer
US10218367B2 (en) Frequency synthesizing device and automatic calibration method thereof
CN1072411C (zh) 一种控制锁相环的方法以及一种锁相环
US6624705B1 (en) Control circuit for phase-locked loop (PLL) with reduced cycle slip during acquisition of phase lock
US7023249B1 (en) Phase locked loop with low phase noise and fast tune time
US5365202A (en) PLL frequency synthesizer using plural phase comparisons
US7123065B1 (en) Method of improving lock acquisition times in systems with a narrow frequency range
EP2201683A1 (en) Increasing of pwm resolution by modulation
WO2002078188A1 (en) Apparatus for generating spread spectrum frequency-modulated clock pulses having reduced electromagnetic interference (emi)

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030618

Termination date: 20141205

EXPY Termination of patent right or utility model