CN111446961A - 频率综合器和频率综合器的驱动方法 - Google Patents

频率综合器和频率综合器的驱动方法 Download PDF

Info

Publication number
CN111446961A
CN111446961A CN202010300206.1A CN202010300206A CN111446961A CN 111446961 A CN111446961 A CN 111446961A CN 202010300206 A CN202010300206 A CN 202010300206A CN 111446961 A CN111446961 A CN 111446961A
Authority
CN
China
Prior art keywords
frequency
voltage
controlled
controlled oscillator
tuning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010300206.1A
Other languages
English (en)
Inventor
谢妙兴
王明
汤祥云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Wearlinks Electronics Technology Co ltd
Original Assignee
Shanghai Wearlinks Electronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Wearlinks Electronics Technology Co ltd filed Critical Shanghai Wearlinks Electronics Technology Co ltd
Priority to CN202010300206.1A priority Critical patent/CN111446961A/zh
Publication of CN111446961A publication Critical patent/CN111446961A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种频率综合器和频率综合器的驱动方法。该频率综合器包括鉴相器、电荷泵和压控振荡单元；鉴相器的第一输入端与压控振荡单元的输出端电连接，鉴相器的第二输入端与参考频率输入端电连接，鉴相器的输出端与电荷泵的输入端电连接，电荷泵的输出端与压控振荡单元的输入端电连接；压控振荡单元包括至少两个压控振荡器；至少两个压控振荡器并联；一压控振荡器的频率调谐范围中的最小调谐频率小于另一压控振荡器的频率调谐范围中的最小调谐频率，且一压控振荡器的频率调谐范围中的最大调谐频率大于或等于另一压控振荡器的频率调谐范围中的最小调谐频率。可以在不降低频率综合器的噪声性能的基础上增加了频率综合器的频率调谐范围。

Description

频率综合器和频率综合器的驱动方法
技术领域
本发明实施例涉及频率合成的技术领域，尤其涉及一种频率综合器和频率综合器的驱动方法。
背景技术
频率综合器是射频电路中不可或缺的基本要素。然而，频率综合器的噪声性能和频率调谐范围存在矛盾。当频率调谐范围比较大时，频率综合器中的压控振荡器(Voltage-Controlled Oscillator，VCO)的调谐增益很大，使得VCO对噪声敏感，导致频率综合器的整体噪声性能变差，无法满足客户需求。另外，当频率综合器的频率调谐范围比较大时，会导致VCO的电容阵列比较大，使得VCO需要较大的起振电流起振，从而会增加VCO的功耗，进而增加了频率综合器的功耗。
发明内容
本发明提供一种频率综合器和频率综合器的驱动方法，在不降低频率综合器的噪声性能的基础上增加频率综合器的频率调谐范围，同时可以减小频率综合器的功耗。
第一方面，本发明实施例提供了一种频率综合器，包括鉴相器、电荷泵和压控振荡单元；所述鉴相器的第一输入端与所述压控振荡单元的输出端电连接，所述鉴相器的第二输入端与参考频率输入端电连接，所述鉴相器的输出端与所述电荷泵的输入端电连接，所述电荷泵的输出端与所述压控振荡单元的输入端电连接；
所述压控振荡单元包括至少两个压控振荡器；至少两个所述压控振荡器并联；一所述压控振荡器的频率调谐范围中的最小调谐频率小于另一所述压控振荡器的频率调谐范围中的最小调谐频率，且一所述压控振荡器的频率调谐范围中的最大调谐频率大于或等于另一所述压控振荡器的频率调谐范围中的最小调谐频率。
可选地，一所述压控振荡器的频率调谐范围中最小调谐频率小于另一所述压控振荡器的最小调谐频率，且一所述压控振荡器的频率调谐范围中最大调谐频率大于另一所述压控振荡器的最小调谐频率。
可选地，至少两个所述压控振荡器的频率调谐增益相等。
可选地，所述压控振荡器包括CMOS LC振荡器。
可选地，频率综合器还包括分频器；所述鉴相器和所述压控振荡单元通过所述分频器电连接；
所述分频器的输入端与所述压控振荡单元的输出端电连接，所述分频器的第一输出端与所述鉴相器的第一输入端电连接；所述分频器用于根据所述压控振荡单元输出的频率进行分频。
可选地，频率综合器还包括环路滤波器；所述电荷泵通过所述环路滤波器与所述压控振荡单元电连接；
所述环路滤波器的输入端与所述电荷泵的输出端电连接，所述环路滤波器的输出端与所述压控振荡单元的输入端电连接；所述环路滤波器用于对所电荷泵输出的信号进行滤波。
可选地，所述环路滤波器包括多个串联的第一电阻、多个串联的第二电阻、第一电容、多个并联的第二电容、多个并联的第三电容以及多个开关；所述开关分别与多个所述第一电阻和多个所述第二电阻并联，以及分别与多个所述第二电容和多个所述第三电容串联；所述第一电容、所述第二电容和所述第三电容的第二端接地，所述第一电容的第一端与串联的第一电阻的第一端和串联的第二电阻的第一端电连接，并作为所述环路滤波器的输入端，串联的第一电阻的第二端与所述第二电容的第一端电连接，串联的第二电阻的第二端与所述第三电容的第一端电连接，并作为所述环路滤波器的输出端。
可选地，频率综合器还包括频率预调单元；
所述频率预调单元的第一输入端与所述分频器的第二输出端电连接，所述频率预调单元的第二输入端与预设频率输入端电连接，所述频率预调单元的输出端与所述压控振荡器的预调输入端电连接；所述频率预调单元用于采用二分法调节所述压控振荡器的频率。
第二方面，本发明实施例还提供了一种频率综合器的驱动方法，用于驱动本发明任意实施例提供的频率综合器，包括：
根据参考频率选取压控振荡单元中的一个压控振荡器工作；其中，所述参考频率在所述压控振荡器的频率调谐范围内。
可选地，在根据参考频率选取压控振荡单元中的一个压控振荡器工作之前，还包括：
采用二分法调节所述压控振荡器的频率。
本发明实施例的技术方案，通过在频率综合器中设置压控振荡单元，压控振荡单元包括至少两压控振荡器，至少两个压控振荡器并联；一压控振荡器的频率调谐范围中的最小调谐频率小于另一压控振荡器的频率调谐范围中的最小调谐频率，且一压控振荡器的频率调谐范围中的最大调谐频率大于或等于另一压控振荡器的频率调谐范围中的最小调谐频率。在频率综合器工作时，可以根据频率综合器的调谐频率选择其中一个压控振荡器工作，从而在不增加压控振荡器的调谐增益的基础上，增加了压控振荡单元的频率调谐范围，实现了在不降低频率综合器的噪声性能的基础上增加了频率综合器的频率调谐范围，增加了频率综合器的使用范围。另外，由于压控振荡器的调谐增益比较小，使得压控振荡器中的电容阵列比较小，压控振荡器的寄生电阻比较小，从而可以减小压控振荡器的功耗，进而减小了频率综合器的功耗。
附图说明
图1为本发明实施例提供的一种频率综合器的结构示意图；
图2为本发明实施例提供的一种CMOS LC振荡器的结构示意图；
图3为本发明实施例提供的一种压控振荡单元的结构示意图；
图4为本发明实施例提供的另一种频率综合器的结构示意图；
图5为本发明实施例提供的另一种频率综合器的结构示意图；
图6为本发明实施例提供的一种环路滤波器的结构示意图；
图7为本发明实施例提供的另一种频率综合器的结构示意图；
图8为本发明实施例提供的一种频率综合器的驱动方法的流程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1为本发明实施例提供的一种频率综合器的结构示意图。如图1所示，该频率综合器包括鉴相器10、电荷泵20和压控振荡单元30；鉴相器10的第一输入端101与压控振荡单元30的输出端301电连接，鉴相器10的第二输入端102与参考频率输入端Fref电连接，鉴相器10的输出端103与电荷泵20的输入端201电连接，电荷泵20的输出端202与压控振荡单元30的输入端302电连接；压控振荡单元30包括至少两个压控振荡器；至少两个压控振荡器并联；一压控振荡器的频率调谐范围中的最小调谐频率小于另一压控振荡器的频率调谐范围中的最小调谐频率，且一压控振荡器的频率调谐范围中的最大调谐频率大于或等于另一压控振荡器的频率调谐范围中的最小调谐频率。
具体地，如图1所示，压控振荡单元30示例性地包括两个压控振荡器，分别为第一压控振荡器310和第二压控振荡器320，第一压控振荡器310和第二压控振荡器320并联。即第一压控振荡器310的输入端与第二压控振荡器320的输入端电连接作为压控振荡单元30的输入端302，第一压控振荡器310的输出端与第二压控振荡器320的输出端电连接作为压控振荡单元30的输出端301。可以设置第一压控振荡器310的频率调谐范围中最小调谐频率小于第二压控振荡器320的频率调谐范围中的最小调谐频率，且第一压控振荡器310的频率调谐范围中最大调谐频率大于或等于第二压控振荡器320的频率调谐范围中的最小调谐频率。即第一压控振荡器310的调谐频率小于第二压控振荡器320的调谐频率，且第一压控振荡器310的频率调谐范围与第二压控振荡器320的频率调谐范围连续或部分交叠，从而可以使得压控振荡单元30的频率调谐范围为第一压控振荡器310的频率调谐范围和第二压控振荡器320的频率调谐范围之和，在不增加压控振荡单元30的调谐增益的基础上增加了压控振荡单元30的频率调谐范围。
在频率综合器工作时，当频率综合器的调谐频率比较小，位于第一压控振荡器310的频率调谐范围内，可以控制第一压控振荡器310工作，第二压控振荡器320不工作。此时第一压控振荡器310输出的信号至鉴相器10的第一输入端101，鉴相器10的第二输入端102输入参考频率输入端Fref提供的参考信号，第一压控振荡器310输出的信号频率和参考信号的频率经鉴相器10进行比较。当参考信号的频率大于第一压控振荡器310输出的信号频率时，鉴相器10输出控制信号控制电荷泵20为第一压控振荡器310提供的控制电压提高，使得第一压控振荡器310输出的信号频率增加。当参考信号的频率小于第一压控振荡器310输出的信号频率时，鉴相器10输出控制信号控制电荷泵20为第一压控振荡器310提供的控制电压下降，使得第一压控振荡器310输出的信号频率减小。直至参考信号的频率等于第一压控振荡器310输出的信号频率，此时第一压控振荡器310输出的信号频率等于参考信号的频率。同理，当频率综合器的调谐频率比较大，位于第二压控振荡器320的频率调谐范围内，可以控制第一压控振荡器310不工作，第二压控振荡器320工作。此时第二压控振荡器320输出的信号至鉴相器10的第一输入端101，鉴相器10比较第二压控振荡器320输出的信号频率和参考信号的频率。当参考信号的频率大于第二压控振荡器320输出的信号频率时，鉴相器10输出控制信号控制电荷泵20为第二压控振荡器320提供的控制电压提高，使得第二压控振荡器320输出的信号频率增加。当参考信号的频率小于第二压控振荡器320输出的信号频率时，鉴相器10输出控制信号控制电荷泵20为第二压控振荡器320提供的控制电压下降，使得第二压控振荡器320输出的信号频率减小。直至参考信号的频率等于第二压控振荡器320输出的信号频率，此时第一压控振荡器310输出的信号频率等于参考信号的频率。由此可知，在频率综合器工作时，可以根据频率综合器的调谐频率选择第一压控振荡器310或第二压控振荡器320工作，从而在不增加第一压控振荡器310和第二压控振荡器320的调谐增益的基础上，增加了压控振荡单元30的频率调谐范围，实现了在不降低频率综合器的噪声性能的基础上增加了频率综合器的频率调谐范围，增加了频率综合器的使用范围。另外，由于第一压控振荡器310和第二压控振荡器320的调谐增益比较小，使得第一压控振荡器310和第二压控振荡器320中的电容阵列比较小，第一压控振荡器310和第二压控振荡器320的寄生电阻比较小，从而可以减小第一压控振荡器310和第二压控振荡器320的功耗，进而减小了频率综合器的功耗。
需要说明的是，在其他实施例中，压控振荡单元30还可以包括多个压控振荡器，多个压控振荡器并联。并且多个压控振荡器的频率调谐范围按照从小到大排序时，多个压控振荡器的频率调谐范围依次连续或部分交叠，从而可以使得压控振荡单元30的频率调谐范围为多个压控振荡器的频率调谐范围之和，从而可以在不增加压控振荡单元30的调谐增益的基础上进一步地增加压控振荡单元30的频率调谐范围，增加了频率综合器的使用范围。
在上述技术方案的基础上，一压控振荡器的频率调谐范围中最小调谐频率小于另一压控振荡器的最小调谐频率，且一压控振荡器的频率调谐范围中最大调谐频率大于另一压控振荡器的最小调谐频率。
具体地，可以设置压控振荡单元30中的压控振荡器的频率调谐范围部分交叠，使频率综合器在不同的压控振荡器的频率调谐范围的交叠处实现连续变化。示例性地，如图1所示，可以设置第一压控振荡器310的频率调谐范围中最小调谐频率小于第二压控振荡器320的最小调谐频率，且第一压控振荡器310的频率调谐范围中最大调谐频率大于第二压控振荡器320的最小调谐频率，即第一压控振荡器310的频率调谐范围与第二压控振荡器320的频率调谐范围部分交叠，可以使频率综合器在交叠的频率范围内实现连续的变化，从而提高频率综合器调谐频率的连续性。
可选地，至少两个压控振荡器的频率调谐增益相等。
具体地，频率综合器的传递函数与压控振荡器的频率调谐增益相关，因此可以控制压控振荡单元中的至少两个压控振荡器的频率调谐增益相同，保证压控振荡单元中的不同压控振荡器工作时，频率综合器的传递函数相同，进而保证了频率综合器的稳定性。另外，当至少两个压控振荡器的频率调谐增益相等时，当采用不同的压控振荡器工作时，频率综合器的品质因数Q值也比较稳定，进一步地保证了频率综合器的稳定性。
可选地，压控振荡器包括CMOS LC振荡器。
具体地，图2为本发明实施例提供的一种CMOS LC振荡器的结构示意图。如图2所示，CMOS LC振荡器包括交叉耦合的互补金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)晶体管对、电容阵列、可调电容和电感，CMOS晶体管对为压控振荡器提供持续震荡的负阻。CMOS LC振荡器的输出频率f为
Figure BDA0002453704450000081
其中，L为CMOS LC振荡器的等效电感值，C为CMOS LC振荡器的等效电容值。由此可知，CMOS LC振荡器的输出频率与CMOS LC振荡器的等效电感值和等效电容值相关。一般情况下，CMOS LC振荡器的电感值不变，因此可以调节CMOS LC振荡器的电容值实现频率的调节。CMOS LC振荡器的电容值可以通过fcap<i>(i为大于0的整数，且小于电容阵列的行数)调节电容阵列接入CMOS LC振荡器的电容值，也可以通过CMOS LC振荡器的控制电压vtrl调节可调电容的电容值。fcap<i>可以实现CMOS LC振荡器输出频率的粗调，控制电压vtrl可以实现CMOS LC振荡器输出频率的精调。
另外，由于CMOS LC振荡器的调谐增益比较小，电容阵列比较小，电容阵列的寄生电阻比较小。CMOS LC振荡器的驱动晶体管提供较小的驱动电流，即可使CMOS晶体管对提供的负阻抵消电容阵列的寄生电阻，从而减小CMOS LC振荡器的功耗，进而减小了频率综合器的功耗。其中，驱动晶体管的驱动电流的大小由驱动电压vbias控制。
当压控振荡器为CMOS LC振荡器时，压控振荡单元还包括电流单元，用于为压控振荡器提供电流信号。图3为本发明实施例提供的一种压控振荡单元的结构示意图。如图3所示，电流单元330为第一压控振荡器310和第二压控振荡器320中的CMOS晶体管对提供电流，使得MOS晶体管对提供负阻抵消电容阵列的寄生电阻。
图4为本发明实施例提供的另一种频率综合器的结构示意图。如图4所示，频率综合器还包括分频器40；鉴相器10和压控振荡单元30通过分频器40电连接；分频器40的输入端401与压控振荡单元30的输出端301电连接，分频器40的第一输出端402与鉴相器10的第一输入端101电连接；分频器40用于根据压控振荡单元30输出的频率进行分频。
具体地，压控振荡单元30输出的信号频率一般为高频。通过分频器40对其进行分频，分频后的信号频率为压控振荡单元30输出的信号频率与分频器40的分频比的商，可以使得分频后的信号频率与参考信号的频率相等。由于压控振荡单元30中的压控振荡器的频率调谐范围不同，当不同的压控振荡器工作时，压控振荡单元30输出的信号频率不同，通过调整分频器40的分频比，使得分频后的信号频率与参考信号的频率相等。示例性地，分频器40可以为可编程的分频器，通过编程实现分频器40的分频比的变化。
图5为本发明实施例提供的另一种频率综合器的结构示意图。如图5所示，频率综合器还包括环路滤波器50；电荷泵20通过环路滤波器50与压控振荡单元30电连接；环路滤波器50的输入端501与电荷泵20的输出端202电连接，环路滤波器50的输出端502与压控振荡单元30的输入端302电连接；环路滤波器50用于对所电荷泵20输出的信号进行滤波。
具体地，环路滤波器50可以为低通滤波器，用于对电荷泵20输出的信号进行滤波。此时，频率综合器的开环传递函数为：
Figure BDA0002453704450000101
频率综合器的闭环传递函数为：
Figure BDA0002453704450000102
其中，Hol(s)为频率综合器的开环传递函数，Hcl(s)为频率综合器的闭环传递函数，Icp为电荷泵20输出的电流信号，Zlpf为环路滤波器50的传递函数，Kvco为压控振荡单元的频率调谐增益，N为分频器40的分频比。
由公式(1)和公式(2)可知，当压控振荡单元30中的不同压控振荡器工作时，不同的压控振荡器的频率调谐增益相等，即压控振荡单元的频率调谐增益不变。由于不同的压控振荡器工作时，分频器40的分频比N的变化比较大，因此可以调节环路滤波器50的传递函数Zlpf，使得频率综合器的闭环传递函数不变，避免了频率综合器初始的相位裕度偏移过大导致的频率综合器出现的不稳定，进而导致频率综合器的失锁的问题，提高了频率综合的稳定性。
可选地，环路滤波器包括多个串联的第一电阻、多个串联的第二电阻、第一电容、多个并联的第二电容、多个并联的第三电容以及多个开关；开关分别与多个第一电阻和多个第二电阻并联，以及分别与多个第二电容和多个第三电容串联；第一电容、第二电容和第三电容的第二端接地，第一电容的第一端与串联的第一电阻的第一端和串联的第二电阻的第一端电连接，并作为环路滤波器的输入端，串联的第一电阻的第二端与第二电容的第一端电连接，串联的第二电阻的第二端与第三电容的第一端电连接，并作为环路滤波器的输出端。
具体地，环路滤波器的传递函数与环路滤波器中的电阻和电容相关。通过对环路滤波器中的电阻和电容分别并联一个开关，通过开关控制环路滤波器中的电阻和电容的值，从而实现环路滤波器的传递函数的调节。示例性地，图6为本发明实施例提供的一种环路滤波器的结构示意图。如图6所示，该环路滤波器示例性地示出了包括3个串联的第一电阻R1，3个串联的第二电阻R2，第一电容C1、3个并联的第二电容C2、3个并联的第三电容C3以及多个开关K。每个第一电阻R1和每个第二电阻R2分别并联一个开关K。当开关K闭合时，可以使与其并联的电阻短路，减小电阻所在支路的电阻值。每个第二电容C2和每个第三电容C3分别串联一个开关K。当开关K闭合时，可以使与其串联的电容接入电路，增加电容所在支路的电容值。由此可知，通过控制开关K的闭合和断开，可以控制环路滤波器中的电阻值和电容值，进而可以控制环路滤波器的传递函数。
需要说明的是，多个第一电阻R1的电阻值可以不相同，多个第二电阻R2的电阻值也可以不相同，多个第二电容C2的电容值可以不相同，多个第三电容C3的电容值也可以不相同，此处不做限定。
图7为本发明实施例提供的另一种频率综合器的结构示意图。如图7所示，频率综合器还包括频率预调单元60；频率预调单元60的第一输入端601与分频器40的第二输出端403电连接，频率预调单元60的第二输入端602与预设频率输入端N.F电连接，频率预调单元60的输出端603与压控振荡器vco的预调输入端303电连接；频率预调单元60用于采用二分法调节压控振荡器的频率。
具体地，在调节压控振荡单元中的压控振荡器的输出频率时，可以通过频率预调单元60对其进行粗调。如图6所示，在电荷泵为压控振荡器提供控制电压精调压控振荡器的输出频率之前，频率预调单元60先对压控振荡器的输出频率进行粗调。在粗调压控振荡器的输出频率时，压控振荡器的输入端与参考信号之间的通路断开。此时分频器40的第二输出端403输出压控振荡器分频后的频率，并输出至频率预调单元60的counter，counter根据参考信号的周期对压控振荡器分频后的频率进行计数，并通过比较器与预设频率输入端N.F输入的频率个数进行比较，比较器根据比较结果输出fcap<i>，控制压控振荡器的电容阵列，从而实现压控振荡器输出频率的粗调。在调节过程中，采用二分法调节压控振荡器的输出频率，可以减少压控振荡器输出频率的粗调时间，提高频率综合器的效率。
示例性地，在频率预调单元60对压控振荡器的输出频率进行粗调时，设分频器的分频比为
Figure BDA0002453704450000131
其中，N为分频比的整数部分，K为分频比的小数部分的预设值，则压控振荡器的输出频率和参考信号的频率之间关系为：
Figure BDA0002453704450000132
其中，fvco为压控振荡器的输出频率，fref为参考信号的频率。则分频器分频后的频率为：
Figure BDA0002453704450000133
参考时钟为参考信号的频率的倒数，在M个参考信号的参考时钟的时间里，根据：
Figure BDA0002453704450000134
可知，分频器分频后的信号频率个数应该等于(M/8)*(N+K/219)，将该个数与预设频率输入端N.F输入的频率个数进行比较，就可以判断压控振荡器的输出信号的频率的快慢。根据：
Figure BDA0002453704450000135
其中，X是整数，e是误差，假设M＝2n是参考时钟的周期个数：
N＝b7b6···b0，
K＝k18k17···k1k0，
Figure BDA0002453704450000136
整数部分：X＝b7b6···b0k18···k18-(n-4)，
误差：
Figure BDA0002453704450000137
想要搜索的目标频率为压控振荡器的输出频率：
Figure BDA0002453704450000141
实际搜索的频率：
Figure BDA0002453704450000142
则误差频率：
Figure BDA0002453704450000143
为了区分分频器分频后的频率fdiv与搜索过程中分频后的频率fdiv与频率步长Δf之和的频率fdiv+Δf，需要满足下面的条件：
假设M＝2n是参考时钟的周期个数：
Figure BDA0002453704450000144
由上式可知，在一定精度的条件下，增加参考频率大小，并不能减少搜索时间，要想要减少搜索时间并保证精度，必须增加Δf的大小，即增加压控振荡器的电容线之间的间距或减少分频比。
在最坏的情况下，目标频率位于相邻电容阵列线的中间位置，为了区分目标频率，必须满足下面的要求：
Figure BDA0002453704450000145
当在1GHz处压控振荡器的相邻最小间距为2.6MHz，计数器为8时，
Figure BDA0002453704450000146
fref＝20MHz，
Figure BDA0002453704450000147
在20MHz时，每个步长的总时间为：
Figure BDA0002453704450000148
在最坏的情况下，压控振荡器调节的总时间为：
Ttotal_for_calibration＝12.8uS*8＝102.4uS。
当采用二分法进行调节时，示例性地，考虑将将前面4步的时间缩短到后面4步的比较时间一半；
Afc<2:0>＝4’b0,二分法每一步的比较时间分别设定为：{32，32，32，32，64，64，64，64}，总时间为384cycles＝19.2us；
Afc<2:0>＝4’b1,二分法每一步的比较时间乘以2，分别设定为：{32x2，32x2，32x2，32x2，64x2，64x2，64x2，64x2}，总时间为768cycles＝38.4us；
Afc<2:0>＝4’b2,二分法每一步的比较时间乘以4，分别设定为：{32x4，32x4，32x4，32x4，64x4，64x4，64x4，64x4}，总时间为1535cycles＝76.8us；
其他依此类推。
由此可知，通过采用二分法调节压控振荡器的输出频率，可以减少压控振荡器输出频率的粗调时间，提高频率综合器的效率。
本发明实施例还提供一种频率综合器的驱动方法，用于驱动本发明任意实施例提供的频率综合器。图8为本发明实施例提供的一种频率综合器的驱动方法的流程示意图。如图8所示，该方法包括：
S80、根据参考频率选取压控振荡单元中的一个压控振荡器工作；其中，参考频率在压控振荡器的频率调谐范围内。
具体地，压控振荡单元包括的至少两个压控振荡器的频率调谐范围不同，因此可以根据参考频率选取其中一个压控振荡器工作，使参考频率在工作的压控振荡器的频率调谐范围内。因此，在频率综合器工作时，可以根据参考频率和压控振荡器的频率调谐范围选择一个压控振荡器工作，从而在不增加压控振荡器的调谐增益的基础上，增加了压控振荡单元的频率调谐范围，实现了在不降低频率综合器的噪声性能的基础上增加了频率综合器的频率调谐范围，增加了频率综合器的使用范围。另外，由于压控振荡器的调谐增益比较小，使得压控振荡器中的电容阵列比较小，即压控振荡器中的寄生电阻比较小，从而可以减小压控振荡器的功耗，进而减小了频率综合器的功耗。
在上述技术方案的基础上，在根据参考频率选取压控振荡单元中的一个压控振荡器工作之前，还包括：
采用二分法调节压控振荡器的频率。
通过采用二分法调节压控振荡器的输出频率，可以减少压控振荡器输出频率的粗调时间，提高频率综合器的效率。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种频率综合器，其特征在于，包括鉴相器、电荷泵和压控振荡单元；所述鉴相器的第一输入端与所述压控振荡单元的输出端电连接，所述鉴相器的第二输入端与参考频率输入端电连接，所述鉴相器的输出端与所述电荷泵的输入端电连接，所述电荷泵的输出端与所述压控振荡单元的输入端电连接；
所述压控振荡单元包括至少两个压控振荡器；至少两个所述压控振荡器并联；一所述压控振荡器的频率调谐范围中的最小调谐频率小于另一所述压控振荡器的频率调谐范围中的最小调谐频率，且一所述压控振荡器的频率调谐范围中的最大调谐频率大于或等于另一所述压控振荡器的频率调谐范围中的最小调谐频率。
2.根据权利要求1所述的频率综合器，其特征在于，一所述压控振荡器的频率调谐范围中最小调谐频率小于另一所述压控振荡器的最小调谐频率，且一所述压控振荡器的频率调谐范围中最大调谐频率大于另一所述压控振荡器的最小调谐频率。
3.根据权利要求1所述的频率综合器，其特征在于，至少两个所述压控振荡器的频率调谐增益相等。
4.根据权利要求1所述的频率综合器，其特征在于，所述压控振荡器包括CMOS LC振荡器。
5.根据权利要求1所述的频率综合器，其特征在于，还包括分频器；所述鉴相器和所述压控振荡单元通过所述分频器电连接；
所述分频器的输入端与所述压控振荡单元的输出端电连接，所述分频器的第一输出端与所述鉴相器的第一输入端电连接；所述分频器用于根据所述压控振荡单元输出的频率进行分频。
6.根据权利要求5所述的频率综合器，其特征在于，还包括环路滤波器；所述电荷泵通过所述环路滤波器与所述压控振荡单元电连接；
所述环路滤波器的输入端与所述电荷泵的输出端电连接，所述环路滤波器的输出端与所述压控振荡单元的输入端电连接；所述环路滤波器用于对所电荷泵输出的信号进行滤波。
7.根据权利要求6所述的频率综合器，其特征在于，所述环路滤波器包括多个串联的第一电阻、多个串联的第二电阻、第一电容、多个并联的第二电容、多个并联的第三电容以及多个开关；所述开关分别与多个所述第一电阻和多个所述第二电阻并联，以及分别与多个所述第二电容和多个所述第三电容串联；所述第一电容、所述第二电容和所述第三电容的第二端接地，所述第一电容的第一端与串联的第一电阻的第一端和串联的第二电阻的第一端电连接，并作为所述环路滤波器的输入端，串联的第一电阻的第二端与所述第二电容的第一端电连接，串联的第二电阻的第二端与所述第三电容的第一端电连接，并作为所述环路滤波器的输出端。
8.根据权利要求5所述的频率综合器，其特征在于，还包括频率预调单元；
所述频率预调单元的第一输入端与所述分频器的第二输出端电连接，所述频率预调单元的第二输入端与预设频率输入端电连接，所述频率预调单元的输出端与所述压控振荡器的预调输入端电连接；所述频率预调单元用于采用二分法调节所述压控振荡器的频率。
9.一种频率综合器的驱动方法，用于驱动权利要求1-8任一项所述的频率综合器，其特征在于，包括：
根据参考频率选取压控振荡单元中的一个压控振荡器工作；其中，所述参考频率在所述压控振荡器的频率调谐范围内。
10.根据权利要求9所述的频率综合器的驱动方法，其特征在于，在根据参考频率选取压控振荡单元中的一个压控振荡器工作之前，还包括：
采用二分法调节所述压控振荡器的频率。
CN202010300206.1A 2020-04-16 2020-04-16 频率综合器和频率综合器的驱动方法 Pending CN111446961A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010300206.1A CN111446961A (zh) 2020-04-16 2020-04-16 频率综合器和频率综合器的驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010300206.1A CN111446961A (zh) 2020-04-16 2020-04-16 频率综合器和频率综合器的驱动方法

Publications (1)

Publication Number Publication Date
CN111446961A true CN111446961A (zh) 2020-07-24

Family

ID=71653296

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010300206.1A Pending CN111446961A (zh) 2020-04-16 2020-04-16 频率综合器和频率综合器的驱动方法

Country Status (1)

Country Link
CN (1) CN111446961A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814917A (zh) * 2009-02-19 2010-08-25 中国科学院微电子研究所 可实现频段选择的自校正锁相环频率综合器
CN101951259A (zh) * 2010-08-26 2011-01-19 上海南麟电子有限公司 锁相环及其自动频率校准电路、锁相环自调谐锁定方法
CN102522985A (zh) * 2011-12-31 2012-06-27 杭州士兰微电子股份有限公司 锁相环及其压控振荡器
CN102868399A (zh) * 2012-10-11 2013-01-09 广州润芯信息技术有限公司 锁相环频率综合器和锁相环失锁检测及调节方法
CN102868395A (zh) * 2012-10-11 2013-01-09 广州润芯信息技术有限公司 锁相环频率综合器及开环频率粗调方法
US20150288371A1 (en) * 2014-04-08 2015-10-08 Dialog Semiconductor B.V. Fast Settling Phase Locked Loop (PLL) with Optimum Spur Reduction
CN104993821A (zh) * 2015-07-09 2015-10-21 宁波成电泰克电子信息技术发展有限公司 一种低相噪锁相环电路
CN107040257A (zh) * 2017-03-17 2017-08-11 上海东软载波微电子有限公司 锁相环带宽控制电路及方法
CN109547019A (zh) * 2018-11-15 2019-03-29 西安交通大学 一种应用于宽调谐范围的双lc-vco结构锁相环及校准方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814917A (zh) * 2009-02-19 2010-08-25 中国科学院微电子研究所 可实现频段选择的自校正锁相环频率综合器
CN101951259A (zh) * 2010-08-26 2011-01-19 上海南麟电子有限公司 锁相环及其自动频率校准电路、锁相环自调谐锁定方法
CN102522985A (zh) * 2011-12-31 2012-06-27 杭州士兰微电子股份有限公司 锁相环及其压控振荡器
CN102868399A (zh) * 2012-10-11 2013-01-09 广州润芯信息技术有限公司 锁相环频率综合器和锁相环失锁检测及调节方法
CN102868395A (zh) * 2012-10-11 2013-01-09 广州润芯信息技术有限公司 锁相环频率综合器及开环频率粗调方法
US20150288371A1 (en) * 2014-04-08 2015-10-08 Dialog Semiconductor B.V. Fast Settling Phase Locked Loop (PLL) with Optimum Spur Reduction
CN104993821A (zh) * 2015-07-09 2015-10-21 宁波成电泰克电子信息技术发展有限公司 一种低相噪锁相环电路
CN107040257A (zh) * 2017-03-17 2017-08-11 上海东软载波微电子有限公司 锁相环带宽控制电路及方法
CN109547019A (zh) * 2018-11-15 2019-03-29 西安交通大学 一种应用于宽调谐范围的双lc-vco结构锁相环及校准方法

Similar Documents

Publication Publication Date Title
US7884655B2 (en) Control circuitry
US7719371B2 (en) Spread spectrum clock and reference signal generator
KR100549221B1 (ko) 전압 제어 디지털 아날로그 발진기 및 이를 이용한 주파수합성기
US7902929B2 (en) Analogue self-calibration method and apparatus for low noise, fast and wide-locking range phase locked loop
EP1982410B1 (en) Oscillator gain equalization
US8487707B2 (en) Frequency synthesizer
US20070222526A1 (en) Digitally controlled oscillator device and method for generating an oscillating signal with a digitally controlled phase locked loop
JP2010501155A (ja) 多標準多周波数合成器における連続利得補償および高速帯域選択
JP2010252289A (ja) 電圧制御発振器のための補償回路
US20110254632A1 (en) Pll frequency synthesizer
WO2018000530A1 (zh) 锁相环路中压控振荡器的校准系统及方法
TWI395410B (zh) 調整鎖相迴路之振盪器的方法與相關之頻率合成器
JP4335733B2 (ja) Ｐｌｌ周波数シンセサイザ，発振器の周波数自動選択方法
US20060267693A1 (en) VCO digital range selection
US20080036544A1 (en) Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
US10715158B1 (en) Phase-locked loop (PLL) with calibration circuit
US6836193B1 (en) Discretely variable capacitor for voltage controlled oscillator tuning
JP2842847B2 (ja) Ｐｌｌシンセサイザ回路
CN111446961A (zh) 频率综合器和频率综合器的驱动方法
US20110260760A1 (en) Voltage control oscillator and control method thereof
US7659785B2 (en) Voltage controlled oscillator and PLL having the same
US10637487B1 (en) Tunable voltage controlled oscillators
US11637528B1 (en) Wide frequency range voltage controlled oscillators
WO2007033120A1 (en) Analog varactor
JP4427428B2 (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination