KR100287888B1 - 레벨 시프터 회로 - Google Patents
레벨 시프터 회로 Download PDFInfo
- Publication number
- KR100287888B1 KR100287888B1 KR1019990000567A KR19990000567A KR100287888B1 KR 100287888 B1 KR100287888 B1 KR 100287888B1 KR 1019990000567 A KR1019990000567 A KR 1019990000567A KR 19990000567 A KR19990000567 A KR 19990000567A KR 100287888 B1 KR100287888 B1 KR 100287888B1
- Authority
- KR
- South Korea
- Prior art keywords
- level
- shifter
- signal
- drain
- input
- Prior art date
Links
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 claims description 7
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 레벨 시프터에서 디지탈 로직 특성의 변화에 따라 레벨 업 또는 레벨 다운으로의 시프트 동작이 효율적으로 이루어지도록한 레벨 시프터 회로에 관한 것으로, 입력되는 up/down의 제어 신호와 레퍼런스 신호(Vref)를 비교하여 up/down의 제어 신호에 따라 레벨 업 시프터나 레벨 다운 시프터중 어느 하나를 디져블시키는 컴패레이터와,상기 컴패레이터의 레벨 업 시프터/레벨 다운 시프터 디져블 신호에 의해 입력 전압(Vin)을 레벨 업시켜주는 레벨 업 시프터부와,상기 컴패레이터의 레벨 업 시프터/레벨 다운 시프터 디져블 신호에 의해 입력 전압(Vin)을 레벨 다운시키는 레벨 다운 시프터부와,상기 레벨 업 시프터부,레벨 다운 시프터부에서 출력되는 레벨 업된 신호 또는 레벨 다운된 신호를 선택적으로 출력하는 아날로그 멀티플렉서를 포함하여 구성된다.
Description
본 발명은 레벨 시프터에 관한 것으로, 특히 디지탈 로직 특성의 변화에 따라 레벨 업 또는 레벨 다운으로의 시프트 동작이 효율적으로 이루어지도록한 레벨 시프터 회로에 관한 것이다.
레벨 시프터는 입력과 출력의 디지탈 로직 특성에 따라 레벨 업(Level Up)이나 레벨 다운(Level Down)의 동작이 결정되고 이에 따라 회로가 설계되어진다.
이하, 첨부된 도면을 참고하여 종래 기술의 레벨 시프터에 관하여 설명하면 다음과 같다.
도 1은 종래 기술의 레벨 시프터 회로의 구성도이고, 도 2는 종래 기술의 전압 변환 특성 그래프이다.
종래 기술의 레벨 시프터의 구성은 먼저, 디지탈 로직 신호가 게이트에 입력되는 제 1 NMOS 트랜지스터(MN1)와, 디지탈 로직 신호가 입력되면 입력 신호에 대한 출력의 스위칭 포인트를 결정하는 인버터 버퍼(IN1)와, 인버터 버퍼(IN1)의 출력이 게이트로 입력되는 제 2 NMOS 트랜지스터(MN2)와, 제 1,2 NMOS 트랜지스터(MN1)(MN2)의 드레인 출력이 게이트로 입력되어 제 1,2 NMOS 트랜지스터(MN1)(MN2)의 Activ Load 역할을 하는 제 1,2 PMOS 트랜지스터(MP1)(MP2)로 구성된다.
이와 같이 구성된 종래 기술의 레벨 시프터의 레벨 시프트 동작을 설명하면 다음과 같다.
제 1 NMOS 트랜지스터(MN1)의 게이트에 입력되는 입력 전압(Vin)이 스위핑(Sweeping)되어 출력되는 상태 즉, 출력 전압(Vout)의 상태를 살펴보는 것으로 레벨 시프터의 동작을 효율적으로 이해할 수 있다.
즉, 전압 변환 특성(Voltage Transfer Characteristics)은 다음과 같다.
도 2에서와 같이, 입력 전압(Vin)이 Low 레벨에 있을 때 출력 전압 역시 low 레벨에 있게된다.
이 상태에서 입력 전압을 증가시키면 제 1 NMOS 트랜지스터(MN1)의 Vgs가 증가하게 되고 이는 제 1 NMOS 트랜지스터(MN1)를 지나는 전류를 증가시키게 된다.
이와같이 제 1 NMOS 트랜지스터(MN1)의 통과 전류가 증가하여도 출력 전압(Vout)은 이전과 비교하여 크게 증가하지 않는다.
출력 전압(Vout)이 크게 증가하지 않는 이유는 다음과 같다.
인버터 버퍼(IN1)의 입력이 Low 레벨(현재 입력되는 Vin의 레벨)보다 커지지 않으면 인버터 버퍼(IN1)의 출력이 크게 변화되지 않으며 이러한 출력은 제 2 NMOS 트랜지스터(MN2)의 게이트에 연결되어 있으므로 제 2 NMOS 트랜지스터(NM2)에 흐르는 전류에 큰 변화가 없게되어 출력 전압(Vout)의 전압이 크게 변화되지 않는다.
이러한 상태에서 입력이 계속 증가하여 Low 레벨보다 크고 High 레벨보다 작은 상태가되면 인버터 버퍼(IN1)는 천이 영역에서 동작하게 되어 제 2 NMOS 트랜지스터(MN2)에 흐르는 전류를 감소시키게 된다.
제 2 NMOS 트랜지스터(MN2)에 흐르는 전류가 감소하게 되면 제 2 NMOS 트랜지스터(MN2)의 Vgs 전압을 낮추게되어 출력 전압(Vout)을 증가시키게 된다.
이는 제 1 PMOS 트랜지스터(MP1)의 Vgs를 감소시켜 제 1 PMOS 트랜지스터(MP1)에 흐르는 전류를 더욱 감소시켜 제 1 NMOS 트랜지스터(MN1)의 드레인-소오스간의 전압을 더욱 낮게한다.
이렇게 되면 제 2 PMOS 트랜지스터(MP2)에 흐르는 전류는 더욱 증가하게 되어 빠르게 출력 전압(Vout)을 High Voltage로 만들게 된다.
따라서, 제 1 PMOS 트랜지스터(MP1)와 제 2 PMOS 트랜지스터(MP2)는 레벨 시프터 회로의 입력 전압(Vin)의 로직 상태의 변화에 따라 출력 전압의 레벨을 달리 한다.
이와 같은 종래 기술의 레벨 시프터 회로는 입력과 출력의 디지탈 로직 특성에 따라 레벨 업이나 레벨 다운이 결정되고 이에 따라 회로가 설계되어 다음과 같은 문제가 있다.
즉, 입력과 출력의 디지탈 로직 특성이 레벨 업에서 레벨 다운(레벨 다운에서 레벨 업)으로 바뀌면 기존의 레벨 업 시프터(레벨 다운 시프터)를 다시 설계해야하는 문제점이 있다.
본 발명은 이와 같은 종래 기술의 레벨 시프터의 문제점을 해결하기 위하여 안출한 것으로, 디지탈 로직 특성의 변화에 따라 레벨 업 또는 레벨 다운으로의 시프트 동작이 효율적으로 이루어지도록한 레벨 시프터 회로를 제공하는데 그 목적이 있다.
도 1은 종래 기술의 레벨 시프터 회로의 구성도
도 2는 종래 기술의 전압 변환 특성 그래프
도 3은 본 발명에 따른 레벨 시프터 회로의 구성도
도 4는 본 발명에 따른 레벨 업 시프터부의 상세 구성도
도 5는 본 발명에 따른 레벨 업 시프터부의 전압 변환 특성 그래프
도 6은 본 발명에 따른 레벨 다운 시프터부의 상세 구성도
도 7은 본 발명에 따른 레벨 다운 시프터부의 전압 변환 특성 그래프
도면의 주요부분에 대한 부호의 설명
31. 컴패레이터 32. 레벨 업 시프터부
33. 레벨 다운 시프터부 34. 아날로그 멀티플렉서
디지탈 로직 특성의 변화에 따라 레벨 업 또는 레벨 다운으로의 시프트 동작이 효율적으로 이루어지도록한 본 발명의 레벨 시프터 회로는 입력되는 up/down의 제어 신호와 레퍼런스 신호(Vref)를 비교하여 up/down의 제어 신호에 따라 레벨 업 시프터나 레벨 다운 시프터중 어느 하나를 디져블시키는 컴패레이터와,상기 컴패레이터의 레벨 업 시프터/레벨 다운 시프터 디져블 신호에 의해 입력 전압(Vin)을 레벨 업시켜주는 레벨 업 시프터부와,상기 컴패레이터의 레벨 업 시프터/레벨 다운 시프터 디져블 신호에 의해 입력 전압(Vin)을 레벨 다운시키는 레벨 다운 시프터부와,상기 레벨 업 시프터부,레벨 다운 시프터부에서 출력되는 레벨 업된 신호 또는 레벨 다운된 신호를 선택적으로 출력하는 아날로그 멀티플렉서를 포함하여 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 레벨 시프터 회로에 관하여 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 레벨 시프터 회로의 구성도이다.
본 발명의 레벨 시프터 회로는 컴패레이터(31),레벨 업 시프터부(32),레벨 다운 시프터부(33),아날로그 멀티플렉서(34)로 크게 4부분으로 나눌 수 있다.
그 구성은 입력되는 up/down의 제어 신호와 레퍼런스 신호(Vref)를 비교하여 up/down의 제어 신호에 따라 레벨 업 시프터나 레벨 다운 시프터중 어느 하나를 디져블시키는 컴패레이터(31)와, 상기 컴패레이터(31)의 레벨 업 시프터/레벨 다운 시프터 디져블 신호에 의해 입력 전압(Vin)을 레벨 업시켜주는 레벨 업 시프터부(32)와, 상기 컴패레이터(31)의 레벨 업 시프터/레벨 다운 시프터 디져블 신호에 의해 입력 전압(Vin)을 레벨 다운시키는 레벨 다운 시프터부(33)와, 상기 레벨 업 시프터부(32),레벨 다운 시프터부(33)에서 출력되는 레벨 업된 신호 또는 레벨 다운된 신호를 선택적으로 출력하는 아날로그 멀티플렉서(34)를 포함하여 구성된다.
이와 같이 구성된 본 발명에 따른 레벨 시프터 회로의 각 구성 블록의 상세 구성은 다음과 같다.
도 4는 본 발명에 따른 레벨 업 시프터부의 상세 구성도이고, 도 5는 본 발명에 따른 레벨 업 시프터부의 전압 변환 특성 그래프이다.
본 발명에 따른 레벨 업 시프터부(32)의 상세 구성은 먼저, 입력 전압(Vin)이 게이트로 입력되는 제 1 PMOS 트랜지스터(MP10)와, 소오스에 전원 전압(Vdd)이 인가되고 게이트에는 컴패레이터(31)에서 출력되는 레벨 업 시프터 디져블 신호가 입력되는 제 2,3 PMOS 트랜지스터(MP11)(MP12)와, 게이트에 레벨 업 스위칭 포인트를 결정하는 신호(Vswup)가 인가되고 소오스가 제 2 PMOS 트랜지스터(MP11)의 드레인에 연결되고, 드레인이 제 3 PMOS트랜지스터(MP12)의 드레인과 출력 단자(Vshupo)에 공통으로 연결되어 레벨 업 시프터의 스위칭 포인트를 결정하는 제 4 PMOS 트랜지스터(MP13)와, 게이트가 공통으로 제 1 PMOS 트랜지스터(MP10)의 드레인에 연결되고 각각 제 1 PMOS 트랜지스터(MP10)의 드레인,출력 단자(Vshupo)에 드레인이 연결되고 소오스가 접지 단자에 연결되는 제 1,2 NMOS 트랜지스터(MN10)(MN11)로 구성된다.
여기서, 게이트 입력으로 입력 전압(Vin)이 사용되는 제 1 PMOS 트랜지스터(MP10)는 voltage follower로서의 역할을 한다.
제 2,3 PMOS 트랜지스터(MP11)(MP12)와 제 1,2 NMOS 트랜지스터(MN10)(MN11)는 voltage follower로서의 기능을 보장하기 위한 current Source sink로 사용되는 것이다.
이와 같은 본 발명에 따른 레벨 시프터 회로의 레벨 업 동작은 다음과 같다.
입력 전압을 레벨 업/레벨 다운할 것인가를 결정하는 up/down 제어 신호가 컴패레이터(31)로 입력되면 컴패레이터(31)는 레퍼런스 신호(Vref)와 비교하여 레벨 업인 경우 Vref보다 낮은 전압을 레벨 다운인 경우 Vref보다 높은 전압을 출력으로 내보낸다.
여기서, 컴패레이터(31)의 출력은 시프터 회로가 레벨 업 또는 레벨 다운의 모드로 동작할때의 입력 전압과 시프트된 전압과의 차이 정도를 결정해주는 전압으로 레벨 업 또는 레벨 다운의 전류(current)량을 조절한다.
이러한 컴패레이터(31)의 출력이 레벨 업인 경우, 레벨 다운 시프터부(33)의 제 4,5 NMOS 트랜지스터(MN13)(MN14)를 턴 오프시켜 레벨 다운 시프터부(33)에 공급되는 전류를 차단하므로써 레벨 다운의 기능을 갖지 못하도록한다.
레벨 업 시프터부(32)에는 전류가 공급되어 제 1 PMOS 트랜지스터(MP10)의 소오스 단자의 전압을 입력 전압(Vin)과 일정한 차이가 나도록 유지시킨다.
이상태에서 제 4 PMOS 트랜지스터(MP13)의 게이트 입력 전압 즉, 레벨 업 시프터부(32)의 스위칭 포인트를 결정해주는 전압(Vswup)보다 노드 10(N10)의 전압이 커지게되면 레벨 업 시프터부(32)의 출력 전압(Vshupo)의 레벨을 변화시키게되어 입력 전압(Vin)의 디지탈 로직 특성에 맞춰 스위칭을 하게 된다.
이와 같이 출력되는 레벨 업 시프터부(32)의 출력 전압(Vshupo)은 아날로그 멀티플렉서(34)의 셀렉터 단자로 입력되는 up/down 제어 신호에 의해 선택되어 최종 출력이 된다.
도 5는 본 발명에 따른 레벨 업 시프터부의 전압 변환 특성 그래프를 나타낸 것으로, 레벨 업 시프터부(32)의 입력 전압(Vin)에 대한 노드 10의 전압과 스위칭 포인트를 결정해주는 전압(Vswup)에 의한 레벨 업 시프터부(32)의 출력 전압(Vshupo)의 관계를 나타낸 것이다.
그리고 본 발명에 따른 레벨 다운 시프터부(33)의 상세 구성을 설명하면 다음과 같다.
도 6은 본 발명에 따른 레벨 다운 시프터부의 상세 구성도이고, 도 7은 본 발명에 따른 레벨 다운 시프터부의 전압 변환 특성 그래프이다.
먼저, 입력 전압(Vin)이 게이트로 입력되는 제 3 NMOS 트랜지스터(MN12)와, 소오스에 접지 전압(Vss)이 인가되고 게이트에는 컴패레이터(31)에서 출력되는 레벨 다운 시프터 디져블 신호가 입력되는 제 4,5 NMOS 트랜지스터(MN13)(MN14)와, 게이트에 레벨 다운 스위칭 포인트를 결정하는 신호(Vswdn)가 인가되고 소오스가 제 3 NMOS 트랜지스터(MN12)의 드레인에 연결되고, 드레인이 제 5 NMOS 트랜지스터(MN14)의 드레인과 출력 단자(Vshdno)에 공통으로 연결되어 레벨 다운 시프터의 스위칭 포인트를 결정하는 제 6 NMOS 트랜지스터(MN15)와, 게이트가 공통으로 제 3 NMOS 트랜지스터(MN12)의 소오스에 연결되고, 각각 제 3 NMOS 트랜지스터(MN12)의 드레인,출력 단자(Vshdno)에 드레인이 연결되고 소오스가 전원 전압 단자(Vdd)에 연결되는 제 5,6 PMOS 트랜지스터(MP14)(MP15)로 구성된다.
여기서, 게이트 입력으로 입력 전압(Vin)이 사용되는 제 3 NMOS 트랜지스터(MN12)는 voltage follower로서의 역할을 한다.
제 4,5 NMOS 트랜지스터(MN13)(MN14)와 제 5,6 PMOS 트랜지스터(MP14)(MP15)는 voltage follower로서의 기능을 보장하기 위한 current Source sink로 사용되는 것이다.
이와 같이 구성된 본 발명에 따른 레벨 시프터 회로의 레벨 다운 동작에 관하여 설명하면 다음과 같다.
입력 전압을 레벨 업/레벨 다운할 것인가를 결정하는 up/down 제어 신호가 컴패레이터(31)로 입력되면 컴패레이터(31)는 레퍼런스 신호(Vref)와 비교하여 레벨 업인 경우 Vref보다 낮은 전압을 레벨 다운인 경우 Vref보다 높은 전압을 출력으로 내보낸다.
여기서, 컴패레이터(31)의 출력은 시프터 회로가 레벨 업 또는 레벨 다운의 모드로 동작할때의 입력 전압과 시프트된 전압과의 차이 정도를 결정해주는 전압으로 레벨 업 또는 레벨 다운의 전류(current)량을 조절한다.
그리고 이러한 컴패레이터(31)의 출력이 레벨 다운인 경우, 레벨 업 시프터부(32)의 제 2,3 PMOS 트랜지스터(MP11)(MP12)를 턴 오프시켜 레벨 업 시프터부(32)에 공급되는 전류를 차단하므로써 레벨 업의 기능을 갖지 못하도록한다.
레벨 다운 시프터부(33)에는 전류가 공급되어 노드 11(N11)의 전압을 입력 전압과 일정한 차이가 나는 상태로 만들어주고 이 전압이 레벨 다운 시프터부(33)의 스위칭 포인트를 결정해주는 전압(Vswdn)보다 제 6 NMOS 트랜지스터(MN15)의 문턱 전압 만큼 낮아지게 되면 제 6 NMOS 트랜지스터(MN15)를 턴 온시켜 레벨 다운 시프터부(33)의 출력 전압(Vshdno)을 변화시키게 된다.
이와 같이 출력되는 레벨 다운 시프터부(33)의 출력 전압(Vshdno)은 아날로그 멀티플렉서(34)의 셀렉터 단자로 입력되는 up/down 제어 신호에 의해 선택되어 최종 출력이 된다.
도 7은 본 발명에 따른 레벨 다운 시프터부의 전압 변환 특성 그래프를 나타낸 것으로, 레벨 다운 시프터부(33)의 입력 전압(Vin)에 대한 노드 11의 전압과 스위칭 포인트를 결정해주는 전압(Vswdn)에 의한 레벨 다운 시프터부(33)의 출력 전압(Vshdno)의 관계를 나타낸 것이다.
이와 같은 본 발명에 따른 레벨 시프터 회로는 입력과 출력사이의 디지탈 로직 특성이 레벨 업에서 레벨 다운으로 바뀌거나, 레벨 다운에서 레벨 업으로 바뀔 때 새로운 레벨 시프터 회로를 구성하지 않아도 된다.
이와 같은 본 발명에 따른 레벨 시프터 회로는 입력과 출력사이의 디지탈 로직 특성이 레벨 업에서 레벨 다운으로 바뀌거나, 레벨 다운에서 레벨 업으로 바뀔 때 새로운 레벨 시프터 회로를 구성하지 않아도 되어 디지탈 로직 특성의 변화에 따른 시프트 회로의 적용성을 높이는 효과가 있다.
Claims (6)
- 입력되는 up/down의 제어 신호와 레퍼런스 신호(Vref)를 비교하여 up/down의 제어 신호에 따라 레벨 업 시프터나 레벨 다운 시프터중 어느 하나를 디져블시키는 컴패레이터와,상기 컴패레이터의 레벨 업 시프터/레벨 다운 시프터 디져블 신호에 의해 입력 전압(Vin)을 레벨 업시켜주는 레벨 업 시프터부와,상기 컴패레이터의 레벨 업 시프터/레벨 다운 시프터 디져블 신호에 의해 입력 전압(Vin)을 레벨 다운시키는 레벨 다운 시프터부와,상기 레벨 업 시프터부,레벨 다운 시프터부에서 출력되는 레벨 업된 신호 또는 레벨 다운된 신호를 선택적으로 출력하는 아날로그 멀티플렉서를 포함하여 구성되는 것을 특징으로 하는 레벨 시프터 회로.
- 제 1 항에 있어서, 레벨 업 시프터부는 입력 전압(Vin)이 게이트로 입력되는 제 1 PMOS 트랜지스터(MP10)와,소오스에 전원 전압(Vdd)이 인가되고 게이트에 레벨 업 시프터 디져블 신호가 입력되는 제 2,3 PMOS 트랜지스터(MP11)(MP12)와,게이트에 레벨 업 스위칭 포인트를 결정하는 신호(Vswup)가 인가되고 소오스가 제 2 PMOS 트랜지스터(MP11)의 드레인에 연결되고, 드레인이 제 3 PMOS트랜지스터(MP12)의 드레인과 출력 단자(Vshupo)에 공통으로 연결되어 레벨 업 시프터의 스위칭 포인트를 결정하는 제 4 PMOS 트랜지스터(MP13)와,게이트가 공통으로 제 1 PMOS 트랜지스터(MP10)의 드레인에 연결되고 각각 제 1 PMOS 트랜지스터(MP10)의 드레인,출력 단자(Vshupo)에 드레인이 연결되고 소오스가 접지 단자에 연결되는 제 1,2 NMOS 트랜지스터(MN10)(MN11)로 구성되는 것을 특징으로 하는 레벨 시프터 회로.
- 제 1 항에 있어서, 레벨 다운 시프터부는 입력 전압(Vin)이 게이트로 입력되는 제 3 NMOS 트랜지스터(MN12)와,소오스에 접지 전압(Vss)이 인가되고 게이트에 레벨 다운 시프터 디져블 신호가 입력되는 제 4,5 NMOS 트랜지스터(MN13)(MN14)와,게이트에 레벨 다운 스위칭 포인트를 결정하는 신호(Vswdn)가 인가되고 소오스가 제 3 NMOS 트랜지스터(MN12)의 드레인에 연결되고, 드레인이 제 5 NMOS 트랜지스터(MN14)의 드레인과 출력 단자(Vshdno)에 공통으로 연결되어 레벨 다운 시프터의 스위칭 포인트를 결정하는 제 6 NMOS 트랜지스터(MN15)와,게이트가 공통으로 제 3 NMOS 트랜지스터(MN12)의 소오스에 연결되고, 각각 제 3 NMOS 트랜지스터(MN12)의 드레인,출력 단자(Vshdno)에 드레인이 연결되고 소오스가 전원 전압 단자(Vdd)에 연결되는 제 5,6 NMOS 트랜지스터(MN14)(MN15)로 구성되는 것을 특징으로 하는 레벨 시프터 회로.
- 제 1 항에 있어서, 입력 전압을 레벨 업/레벨 다운할 것인가를 결정하는 up/down 제어 신호가 컴패레이터로 입력되면 컴패레이터는 레퍼런스 신호(Vref)와 비교하여 레벨 업인 경우 Vref보다 낮은 전압을 레벨 다운인 경우 Vref보다 높은 전압을 출력으로 내보내는 것을 특징으로 하는 레벨 시프터 회로.
- 제 4 항에 있어서, 컴패레이터의 출력이 레벨 업인 경우 레벨 다운 시프터부의 제 4,5 NMOS 트랜지스터(MN13)(MN14)를 턴 오프시켜 레벨 다운 시프터부에 공급되는 전류를 차단하므로써 레벨 다운의 기능을 갖지 못하도록 하는 것을 특징으로 하는 레벨 시프터 회로.
- 제 4 항에 있어서, 컴패레이터의 출력이 레벨 다운인 경우 레벨 업 시프터부의 제 2,3 PMOS 트랜지스터(MP11)(MP12)를 턴 오프시켜 레벨 업 시프터부(32)에 공급되는 전류를 차단하므로써 레벨 업의 기능을 갖지 못하도록 하는 것을 특징으로 하는 레벨 시프터 회로.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990000567A KR100287888B1 (ko) | 1999-01-12 | 1999-01-12 | 레벨 시프터 회로 |
US09/371,837 US6222385B1 (en) | 1999-01-12 | 1999-08-11 | Level shifter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990000567A KR100287888B1 (ko) | 1999-01-12 | 1999-01-12 | 레벨 시프터 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000050586A KR20000050586A (ko) | 2000-08-05 |
KR100287888B1 true KR100287888B1 (ko) | 2001-04-16 |
Family
ID=19571068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990000567A KR100287888B1 (ko) | 1999-01-12 | 1999-01-12 | 레벨 시프터 회로 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6222385B1 (ko) |
KR (1) | KR100287888B1 (ko) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3796034B2 (ja) * | 1997-12-26 | 2006-07-12 | 株式会社ルネサステクノロジ | レベル変換回路および半導体集積回路装置 |
KR100500928B1 (ko) * | 2002-06-29 | 2005-07-14 | 주식회사 하이닉스반도체 | 스위칭포인트 감지회로 및 그를 이용한 반도체 장치 |
US6995598B2 (en) * | 2003-02-13 | 2006-02-07 | Texas Instruments Incorporated | Level shifter circuit including a set/reset circuit |
US7049876B2 (en) * | 2004-10-25 | 2006-05-23 | Delphi Technologies, Inc. | Level shift circuits and related methods |
US7382168B2 (en) * | 2005-08-30 | 2008-06-03 | Agere Systems Inc. | Buffer circuit with multiple voltage range |
US7746154B2 (en) * | 2006-09-27 | 2010-06-29 | Atmel Corporation | Multi-voltage multiplexer system |
DE102006050913B4 (de) * | 2006-10-28 | 2012-08-23 | Semikron Elektronik Gmbh & Co. Kg | Ansteuerschaltung mit BOT-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren |
US7675245B2 (en) * | 2007-01-04 | 2010-03-09 | Allegro Microsystems, Inc. | Electronic circuit for driving a diode load |
DE102007006319B4 (de) * | 2007-02-08 | 2012-12-13 | Semikron Elektronik Gmbh & Co. Kg | Ansteuerschaltung mit TOP-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren |
WO2009064682A2 (en) | 2007-11-16 | 2009-05-22 | Allegro Microsystems, Inc. | Electronic circuits for driving series connected light emitting diode strings |
US7999487B2 (en) * | 2008-06-10 | 2011-08-16 | Allegro Microsystems, Inc. | Electronic circuit for driving a diode load with a predetermined average current |
US8692482B2 (en) | 2010-12-13 | 2014-04-08 | Allegro Microsystems, Llc | Circuitry to control a switching regulator |
US8552772B2 (en) * | 2011-01-06 | 2013-10-08 | Asahi Kasei Microdevices Corporation | Loop filter buffer with level shifter |
US9265104B2 (en) | 2011-07-06 | 2016-02-16 | Allegro Microsystems, Llc | Electronic circuits and techniques for maintaining a consistent power delivered to a load |
US9155156B2 (en) | 2011-07-06 | 2015-10-06 | Allegro Microsystems, Llc | Electronic circuits and techniques for improving a short duty cycle behavior of a DC-DC converter driving a load |
CN103516349A (zh) * | 2012-06-26 | 2014-01-15 | 深圳市威尔科思技术有限公司 | 高电压兼容输入系统 |
US8624628B1 (en) | 2012-08-07 | 2014-01-07 | Agere Systems Llc | Adjustable level shifter |
US8957607B2 (en) | 2012-08-22 | 2015-02-17 | Allergo Microsystems, LLC | DC-DC converter using hysteretic control and associated methods |
US9144126B2 (en) | 2012-08-22 | 2015-09-22 | Allegro Microsystems, Llc | LED driver having priority queue to track dominant LED channel |
US8994279B2 (en) | 2013-01-29 | 2015-03-31 | Allegro Microsystems, Llc | Method and apparatus to control a DC-DC converter |
US9515657B2 (en) * | 2013-05-24 | 2016-12-06 | Marvell Israel (M.I.S.L) Ltd. | Systems and methods for data receipt from devices of disparate types |
CN105141305B (zh) * | 2015-09-11 | 2018-06-15 | 英特格灵芯片(天津)有限公司 | 一种电平转换的方法及装置 |
US10097183B2 (en) | 2016-03-30 | 2018-10-09 | Texas Instruments Incorporated | Level shifter and method of calibration |
CN107707245B (zh) * | 2017-09-25 | 2020-11-27 | 京东方科技集团股份有限公司 | 电平转移电路、显示装置驱动电路及显示装置 |
TWI678062B (zh) * | 2018-03-15 | 2019-11-21 | 奇景光電股份有限公司 | 位準轉換器 |
US11469744B1 (en) * | 2021-10-04 | 2022-10-11 | Novatek Microelectronics Corp. | Level shifter |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4380710A (en) | 1981-02-05 | 1983-04-19 | Harris Corporation | TTL to CMOS Interface circuit |
US4504747A (en) * | 1983-11-10 | 1985-03-12 | Motorola, Inc. | Input buffer circuit for receiving multiple level input voltages |
US5341047A (en) | 1992-12-16 | 1994-08-23 | Elantec, Inc. | Level shifter circuit |
US5332935A (en) * | 1993-04-12 | 1994-07-26 | Sierra Semiconductor | ECL and TTL to CMOS logic converter |
JPH08330939A (ja) * | 1995-06-05 | 1996-12-13 | Toshiba Microelectron Corp | レベルシフタ回路 |
US5892371A (en) * | 1996-02-12 | 1999-04-06 | Advanced Micro Devices, Inc. | Gate oxide voltage limiting devices for digital circuits |
US5739700A (en) * | 1996-09-09 | 1998-04-14 | International Business Machines Corporation | Method and apparatus with dual circuitry for shifting the level of a signal |
US5929656A (en) * | 1997-05-16 | 1999-07-27 | Motorola, Inc. | Method and apparatus for driving a capacitive display device |
JPH1188146A (ja) * | 1997-09-04 | 1999-03-30 | Fujitsu Ltd | レベルインターフェース回路 |
-
1999
- 1999-01-12 KR KR1019990000567A patent/KR100287888B1/ko not_active IP Right Cessation
- 1999-08-11 US US09/371,837 patent/US6222385B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR20000050586A (ko) | 2000-08-05 |
US6222385B1 (en) | 2001-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100287888B1 (ko) | 레벨 시프터 회로 | |
US5578941A (en) | Voltage compensating CMOS input buffer circuit | |
KR940006965B1 (ko) | 출력회로 | |
US4877978A (en) | Output buffer tri-state noise reduction circuit | |
KR100706576B1 (ko) | 슬루율이 제어된 출력 구동회로 | |
US20050258887A1 (en) | Level shifter having automatic delay adjusting function | |
US20060097769A1 (en) | Level shift circuit and semiconductor circuit device including the level shift circuit | |
US5736871A (en) | Differential pair input buffer circuit with a variable current source | |
KR19980069824A (ko) | 보디전압 제어형 반도체 집적회로 | |
US5013937A (en) | Complementary output circuit for logic circuit | |
US7902885B2 (en) | Compensated output buffer for improving slew control rate | |
KR100251254B1 (ko) | 파워 손실을 절감할 수 있는 전압 감시 회로 | |
JP2006311201A (ja) | バッファ回路 | |
KR930018855A (ko) | 높은 동적 전류 및 낮은 정적 전류용 2중 한계기능을 갖는 "트랜지스터 트랜지스터로직(ttl)-상보형 금속 산화물 반도체(cmos)" 변환 입력 버퍼 회로 | |
US7656210B2 (en) | Semiconductor integrated circuit | |
US6483340B2 (en) | High integration-capable output buffer circuit unaffected by manufacturing process fluctuations or changes in use | |
US6597199B1 (en) | Method and circuit for logic output buffer | |
KR100925034B1 (ko) | 비동기 디지털 신호레벨 변환회로 | |
US5945851A (en) | Current source apparatus with bias switches | |
US11073856B2 (en) | Input circuit having hysteresis without power supply voltage dependence | |
JP2531834B2 (ja) | 低インピ―ダンス出力回路 | |
KR19990029670A (ko) | 레벨 시프팅 회로 | |
CN109951181B (zh) | 缓冲器电路 | |
KR100350820B1 (ko) | 넓은전원범위에서동작하기에적합한 저전압BiCMOS디지털지연체인 | |
KR20230174161A (ko) | 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050124 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |