KR890005519Y1 - 히스테리시스를 갖는 논리회로 - Google Patents

히스테리시스를 갖는 논리회로 Download PDF

Info

Publication number
KR890005519Y1
KR890005519Y1 KR2019860009248U KR860009248U KR890005519Y1 KR 890005519 Y1 KR890005519 Y1 KR 890005519Y1 KR 2019860009248 U KR2019860009248 U KR 2019860009248U KR 860009248 U KR860009248 U KR 860009248U KR 890005519 Y1 KR890005519 Y1 KR 890005519Y1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
logic circuit
base
output
Prior art date
Application number
KR2019860009248U
Other languages
English (en)
Other versions
KR880001452U (ko
Inventor
박승균
Original Assignee
주식회사 금성사
구자학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 구자학 filed Critical 주식회사 금성사
Priority to KR2019860009248U priority Critical patent/KR890005519Y1/ko
Publication of KR880001452U publication Critical patent/KR880001452U/ko
Application granted granted Critical
Publication of KR890005519Y1 publication Critical patent/KR890005519Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내용 없음.

Description

히스테리시스를 갖는 논리회로
제1도는 종래의 논리회로도.
제2도는 본 고안의 논리회로도.
제3도는 본 고안 논리회로의 출력파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 정전류회로 TR1-TR6: 트랜지스터
R1-R6: 저항
본 고안은 입력전압의 크기에 따라 출력전압이 가변되는 논리회로에 관한 것으로, 특히 입력전압을 비교하는 기준전압이 히스테리시스(Hysteresis)를 갖게 하여 출력전압이 안정하게 한 히스테리시스를 갖는 논리회로에 관한 것이다.
종래의 논리회로는 제1도에 도시한 바와 같이 입력단자(Vi)가 저항(R1)을 통해 베이스에 접속된 트랜지스터(TR1)의 에미터 및 베이스에 저항(R2, R3)이 접속된 트랜지스터(TR2)의 에미터를 정전류회로(1)에 접속하여 트랜지스터(TR2)의 콜렉터를 트랜지스터(TR3)의 콜렉터 및 트랜지스터(TR3, TR4)의 베이스, 저항(R4)에 공통접속하고, 트랜지스터(TR4)와 콜렉터는 출력단자(Vo) 및 저항(R5)에 공통 접속하여 구성하였다.
이와 같이 구성된 종래의 논리회로는 전원단자(Vcc)에 전원이 인가되면, 그 전원은 저항(R2, R3)에 의해 분할되어 트랜지스터(TR2)의 베이스에 일정 기준전압(V1)을 인가 즉,의 전압이 인가되고, 입력단자(Vi)에 기준전압(V1)보다 높은 비교전압이 입력되면 트랜지스터(TR1)가 온되고, 트랜지스터(TR2)가 오프되므로 트랜지스터(TR3, TR4)의 베이스에 고전압이 인가되어 오프되고, 출력단자(Vo)에는 저전압이 출력된다.
그리고, 입력단자(Vi)에 기준전압(V1)보다 낮은 비교전압이 입력되면 트랜지스터(TR1)가 오프되고, 트랜지스터(TR2)가 온되므로 전원단자(Vcc)의 전원이 저항(R4)를 통해 트랜지스터(TR2)로 흐르면서 트랜지스터(TR3, TR4)의 베이스에 저전압이 인가되어 그가 온되고, 출력단자(Vo)에는 고전압이 출력된다.
그러나, 이와 같은 종래의 논리회로는 입력단자(Vi)의 비교전압이 기준전압의 크기와 비슷한 상태에서 잡음신호등에 의하여 진동할 경우에는 출력전압도 진동하여 불안정하게 되는 결함이 있었다.
본 고안은 이와 같은 종래의 결함을 감안하여, 기준전압에 일정 히스테리시스를 갖게 하여 입력전압이 불안정하여도 출력전압은 안정하게 출력되도록 안출한 것으로, 이를 첨부된 제2도 및 제3도의 도면에 의하여 상세히 설명하면 다음과 같다.
제2도에 도시한 바와 같이 정전류회로(1) 및 트랜지스터(TR1-TR4), 저항(R1-R5)으로 된 논리회로에 있어서, 트랜지스터(TR3, TR4) 및 저항(R4)의 접속점을 트랜지스터(TR5)의 베이스에 접속하여 트랜지스터(TR5)의 콜렉터를 트랜지스터(TR6)의 베이스에 접속함과 아울러 그 접속점을 저항(R6)을 통해 트랜지스터(TR6)의 에미터와 함께 상기 트랜지스터(TR2)의 베이스 및 저항(R2, R3)의 접속점에 접속하여 구성한 것이다.
이와 같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.
전원단자(Vcc)에 전원이 인가되면, 그 전원은 저항(R2, R3)에 의해 분할되어 제3도에 도시한 바와 같이 트랜지스터(TR2)의 베이스에 일정 기준전압(VA)를 인가 즉,의 기준전압이 인가된다.
이와 같은 상태에서 입력단자(Vi)에 기준전압(VA)보다 낮은 비교전압이 인가되면, 트랜지스터(TR1)가 오프되고, 트랜지스터(TR2)가 온되므로 트랜지스터(TR3, TR4)가 온되고, 트랜지스터(TR5, TR6)도 온된다.
따라서, 전원단자(Vcc)의 전원이 트랜지스터(TR4)를 통해 출력단자(Vo)로 출력 즉, 출력단자(Vo)로 고전압이 출력되고, 트랜지스터(TR2)의 베이스에 인가되는 기준전압은 제3도에 도시한 바와 같이 상승 즉, 기준전압(VB)은 VB=Vcc-VCE5-VBE6여기서, VCE5는 트랜지스터(TR5)가 온될때 그의 콜렉터와 에미터간의 전압이고, VCE6은 트랜지스터(TR6)가 온될때 그의 베이스와 에미터간의 전압이다.
이와 같은 상태에서, 입력단자(Vi)에 기준전압(VB)보다 높은 비교전압이 인가되면, 상기와는 반대로 트랜지스터(TR1)는 온되고, 트랜지스터(TR2)는 오프되어 트랜지스터(TR3-TR6)가 모두 오프되므로 출력단자(Vo)에는 저전압이 출력되고, 트랜지스터(TR2)의 베이스에는 상기와 같이 전원단자(Vcc)의 전압을 저항(R2, R3)으로 분할한 일정기준전압(VA)이 인가된다.
이상에서 설명한 바와 같이 본 고안은 기준전압이 일정 히스테리시스를 갖게 하여 입력되는 전압과 비교하므로 입력전압에 잡음신호등이 유입되어 불안정하여도 출력전압은 안정하게 되는 효과가 있다.

Claims (1)

  1. 정전류회로(1) 및 트랜지스터(TR1-TR4), 저항(R1-R5)으로 된 논리회로에 있어서, 상기 트랜지스터(TR2, TR3) 및 저항(R4)의 접속점을 트랜지스터(TR5)의 베이스에 접속하여 트랜지스터(TR5)의 콜렉터를 트랜지스터(TR6)의 베이스에 접속함과 아울러 저항(R6)을 통해 트랜지스터(TR6)의 에미터와 함께 상기 트랜지스터(TR2)의 베이스 및 저항(R2, R3)의 접속점에 접속하여 구성함을 특징으로 하는 히스테리시스를 갖는 논리회로.
KR2019860009248U 1986-06-30 1986-06-30 히스테리시스를 갖는 논리회로 KR890005519Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860009248U KR890005519Y1 (ko) 1986-06-30 1986-06-30 히스테리시스를 갖는 논리회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860009248U KR890005519Y1 (ko) 1986-06-30 1986-06-30 히스테리시스를 갖는 논리회로

Publications (2)

Publication Number Publication Date
KR880001452U KR880001452U (ko) 1988-03-15
KR890005519Y1 true KR890005519Y1 (ko) 1989-08-21

Family

ID=27520152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860009248U KR890005519Y1 (ko) 1986-06-30 1986-06-30 히스테리시스를 갖는 논리회로

Country Status (1)

Country Link
KR (1) KR890005519Y1 (ko)

Also Published As

Publication number Publication date
KR880001452U (ko) 1988-03-15

Similar Documents

Publication Publication Date Title
JPS6093530A (ja) 定電流源回路を有する差動増幅回路
KR900008799B1 (ko) BiMOS 논리회로
EP0117180B1 (en) Differential switching circuit
JPH0473806B2 (ko)
JPH0446009B2 (ko)
KR870008240A (ko) 기준 전압 회로
KR890005519Y1 (ko) 히스테리시스를 갖는 논리회로
KR940009398B1 (ko) 액티브 필터회로
JPH0680486B2 (ja) 定電圧回路
EP0096349B1 (en) Comparator circuit
JPH0321927B2 (ko)
JP2508488B2 (ja) バッファ回路
JPH0368573B2 (ko)
US5206542A (en) Comparator having a reduced number of elements
KR900000376Y1 (ko) 윈도우 컴퍼레이터 회로
KR940002235Y1 (ko) 고주파용 차동 증폭기
KR940000105Y1 (ko) 밴드갭 레퍼런스를 이용한 바이어스 회로
KR940006090Y1 (ko) 히스테리시스 특성을 갖는 비교기
KR860001362Y1 (ko) 전류원을 이용한 리세트 회로
KR900017185A (ko) 반도체 집적회로
KR930006087Y1 (ko) 3진논리 버퍼
JPS6022862A (ja) 電源回路
KR930004705Y1 (ko) 에미터 디제너레이션 회로
KR930006086Y1 (ko) 3진논리 변환회로
KR940004079Y1 (ko) 블랙 화이트 노이즈 제거회로

Legal Events

Date Code Title Description
A201 Request for examination
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19910914

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee
FPAY Annual fee payment

Payment date: 20000724

Year of fee payment: 12

EXPY Expiration of term