KR930004705Y1 - 에미터 디제너레이션 회로 - Google Patents

에미터 디제너레이션 회로 Download PDF

Info

Publication number
KR930004705Y1
KR930004705Y1 KR2019890013546U KR890013546U KR930004705Y1 KR 930004705 Y1 KR930004705 Y1 KR 930004705Y1 KR 2019890013546 U KR2019890013546 U KR 2019890013546U KR 890013546 U KR890013546 U KR 890013546U KR 930004705 Y1 KR930004705 Y1 KR 930004705Y1
Authority
KR
South Korea
Prior art keywords
transistor
emitter
collector
resistor
base
Prior art date
Application number
KR2019890013546U
Other languages
English (en)
Other versions
KR910006494U (ko
Inventor
이형수
Original Assignee
금성일렉트론 주식회사
문정한
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정한 filed Critical 금성일렉트론 주식회사
Priority to KR2019890013546U priority Critical patent/KR930004705Y1/ko
Publication of KR910006494U publication Critical patent/KR910006494U/ko
Application granted granted Critical
Publication of KR930004705Y1 publication Critical patent/KR930004705Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.

Description

에미터 디제너레이션 회로
제1도는 종래의 에미터 디제너레이션 회로도.
제2도는 본 고안의 에미터 디제너레이션 회로도.
* 도면의 주요부분에 대한 부호의 설명
Q1,Q4,Q5 : NPN트랜지스터 Q2,Q3 : PNP트랜지스터
R1, R2, Rc, RERB: 저항 C1 : 콘덴서
본 고안은 에미터 디제너레이션(Emitler degeneration)회로에 관한 것으로, 특히 정확한 이득조절과 온도변화에 안정된 회로동작에 적당하도록한 에미터 디제너레이션 회로에 관한 것이다.
종래의 에미터 디제너레이션회로는 제1도에 도시된 바와같이 입력단자(Vin)가 콘덴서(C1)를 통해 트랜지스터(Q1)의 베이스에 접속되고, 또한 그 베이스에 저항(R1),(R2)을 각기 통해 전원단자(Vcc) 및 접지단자(GND)가 접속되며, 상기 트랜지스터(Q1)의 에미터는 저항(RE)을 통해 접지단자에 접속되고, 그의 콜렉터는 출력단자(Vout)에 접속됨과 아울러 저항(Rc)을 통해 상기 전원단자(Vcc)에 접속되어 구성되었다.
이와같이 구성된 종래 에미터 디제너레이션 회로의 작용효과를 설명하면, 입력신호가 콘덴서(C1)를 통해 트랜지스터(Q1)의 베이스에 인가되어 그 트랜지스터(Q1)의 콜렉터로 부터 출력단자(Vout)에 증폭되어 출력된다.
여기서 이 회로의 전압이득(Ar)은 다음 식(1)과 같다.
이때 re는 트랜지스터(Q1)의 에미터측에서 본 AC 저항으로 다음 식(2)과 같이 트랜지스터(Q1)의 에미터측에서 본 AC 저항으로 다음 식(2)과 같이 트랜지스터(Q1)의 DC 에미터 전류(IE)의 크기와 반비례 관계이다.
그러므로 전압이득(Av)은 AC 에미터 저항(re)의 크기가 크면(즉 DC 에미터 전류(IE)가 작을 경우) 콜렉터 및 에미터 저항(RE),(RE)만으로 전압이득(Av)을 설계할 경우 오차가 크고, 온도변환에 의해 트랜지스터(Q1)의 베이스-에미터간 전압(VBE)이 변하게 되어 그의 전류가 변하므로 출력동작점이 변하게 되는 결함이 있다.
본 고안은 이와같은 종래의 결함을 감안하여 외부저항인 콜렉터저항(Rc)과 에미터 저항(RE)만으로도 정확한 이득을 설계할 수 있고 온도변화에도 안정된 출력동작점을 유지할 수 있도록 안출한 것으로 이를 첨부된 본 고안 에미터 디제너레이션 회로도를 참조해 상세히 설명하면 다음과 같다.
제2도에 도시된 바와같이 입력단자(Vin)가 콘덴서(C1)를 통해 트랜지스터(Q1)의 베이스에 접속되고, 또한 그 베이스에 저항(R1),(R2)를 각기 통해 전원단자(Vcc) 및 접지단자(GND)가 접속되며, 상기 트랜지스터(Q1)의 콜렉터가 출력단자(Vout)및 트랜지스터(Q3)의 콜렉터에 접속됨과 아울러 저항(Rc)을 통해 상기 전원 단자(Vout)에 접속됨과 아울러 저항(Rc)을 통해 상기 전원단자(Vcc)에 접속되고, 그트랜지스터(Q1)의 에미터가 트랜지스터(Q5)의 콜렉터에 접속되고, 아울러 저항(RE)을 통해 접지단자(GND)에 접속되며, 트랜지스터(Q2),(Q3)의 에미터가 상기 전원단자(Vcc)에 접속되고, 트랜지스터(Q2)의 콜렉터가 그 트랜지스터(Q2)의 베이스 및 상기 트랜지스터의 베이스에 공통 접속됨과 함께 저항(RB)을 통해 에미터가 접지단자(GND)에 접속된 트랜지스터(Q4),(Q5)의 베이스 및 트랜지스터(Q4)의 콜렉터에 공통 접속되어 구성되었다.
이와같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다.
저항(R1),(R2)에 의한 바이어스를 인가받는 트랜지스터(Q1)의 베이스에 입력신호가 콘덴서(C1)를 통해 공급되면 전압이득(에 의해 출력 단자(Vout)에 출력된다.
여기서 트렌지스터(Q2),(Q3)가 커런트 미러(Current mirror) 구성으로 트랜지스터(Q1)에 추가 바이어스 전류를 공급해 주게되어 그 트랜지스터(Q1)의 에미터 전류(IE)를 크게 하므로 AC 에미터 저항(rel)을 줄여 주게 되기 때문에 콜렉터 저항(Rc)및 에미터 저항(RE)만으로 정확한 전압이득을 설계할 수 있으며, 또한 트랜지스터(Q4),(Q5)도 커런트 미러 미러 구성으로 트랜지스터(Q1)의 콜렉터에 추가되어 걸리는 전류를 빼내게 되어 종래 에미터 디제너레이션 회로 에서의 동작점을 계속 유지시키고, 또 온도가 변하여 트랜지스터(Q1)의 베이스에미터간 전압(VBE)가 변한만큼 트랜지스터(Q2), 저항(RB)및 트랜지스터(Q4)로 연결되는 바이어스 회로의 전류가 변하게 되어 트랜지스터(Q1)의 콜렉터에 접속된 출력단자(Vout)의 출력이 안정하게 된다.
이상에서 설명한 바와같이 본 고안 에미터 디제너레이션 회로는 에디터 전류(IE)가 커져 AC에미터 저항(rel)을 작게 하므로 외부저항인 콜렉터저항(Rc)과 에미터 저항(RE)만으로 정확한 전압이득 설계가 가능하고 온도 변화에도 동작점이 안정하게 유지되는 효과가 있다.

Claims (1)

  1. 입력단자(Vin)가 콘덴서(C1)를 통해 트랜지스터(Q1)의 베이스에 접속되고, 또 그 베이스에 저항(R1),(R2)을 각기 통해 전원단자(Vcc) 및 접지단자(GND)가 접속되며, 상기 트랜지스터(Q1)의 콜렉터가 출력단자(Vout)에 접속됨과 아울러 저항(Rc)을 통해 상기 전원단자(Vcc)에 접속되고, 그의 에미터가 저항(RE)을 통해 접지단자(GND)에 접속되어 구성된 에미터 디제너레이션 회로에 있어서, 트랜지스터(Q2),(Q3)의 에미터가 상기 전원단자(Vcc)에 접속되고, 상기 트랜지스터(Q3)의 콜렉터가 상기 트랜지스터(Q1)의 콜렉터에 접속되며, 상기 트랜지스터(Q1)의 콜렉터는 상기 트랜지스터(Q2),(Q3)의 베이스에 공통 접속됨과 아울러 저항(RB)을 통해 트랜지스터(Q4),(Q5)의 베이스 및 상기 트랜지스터(Q4)의 콜렉터에 공통 접속되고, 상기 트랜지스터(Q5)의 콜렉터는 상기 트랜지스터(Q4)의 에미터에 접속되며, 상기 트랜지스터(Q4),(Q5)의 에미터는 상기 접지단자(GND)에 접속되어 구성됨을 특징으로 하는 에미터 디제너 레이션 회로.
KR2019890013546U 1989-09-12 1989-09-12 에미터 디제너레이션 회로 KR930004705Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890013546U KR930004705Y1 (ko) 1989-09-12 1989-09-12 에미터 디제너레이션 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890013546U KR930004705Y1 (ko) 1989-09-12 1989-09-12 에미터 디제너레이션 회로

Publications (2)

Publication Number Publication Date
KR910006494U KR910006494U (ko) 1991-04-25
KR930004705Y1 true KR930004705Y1 (ko) 1993-07-22

Family

ID=19290038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890013546U KR930004705Y1 (ko) 1989-09-12 1989-09-12 에미터 디제너레이션 회로

Country Status (1)

Country Link
KR (1) KR930004705Y1 (ko)

Also Published As

Publication number Publication date
KR910006494U (ko) 1991-04-25

Similar Documents

Publication Publication Date Title
US4857864A (en) Current mirror circuit
JP2669389B2 (ja) 電圧電流変換回路
US5164658A (en) Current transfer circuit
EP0209334A1 (en) Current mirror circuit
KR930004705Y1 (ko) 에미터 디제너레이션 회로
KR920010238B1 (ko) 증폭회로
KR890004771B1 (ko) 차동 증폭기
JPH0680486B2 (ja) 定電圧回路
JPS6357808B2 (ko)
JPH0379123A (ja) 定電流源回路
JP2579932B2 (ja) ヒステリシスコンパレ−タ
JPS6325769Y2 (ko)
JPS5912824Y2 (ja) トランジスタ回路
JPH0646370B2 (ja) 定電流回路
KR940002235Y1 (ko) 고주파용 차동 증폭기
KR890005519Y1 (ko) 히스테리시스를 갖는 논리회로
KR930006077Y1 (ko) 히스테리시스 특성을 갖는 전압비교회로
JPH1013165A (ja) 電圧電流変換回路
KR940006090Y1 (ko) 히스테리시스 특성을 갖는 비교기
KR940006303Y1 (ko) 브이씨알용 신호처리 기준 바이어스 안정화회로
JP2653437B2 (ja) 電圧／電流変換回路
JPH06260925A (ja) レベルシフト回路
JPH06138967A (ja) カレントミラー回路
JPH04338811A (ja) バンドギャップ基準電圧発生回路
JPH06236219A (ja) 定電流回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020618

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee