KR940006303Y1 - 브이씨알용 신호처리 기준 바이어스 안정화회로 - Google Patents

브이씨알용 신호처리 기준 바이어스 안정화회로

Info

Publication number
KR940006303Y1
KR940006303Y1 KR2019890017101U KR890017101U KR940006303Y1 KR 940006303 Y1 KR940006303 Y1 KR 940006303Y1 KR 2019890017101 U KR2019890017101 U KR 2019890017101U KR 890017101 U KR890017101 U KR 890017101U KR 940006303 Y1 KR940006303 Y1 KR 940006303Y1
Authority
KR
South Korea
Prior art keywords
transistor
collector
base
resistor
reference voltage
Prior art date
Application number
KR2019890017101U
Other languages
English (en)
Other versions
KR910009751U (ko
Inventor
황정환
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019890017101U priority Critical patent/KR940006303Y1/ko
Publication of KR910009751U publication Critical patent/KR910009751U/ko
Application granted granted Critical
Publication of KR940006303Y1 publication Critical patent/KR940006303Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.

Description

브이씨알용 신호처리 기준 바이어스 안정화회로
제1도는 종래 기준전압 바이어스회로도.
제2도는 본 고안에 따른 기준 바이어스 안정화회로도.
* 도면의 주요부분에 대한 부호의 설명
A : 바이어스 발생부 B : 기준전압
Q1∼Q11 : 트랜지스터 R1∼11 : 저항
C1, C2 : 콘덴서
본 고안은 브이씨알(VCR) 신호처리에 관한 것으로, 특히 로우 기준 전압 바이어스 공급에 적당하도록 한 브이씨알용 신호처리 기준 바이어스 안정화회로에 관한 것이다.
종래의 기준전압 바이어스회로는 제1도에 도시된 바와 같이, 전원(Vcc)이 저항(R1, R2, R5, R6)을 각기 통해 트랜지스터(Q1, Q2, Q6)의 에미터 및 트랜지스터(Q8)의 콜렉터에 인가되게 접속되고, 상기 트랜지스터(Q1, Q2, Q6)의 베이스가 공통접속되어, 그 접속점이 그 트랜지스터(Q2)의 콜렉터에 접속됨과 아울러 트랜지스터(Q3)를 통해 트랜지스터(Q5)의 콜렉터 및 트랜지스터(Q7)의 베이스에 공통 접속되고, 상기 트랜지스터(Q1)의 콜렉터가 상기 트랜지스터(Q3)의 베이스 및 트랜지스터(Q4)의 콜렉터에 접속되어, 그 트랜지스터(Q4)의 에미터가 저항(R2)을 통해 상기 트랜지스터(Q5)의 에미터와 함께 저항(R4)에 접속되고, 상기 트랜지스터(Q6)의 콜렉터가 상기 트랜지스터(Q8)의 베이스 및 상기 트랜지스터(Q7)의 에미터에 접속되고, 상기 트랜지스터(Q8)의 에미터가 출력단자(Vout)에 접속됨과 아울러 저항(R7)을 통해 저항(R8) 및 상기 트랜지스터(Q4, Q5)의 베이스에 접속되어 구성된 것으로, 이 종래회로의 동작과정을 설명한다.
상기 트랜지스터(Q5), (Q4)의 차이전압은 VBE(Q5)-VBE(Q4)=VT1n()이므로(여기서, VBE는 트랜지스터 베이스-에미터전압이다.), Ic(Q4)=1c(Q5)에서, Ic(Q4)는로 계산된다.
따라서, 저항(R7, R8)의 접속점 전압 즉, 트랜지스터(Q4, Q5)의 베이스전압(V1)은 V1=1c(Q4)×(R2+R4)+VBE(Q4)가 되고, 또한 이때 저항(R8)을 거쳐 접지로 연결되는 전류(I1)는에 의해 계산된다.
그러므로 출력전압(Vout)은 Vout=I1×(R7+R8)에 의해 계산된다.
그런데, 상기와 같은 로우전압 바이어스회로는 온도영향 뿐 아니라 외부적 영향에 의한 전압변동이 출력단자로 출력되므로 바이어스가 안정되게 공급되어야 할 브이씨알의 신호처리부분의 바이어스가 흔들리게 되어 집적회로(IC) 전체 동작특성이 악화되는 단점이 있었다.
본 고안은 이와 같은 종래의 단점을 해결하기 위하여, 온도영향 및 외부적 영향에 있어서도 기준전압의 변동을 최대한 억제하여 안정화시킬 수 있게 안출한 것으로, 이를 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 고안에 따른 기준 바이어스 안정화회로도로서, 이에 도시한 바와 같이 트랜지스터(Q1∼Q4), 저항(R1∼R5) 및 콘덴서(C1)로 구성되어 기준전압(Vref)을 계산해 내는 바이어스 발생부(A)와, 트랜지스터(Q5∼Q11) 저항(R6∼R11) 및 콘덴서(C1)로 구성되어 상기 바이어스 발생부(A)에서 계산된 기준전압(Vref)을 일정하게 유지시키는 기준전압 안정화회로(B)로 구성한다.
이를 좀더 상세히 설명하면, 바이어스 발생부(A)는 기준전압(Vref) 출력단을 저항(R1)을 통해 트랜지스터(Q4)의 에미터에 접속하여, 그 접속점을 저항(R2)을 통해서는 트랜지스터(Q1)의 콜렉터, 베이스 및 트랜지스터(Q2)의 베이스에 접속하고, 저항(R3)을 통해서는 트랜지스터(Q3)의 베이스 및 상기 트랜지스터(Q2)의 콜렉터에 접속하며, 저항(R5)을 통해서는 상기 트랜지스터(Q4)의 베이스 및 상기 트랜지스터(Q3)의 콜렉터에 접속하고, 상기 트랜지스터(Q2)의 에미터에 저항(R4)을 접속하고, 상기 트랜지스터(Q3)의 베이스 및 콜렉터 사이에 콘덴서(C1)를 접속하여 구성한다.
또한, 기준전압 안정화회로(B)는 전원(Vcc)이 저항(R6), (R7), (R12)을 각기 통해 트랜지스터(Q5), (Q6) 의 에미터 및 트랜지스터(Q12)의 콜렉터에 인가되게 접속함과 아울러 전원(Vcc)이 저항(R11)을 통해 트랜지스터(10)의 베이스 및 트랜지스터(Q11)의 콜렉터, 베이스에 인가되게 접속하여, 상기 트랜지스터(Q10)의 콜렉터를 상기 트랜지스터(Q5)의 콜렉터, 베이스, 상기 트랜지스터(Q6)의 베이스 및 트랜지스터(Q7)의 콜렉터에 접속하고, 상기 트랜지스터(Q6)의 콜렉터를 상기 트랜지스터(Q7), (Q12)의 베이스 및 트랜지스터(Q9)의 콜렉터에 접속하고, 상기 트랜지스터(Q7)의 에미터를 트랜지스터(Q8)의 콜렉터에 접속하여, 그의 베이스를 상기 바이어스 발생부(A)의 출력측인 저항(R1, R2, R3, R5) 및 트랜지스터(Q4)의 접속점에 접속하고, 상기 트랜지스터(Q12)의 에미터를 기준전압(Vref) 출력단에 접속함과 아울러 저항(R9)을 통해 저항(R10) 및 상기 트랜지스터(Q9)의 베이스에 접속하고, 그 트랜지스터(Q9)의 베이스에 접속하고, 상기 트랜지스터(Q8, Q9, Q10)의 에미터를 저항(R8)에 접속하여 구성한 것으로, 상기에서 콘덴서(C1, C2)는 피드백시에 발생되는 발진영향 제거용이다.
이와 같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.
트랜지스터(Q8)의 베이스전압이 외부적인 영향으로 높아지면, 트랜지스터(Q5, Q6)의 전류가 증가하여 트랜지스터(Q9)의 콜렉터전류는 순간적으로 낮아지게 되므로 트랜지스터(Q12)의 콜렉터 전류가 증가하게 되고, 이에 따라 트랜지스터(Q9)의 베이스전위가 높아지므로 트랜지스터(Q9)로 많은 전류를 뽑아주어 기준전압(Vref)은 다시 낮아지게 되므로 안정된 기준전압(Vref)을 만든다.
반대로, 트랜지스터(Q8)의 베이스전위가 낮아지면, 트랜지스터(Q5, Q6) 의 콜렉터전류가 감소되고 트랜지스터(Q9)의 콜렉터전류는 순간적으로 증가되므로 트랜지스터(Q12)의 콜렉놓전류가 감소되고, 이에따라 트랜지스터(Q9)의 베이스전위는 낮아지고 트랜지스터(Q9)의 콜렉터전류를 감소시키는 방향이 되어 기준전압(Vref)은 높아지는 방향으로 가게 된다.
따라서 전체적으로 트랜지스터(Q8)의 베이스전위가 흔들려도 기준전압(Vref)을 항상 일정하게 공급시킬 수 있다.
여기서 트랜지스터(Q8)의 베이스전위는 다음 식에 의해 구할 수 있다.
VBE(Q1)=VBE(Q2)+1c(Q2)×R4에서 Ic(Q2)=로 계산되고, VBE(Q1)-VBE(Q2)=VT1n()으로 계산된다.
(Ic(Q1)=Ic(Q2))
따라서, VB(Q8 베이스)=VBE(Q1)+Ic(Q1)×R2로 계산되고, VB(Q9 베이스)=VB(Q8 베이스) 기준전압 Vref=VB(Q8 베이스)×()에 의해서 기준전압(Vref)이 계산된다.
따라서, 본 고안은 집적회로의 외부적 영향(온도등)에 의해 기준전압의 변동을 최대한 억제할 수 있어 브이씨알신호 프로세서 직접회로 1칩 설계가 가능하고, 다른 티브이나 오디오제품의 집적회로 기준바이어스 설계시 특히, 로우-볼테이지 안정전압이 요구될 때 적절히 사용할 수 있고, 고안정을 요하는 부분에 사용할 수 있는 효과가 있게 된다.

Claims (1)

  1. 저항(R11) 및 트랜지스터(Q11)에 의해 일정 바이어스전압을 베이스에 인가받는 트랜지스터(Q10)의 콜렉터를 에미터가 전원(Vcc)에 접속된 트랜지스터(Q5, Q7)의 콜렉터에 공통접속하여, 상기 트랜지스터(Q6)의 콜렉터를 콜렉터가 전원(Vcc)측에 접속된 트랜지스터(Q12)의 베이스, 상기 트랜지스터(Q7)의 베이스 및 트랜지스터(Q9)의 콜렉터에 접속하고, 상기 트랜지스터(Q7)의 에미터를 트랜지스터(Q8)의 콜렉터에 접속하며, 상기 트랜지스터(Q12)의 에미터를 기준전압(Vref) 출력단에 접속함과 아울러 저항(R9)을 통해 저항(R10) 및 에미터를 저항(R8)에 접속하여 된 기준전압 안정화회로(B)와, 상기 기준전압(Vref) 출력단을 저항(R1)을 통해 상기 트랜지스터(Q8)의 베이스 및 트랜지스터(Q4)의 에미터에 접속하고, 그 접속점을 저항(R2)을 통해서는 트랜지스터(Q1)의 콜렉터, 베이스 및 트랜지스터(Q2)의 베이스에 접속함과 아울러 저항(R3), (R5)을 각기 통해서는 트랜지스터(Q2), (Q3)의 콜렉터 및 트랜지스터(Q3), (Q4)의 베이스에 각기 접속하여 된 바이어스 발생부(A)로 구성하여 된 것을 특징으로 하는 브이씨알용 신호처리 기준 바이어스 안정화회로.
KR2019890017101U 1989-11-18 1989-11-18 브이씨알용 신호처리 기준 바이어스 안정화회로 KR940006303Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890017101U KR940006303Y1 (ko) 1989-11-18 1989-11-18 브이씨알용 신호처리 기준 바이어스 안정화회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890017101U KR940006303Y1 (ko) 1989-11-18 1989-11-18 브이씨알용 신호처리 기준 바이어스 안정화회로

Publications (2)

Publication Number Publication Date
KR910009751U KR910009751U (ko) 1991-06-29
KR940006303Y1 true KR940006303Y1 (ko) 1994-09-16

Family

ID=19291994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890017101U KR940006303Y1 (ko) 1989-11-18 1989-11-18 브이씨알용 신호처리 기준 바이어스 안정화회로

Country Status (1)

Country Link
KR (1) KR940006303Y1 (ko)

Also Published As

Publication number Publication date
KR910009751U (ko) 1991-06-29

Similar Documents

Publication Publication Date Title
US5119015A (en) Stabilized constant-voltage circuit having impedance reduction circuit
US4063193A (en) Differential transistor pair integrated circuit oscillator with L-C tank circuit
US4945260A (en) Temperature and supply compensated ECL bandgap reference voltage generator
EP0209334B1 (en) Current mirror circuit
US4728902A (en) Stabilized cascode amplifier
KR960016010B1 (ko) 지연-펄스 발생기
JPH0446009B2 (ko)
KR920005258B1 (ko) 기준전압회로
KR940006303Y1 (ko) 브이씨알용 신호처리 기준 바이어스 안정화회로
KR890004771B1 (ko) 차동 증폭기
KR940009398B1 (ko) 액티브 필터회로
JPH0680486B2 (ja) 定電圧回路
KR950003142B1 (ko) 필터회로
EP0266112B1 (en) Cml bias generator
EP0115003A1 (en) Current source
KR930007795B1 (ko) 저전압동작형 증폭회로
KR930002996B1 (ko) 능동 필터회로
KR930004705Y1 (ko) 에미터 디제너레이션 회로
KR890005519Y1 (ko) 히스테리시스를 갖는 논리회로
JP2735245B2 (ja) 発振回路
SU1075363A1 (ru) Генератор
KR930006078Y1 (ko) 히스테리시스 특성을 갖는 전압비교회로
KR930006077Y1 (ko) 히스테리시스 특성을 갖는 전압비교회로
KR900005303B1 (ko) 전원전압 추종형 바이아스회로
JP2547655B2 (ja) リップルフィルタ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020820

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee