JP2547655B2 - リップルフィルタ回路 - Google Patents
リップルフィルタ回路Info
- Publication number
- JP2547655B2 JP2547655B2 JP2203256A JP20325690A JP2547655B2 JP 2547655 B2 JP2547655 B2 JP 2547655B2 JP 2203256 A JP2203256 A JP 2203256A JP 20325690 A JP20325690 A JP 20325690A JP 2547655 B2 JP2547655 B2 JP 2547655B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- collector
- ripple filter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/40—Arrangements for reducing harmonics
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、IC（集積回路）化に適したリップルフィル
タ回路に関し、特に電源電圧の低下時にもリップルフィ
ルタ除去率が低下しないリップルフィルタ回路に関す
る。
タ回路に関し、特に電源電圧の低下時にもリップルフィ
ルタ除去率が低下しないリップルフィルタ回路に関す
る。
［従来の技術］ 従来、電源ラインの電源リップルを除去するために、
一般に第３図に示すような抵抗とコンデンサで作られる
積分回路を挿入してリップル電圧を除去していた。
一般に第３図に示すような抵抗とコンデンサで作られる
積分回路を挿入してリップル電圧を除去していた。
第３図において、端子６に入力されたリップル信号Vr
は、次式で示されるようにして減衰されて出力端子７に
Voが出力される。
は、次式で示されるようにして減衰されて出力端子７に
Voが出力される。
Vo＝Vr・（1/W・C1）／（R8＋1/W・C1） …（５） Ｗ＝２・π・ｆ （f:リップル信号の周波数） ［発明が解決しようとする課題］ 以上説明した従来のリップルフィルタ回路では、抵抗
又はコンデンサの値を大きくしないと、リップル除去率
を十分に大きくすることができない。そのために第３図
の回路はIC化に適さず、かつ電源損失が大きいため、低
電源電圧を利用する機器に適さなかった。
又はコンデンサの値を大きくしないと、リップル除去率
を十分に大きくすることができない。そのために第３図
の回路はIC化に適さず、かつ電源損失が大きいため、低
電源電圧を利用する機器に適さなかった。
本発明は、以上の課題に鑑み為されたものであり、そ
の目的は、IC化に適し、電源電圧が瞬間的に下降しても
出力に変動が現われ難いリップルフィルタ回路を提供す
ることにある。
の目的は、IC化に適し、電源電圧が瞬間的に下降しても
出力に変動が現われ難いリップルフィルタ回路を提供す
ることにある。
［課題を解決するための手段］ 本発明は以上の目的を達成するために、リップルフィ
ルタ回路を改良した。
ルタ回路を改良した。
つまり、第１トランジスタと、前記第１トランジスタ
と差動接続されるとともにコレクタ・ベース間が接続さ
れた第２トランジスタと、ベースが前記第１トランジス
タのコレクタに、エミッタが電源に、コレクタが前記第
２トランジスタのコレクタに接続された第３トランジス
タと、前記第３トランジスタのコレクタ及び第２トラン
ジスタのベースに接続された出力端子と、を有するリッ
プルフィルタ回路であって、リップルフィルタ回路の出
力電圧と、電源電圧とを比較する比較回路を設け、前記
電源電圧の低下時に前記比較回路からの出力信号により
前記第３トランジスタをカットオフ方向に制御すること
を特徴とする。
と差動接続されるとともにコレクタ・ベース間が接続さ
れた第２トランジスタと、ベースが前記第１トランジス
タのコレクタに、エミッタが電源に、コレクタが前記第
２トランジスタのコレクタに接続された第３トランジス
タと、前記第３トランジスタのコレクタ及び第２トラン
ジスタのベースに接続された出力端子と、を有するリッ
プルフィルタ回路であって、リップルフィルタ回路の出
力電圧と、電源電圧とを比較する比較回路を設け、前記
電源電圧の低下時に前記比較回路からの出力信号により
前記第３トランジスタをカットオフ方向に制御すること
を特徴とする。
［作用］ 本発明において、電源電圧の低下時に比較回路がこれ
を検出して第３トランジスタをカットオフ方向に、即ち
高インピーダンス方向に制御する。従って、電源電圧が
低下しても第３トランジスタが飽和せず、第３トランジ
スタを介して電源（VCC）からのリップル混入が防止さ
れ、リップルフィルタ回路の出力に電源電圧の変動の影
響が現れないようにすることができる。
を検出して第３トランジスタをカットオフ方向に、即ち
高インピーダンス方向に制御する。従って、電源電圧が
低下しても第３トランジスタが飽和せず、第３トランジ
スタを介して電源（VCC）からのリップル混入が防止さ
れ、リップルフィルタ回路の出力に電源電圧の変動の影
響が現れないようにすることができる。
［実施例］ 本発明の好適な実施例を図面を用いて説明する。第１
図は本発明に係るリップルフィルタ回路の回路図を示
す。
図は本発明に係るリップルフィルタ回路の回路図を示
す。
回路構成説明 リップルフィルタ回路１は、主に、リップルフィルタ
部A1と、コンパレータ部A2とで構成される。
部A1と、コンパレータ部A2とで構成される。
リップルフィルタ部A1には、第２トランジスタである
Tr1と、第１のトランジスタであるTr2とが含まれる。
Tr1と、第１のトランジスタであるTr2とが含まれる。
またコンパレータ部A2には、第４のトランジスタであ
るTr7と、第５のトランジスタTr8とが含まれる。
るTr7と、第５のトランジスタTr8とが含まれる。
回路接続説明 半導体基板上に集積化されたリップルフィルタ回路１
には、電源入力端子の＋電源入力端子10と、アース端子
20と、電解コンデンサ接続端子4,5と、リップルフィル
タ出力端子３とが配置される。
には、電源入力端子の＋電源入力端子10と、アース端子
20と、電解コンデンサ接続端子4,5と、リップルフィル
タ出力端子３とが配置される。
リップルフィルタ回路１において、＋電源VCCとアー
スの間に抵抗R6と抵抗R7とトランジスタTr11のコレクタ
・エミッタ路が直列接続される。
スの間に抵抗R6と抵抗R7とトランジスタTr11のコレクタ
・エミッタ路が直列接続される。
また＋電源VCCとアースの間には、抵抗R1とコンデン
サC1が直列接続される。
サC1が直列接続される。
リップルフィルタ部A1のトランジスタTr1のコレクタ
は抵抗R4及びR2を介して＋電源VCCに接続され、トラン
ジスタTr1のベースは抵抗R3を介して抵抗R2とR4の接続
点に接続され更に端子４を介して電解コンデンサC2に接
続され、トランジスタTr1のエミッタはトランジスタTr2
のエミッタに接続されると共にトランジスタTr5のコレ
クタに接続される。トランジスタTr2のベースは、コレ
クタと接続されると共に端子３を介して抵抗R10と電解
コンデンサC3に接続され更にトランジスタTr3のコレク
タとトランジスタTr7のベースに接続される。
は抵抗R4及びR2を介して＋電源VCCに接続され、トラン
ジスタTr1のベースは抵抗R3を介して抵抗R2とR4の接続
点に接続され更に端子４を介して電解コンデンサC2に接
続され、トランジスタTr1のエミッタはトランジスタTr2
のエミッタに接続されると共にトランジスタTr5のコレ
クタに接続される。トランジスタTr2のベースは、コレ
クタと接続されると共に端子３を介して抵抗R10と電解
コンデンサC3に接続され更にトランジスタTr3のコレク
タとトランジスタTr7のベースに接続される。
トランジスタTr3のベースはトランジスタTr1のコレク
タとトランジスタ６のコレクタに接続され、トランジス
タTr3のエミッタは＋電源VCCに接続される。
タとトランジスタ６のコレクタに接続され、トランジス
タTr3のエミッタは＋電源VCCに接続される。
トランジスタTr6のエミッタは＋電源VCCに接続され、
ベースはトランジスタTr7のコレクタと抵抗R5を介して
＋電源VCCに接続される。
ベースはトランジスタTr7のコレクタと抵抗R5を介して
＋電源VCCに接続される。
コンパレータA2のトランジスタTr7のエミッタはトラ
ンジスタTr8のエミッタとトランジスタTr10のコレクタ
に接続され、トランジスタTr8のコレクタは＋電源VCCに
接続され、ベースは抵抗R6と抵抗R7の接続点に接続され
る。
ンジスタTr8のエミッタとトランジスタTr10のコレクタ
に接続され、トランジスタTr8のコレクタは＋電源VCCに
接続され、ベースは抵抗R6と抵抗R7の接続点に接続され
る。
回路動作説明 コンパレータ部A2が存在しなければ、電源電圧VCCが
急激に低下すると、制御用トランジスタTr3のコレクタ
・エミッタ間電圧が飽和し、そのコレクタに電源電圧の
変動がそのまま現れる。
急激に低下すると、制御用トランジスタTr3のコレクタ
・エミッタ間電圧が飽和し、そのコレクタに電源電圧の
変動がそのまま現れる。
そのため出力端子３には電源ラインの電源変動の影響
が出てしまうところであるが、コンパレータ部A2が存在
する為に、トランジスタTr3が飽和することが防止さ
れ、その様な出力端子３の変動が防止できる。
が出てしまうところであるが、コンパレータ部A2が存在
する為に、トランジスタTr3が飽和することが防止さ
れ、その様な出力端子３の変動が防止できる。
つまり、電源電圧VCCが下降するとトランジスタTr8の
ベースもある比率（R6/（R6＋R7））で下降する。すな
わちトランジスタTr8のベース電圧VB（Tr8）は、 VB（Tr8） ＝VCC−（R6×VBE（Tr9））／（R6＋R7） …（１） （VBE（Tr9）：トランジスタTr9のベース−エミッタ間
電圧） となり、（１）式からトランジスタTr8のベース電圧VB
（Tr8）はVCCが変動するとそれに伴って変化することに
なる。
ベースもある比率（R6/（R6＋R7））で下降する。すな
わちトランジスタTr8のベース電圧VB（Tr8）は、 VB（Tr8） ＝VCC−（R6×VBE（Tr9））／（R6＋R7） …（１） （VBE（Tr9）：トランジスタTr9のベース−エミッタ間
電圧） となり、（１）式からトランジスタTr8のベース電圧VB
（Tr8）はVCCが変動するとそれに伴って変化することに
なる。
次にリップルフィルタ回路出力端子３の出力電位VO
（３）は次のようにして決められる。
（３）は次のようにして決められる。
VO（３） ＝VB（Tr1） ＝VCC−（VBE（Tr3）×（R2/R2 ＋R4）＋IB（Tr1）×R3） ＝VCC−VBE（Tr3）×（R2/R2＋R4） …（２） （VB（Tr1）：トランジスタTr1のベース電圧） 但し、 IB（Tr1）×R3＜VBE（Tr3）×（R2/R2＋R4）…（２）′ （IB（Tr1）：トランジスタTr1のベース電流） 尚、リップル除去率は次式で表わされる。
Rr＝20log（1/（c2×c3）） …（３） ここでコンパレータ部A2がないとすると、急激に電源
電圧VCCが下降すると電解コンデンサ接続端子４には電
解コンデンサC2が付加されているので電位は急変出来ず
一定になる。そのため、トランジスタTr1及びTr2は、電
源電圧が下降する以前の状態を保ち、トランジスタTr3
が飽和し、その結果、出力電位VO（３）が電源電圧の下
降に応じて低下する。
電圧VCCが下降すると電解コンデンサ接続端子４には電
解コンデンサC2が付加されているので電位は急変出来ず
一定になる。そのため、トランジスタTr1及びTr2は、電
源電圧が下降する以前の状態を保ち、トランジスタTr3
が飽和し、その結果、出力電位VO（３）が電源電圧の下
降に応じて低下する。
このためリップルフィルタ回路出力端子３には電源変
動がそのまま現れることになり、リップル除去率Rrが悪
くなる。
動がそのまま現れることになり、リップル除去率Rrが悪
くなる。
しかしコンパレータ部A2が付加されているため、上記
のようにはならない。つまり、トランジスタTr7、Tr8の
ベース電位は電源ラインの電圧VCCが下方へ急変したと
きに、トランジスタTr7のベース電位はトランジスタTr8
のベース電位に比べて高くなるので、トランジスタTr7
はONされる。これにより、抵抗R5に電流が流れて電圧降
下が発生し、トランジスタTr6のベース電位が低下して
トランジスタT6がONされる。
のようにはならない。つまり、トランジスタTr7、Tr8の
ベース電位は電源ラインの電圧VCCが下方へ急変したと
きに、トランジスタTr7のベース電位はトランジスタTr8
のベース電位に比べて高くなるので、トランジスタTr7
はONされる。これにより、抵抗R5に電流が流れて電圧降
下が発生し、トランジスタTr6のベース電位が低下して
トランジスタT6がONされる。
この結果、トランジスタTr6のコレクタにベースが接
続されたトランジスタTr3はOFF方向に制御されて高イン
ピーダンスとなり、電源ライン（VCC）からのリップル
混入を防ぐことができる。
続されたトランジスタTr3はOFF方向に制御されて高イン
ピーダンスとなり、電源ライン（VCC）からのリップル
混入を防ぐことができる。
次に電源ラインVCCの電源条件の変化に伴うリップル
フィルタ回路の動作を示す。
フィルタ回路の動作を示す。
（１）電源が一定の場合（VCCが変化しない場合）： 上記（２）式より、出力は決まる。コンパレータ部A2
のトランジスタTr7はOFF、トランジスタTr8はONされ
る。これは上記（１）式より決まる。
のトランジスタTr7はOFF、トランジスタTr8はONされ
る。これは上記（１）式より決まる。
（２）電源変動が上方の場合： 電解コンデンサC2に接続された接続端子４の電位は、
（２）式で求まるように電源電圧VCCと比例関係にあ
る。そのため、電解コンデンサC2は、電源が上方に変動
した場合、所定の電位になるまで抵抗R2,R3を介して充
電される。この充電によってトランジスタTr1のベース
電位が上昇するためトランジスタTr1がONし、トランジ
スタTr2のベース電位がトランジスタTr1のベース電位と
等しくなるように制御用トランジスタTr3がON制御され
る。ここで、制御用トランジスタTr3のコレクタ電位及
びリップルフィルタ回路の出力電位は、抵抗R2,R3及び
電解コンデンサC2による充電カーブに合わせて上昇し、
（２）式により求められる電位VO（３）で安定する。
（２）式で求まるように電源電圧VCCと比例関係にあ
る。そのため、電解コンデンサC2は、電源が上方に変動
した場合、所定の電位になるまで抵抗R2,R3を介して充
電される。この充電によってトランジスタTr1のベース
電位が上昇するためトランジスタTr1がONし、トランジ
スタTr2のベース電位がトランジスタTr1のベース電位と
等しくなるように制御用トランジスタTr3がON制御され
る。ここで、制御用トランジスタTr3のコレクタ電位及
びリップルフィルタ回路の出力電位は、抵抗R2,R3及び
電解コンデンサC2による充電カーブに合わせて上昇し、
（２）式により求められる電位VO（３）で安定する。
従って、電源電圧VCCが上昇してトランジスタTr3のコ
レクタ−エミッタ間電圧が拡大しても、トランジスタTr
3を介してリップルが混入することが防止される。
レクタ−エミッタ間電圧が拡大しても、トランジスタTr
3を介してリップルが混入することが防止される。
（３）電源変動が下方の場合： 制御用トランジスタTr3のコレクタ−エミッタ間の飽
和電圧をVCE（Tr3）とするとこのVCE（Tr3）は、上記
（２）式から次のように表される。
和電圧をVCE（Tr3）とするとこのVCE（Tr3）は、上記
（２）式から次のように表される。
VCE（Tr3） ＝VCC−VO（３） ＝VCC−（VCC−VBE（Tr3）×（R2/（R2＋R4））） ＝VBE（Tr3）×（R2/（R2×R4）） …（４） 電源電圧VCCが低下すると、トランジスタTr7が動作す
ることによりトランジスタTr6のベースに十分低い電圧
が供給されて、このトランジスタTr6がONして飽和状態
となる。トランジスタTr6のコレクタ−エミッタ間飽和
電圧をVCE（（Tr6）とすると、トランジスタTr6のONに
より、トランジスタTr3のベース電位は、VCC−VCE（Tr
6）となる。ここで、VCE（Tr6）＜VBE（Tr3）であるか
ら、結果としてトランジスタTr3がカットオフ方向に制
御されることになる。
ることによりトランジスタTr6のベースに十分低い電圧
が供給されて、このトランジスタTr6がONして飽和状態
となる。トランジスタTr6のコレクタ−エミッタ間飽和
電圧をVCE（（Tr6）とすると、トランジスタTr6のONに
より、トランジスタTr3のベース電位は、VCC−VCE（Tr
6）となる。ここで、VCE（Tr6）＜VBE（Tr3）であるか
ら、結果としてトランジスタTr3がカットオフ方向に制
御されることになる。
従って、上記（４）式からVCCの電源変動値がトラン
ジスタTr3のコレクタ−エミッタ間飽和電圧VCE以下にな
った場合であっても、トランジスタTr6がONすることに
よって、トランジスタTr3が飽和せず、出力端子３には
電源電圧の変動の影響がでない。よって、リップルの混
入が防止される。
ジスタTr3のコレクタ−エミッタ間飽和電圧VCE以下にな
った場合であっても、トランジスタTr6がONすることに
よって、トランジスタTr3が飽和せず、出力端子３には
電源電圧の変動の影響がでない。よって、リップルの混
入が防止される。
次に第２実施例を第２図を用いて説明する。
第２実施例においても、リップルフィルタ回路は第１
実施例と同様に、主にリップルフィルタ部A1とコンパレ
ータ部A2とで構成される。
実施例と同様に、主にリップルフィルタ部A1とコンパレ
ータ部A2とで構成される。
リップルフィルタ回路には、電源入力端子の＋電源入
力端子１と、−電源入力端子２と、電解コンデンサ接続
端子4,5と、リップルフィルタ出力端子３とを有する。
力端子１と、−電源入力端子２と、電解コンデンサ接続
端子4,5と、リップルフィルタ出力端子３とを有する。
第１実施例と異なることは、トランジスタTr12とトラ
ンジスタTr13を追加したところである。つまり、トラン
ジスタTr12のコレクタはトランジスタTr1のベースと抵
抗R3と端子４を介して電解コンデンサC1に接続され、エ
ミッタは−電源VEEに接続され、ベースはトランジスタT
r13のベースとコレクタに接続されエミッタは−電源VEE
に接続され、コレクタはトランジスタTr6のコレクタに
接続される。第２図の場合、電源電圧が下降すると、ト
ランジスタTr6,Tr13,Tr12がONになり、トランジスタTr1
のベース電圧を引き下げる。その結果トランジスタTr1
のコレクタ電流が減少し、トランジスタTr3がカットオ
フ方向に制御されるようにすれば第１実施例と同じよう
に電源ラインに急激な電源変動が発生しても出力端子３
にはリップルが現れない。
ンジスタTr13を追加したところである。つまり、トラン
ジスタTr12のコレクタはトランジスタTr1のベースと抵
抗R3と端子４を介して電解コンデンサC1に接続され、エ
ミッタは−電源VEEに接続され、ベースはトランジスタT
r13のベースとコレクタに接続されエミッタは−電源VEE
に接続され、コレクタはトランジスタTr6のコレクタに
接続される。第２図の場合、電源電圧が下降すると、ト
ランジスタTr6,Tr13,Tr12がONになり、トランジスタTr1
のベース電圧を引き下げる。その結果トランジスタTr1
のコレクタ電流が減少し、トランジスタTr3がカットオ
フ方向に制御されるようにすれば第１実施例と同じよう
に電源ラインに急激な電源変動が発生しても出力端子３
にはリップルが現れない。
［発明の効果］ 以上、本発明によれば電源電圧の低下を比較回路が検
出し、これにより、電源電圧が瞬間的に変動した時に、
制御用トランジスタである第３トランジスタがカットオ
フ方向に制御されるので第３トランジスタが飽和状態と
なることが防止される。従って、電源ラインの電源電圧
が急激に変動しても、リップルフィルタ出力にこの電源
ラインの変動が現れないようにすることができるという
効果がある。
出し、これにより、電源電圧が瞬間的に変動した時に、
制御用トランジスタである第３トランジスタがカットオ
フ方向に制御されるので第３トランジスタが飽和状態と
なることが防止される。従って、電源ラインの電源電圧
が急激に変動しても、リップルフィルタ出力にこの電源
ラインの変動が現れないようにすることができるという
効果がある。
第１図は本発明に係る第１実施例を説明する回路図、 第２図は本発明に係る第２実施例を説明する回路図、 第３図は従来の回路図である。 １……リップルフィルタ回路 A1……リップルフィルタ部 A2……コンパレータ部 C1〜C3……コンデンサ R1〜R8……抵抗 Tr1〜Tr13……トランジスタ
Claims (1)
- 【請求項１】第１トランジスタと、 前記第１トランジスタと差動接続されるとともにコレク
タ・ベース間が接続された第２トランジスタと、 ベースが前記第１トランジスタのコレクタに、エミッタ
が電源に、コレクタが前記第２トランジスタのコレクタ
に接続された第３トランジスタと、 前記第３トランジスタのコレクタ及び第２トランジスタ
のベースに接続された出力端子と、 を有するリップルフィルタ回路であって、 リップルフィルタ回路の出力電圧と、電源電圧とを比較
する比較回路を設け、 前記電源電圧の低下時に前記比較回路からの出力信号に
より前記第３トランジスタをカットオフ方向に制御する
ことを特徴とするリップルフィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2203256A JP2547655B2 (ja) | 1990-07-31 | 1990-07-31 | リップルフィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2203256A JP2547655B2 (ja) | 1990-07-31 | 1990-07-31 | リップルフィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0487412A JPH0487412A (ja) | 1992-03-19 |
| JP2547655B2 true JP2547655B2 (ja) | 1996-10-23 |
Family
ID=16471016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2203256A Expired - Lifetime JP2547655B2 (ja) | 1990-07-31 | 1990-07-31 | リップルフィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2547655B2 (ja) |
-
1990
- 1990-07-31 JP JP2203256A patent/JP2547655B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0487412A (ja) | 1992-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH063861B2 (ja) | アクティブ・フィルタ | |
| EP0281117B1 (en) | Pop noise suppression circuit for audio amplifier | |
| EP0106953A1 (en) | Amplifier | |
| JP2547655B2 (ja) | リップルフィルタ回路 | |
| US4418321A (en) | Feedback amplifier or threshold value switch for a current feed differential stage | |
| JPS62128307A (ja) | 熱保護回路 | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| US3829716A (en) | Wide range monstable multivibrator circuit having a constant current source | |
| US4494088A (en) | Oscillator with capacitor charged and discharged by current proportional to a reference current | |
| JPH0413692Y2 (ja) | ||
| JPS6324663Y2 (ja) | ||
| JPS63184408A (ja) | トランジスタバイアス回路 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPS6022862A (ja) | 電源回路 | |
| KR940006303Y1 (ko) | 브이씨알용 신호처리 기준 바이어스 안정화회로 | |
| JPS635433Y2 (ja) | ||
| JPS623938Y2 (ja) | ||
| JPS6252489B2 (ja) | ||
| JPS6043684B2 (ja) | リミツタ回路 | |
| JP2550416B2 (ja) | クランプ回路 | |
| USRE32479E (en) | Feedback amplifier or threshold value switch for a current feed differential stage | |
| JPS5838692Y2 (ja) | シヤントレギユレ−タツキ オ−デイオアウトカイロ | |
| JPS58208821A (ja) | 定電圧発生回路 | |
| JPH05191204A (ja) | 濾波回路 | |
| EP0374490A2 (en) | A voltage comparator circuit for intergrated circuit drivers of inductive electric loads |